CN107331421A - 一种基于fpga的sd卡测试系统及方法 - Google Patents
一种基于fpga的sd卡测试系统及方法 Download PDFInfo
- Publication number
- CN107331421A CN107331421A CN201710477868.4A CN201710477868A CN107331421A CN 107331421 A CN107331421 A CN 107331421A CN 201710477868 A CN201710477868 A CN 201710477868A CN 107331421 A CN107331421 A CN 107331421A
- Authority
- CN
- China
- Prior art keywords
- fpga
- module
- card
- response
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 101150071746 Pbsn gene Proteins 0.000 claims abstract description 33
- 238000012545 processing Methods 0.000 claims abstract description 28
- 230000004044 response Effects 0.000 claims description 69
- 238000012546 transfer Methods 0.000 claims description 13
- 238000010998 test method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提出了一种基于FPGA的SD卡测试系统，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。本发明的测试系统及方法可以对SD卡进行单条指令测试，灵活性高，而且满足长时间高速测试要求。
Description
技术领域
本发明涉及测试技术领域，特别涉及一种基于FPGA的SD卡测试系统，还涉及一种基于FPGA的SD卡测试方法。
背景技术
随着信息时代的到来，智能手机也成了人们办公、交流、娱乐的工具，伴随而来的就是大量手机软件的出现，这对各种移动设备的存储要求更高了，而SD(SecUre DigitalMemory Card)卡作为大容量存储器得到了越来越广泛地应用。
SD卡的性能好坏直接关系到人们生产和生活中正在进行的工作的安全性和可靠性，一方面由于闪存卡和U盘的结构简单、技术门槛低，并且有大量的闪存颗粒残次品销往中国；另一方面正品厂家由于移动存储产品的利润单薄，减少打假投入，这些主观和客观因素都造成伪劣闪存卡和U盘的泛滥成灾。所以，SD卡的性能验证和测试就显得尤其重要。
目前，测试SD卡的方式主要有两种，一种是使用SD卡控制器的电路模块或相应芯片，比如SD卡读卡器；第二种是将I/O口直接与SD卡接口进行连接，从而用软件模拟SD卡的时序来控制其读写，比如一些单片机有专门的SD卡接口。
使用专用的SD卡控制芯片的方式增加了电路的复杂度，提高了设计成本。而直接用软件测试虽然降低了成本和复杂度，但是传输速率不高，无法满足高速率连续测试。
发明内容
为解决上述现有技术的不足，本发明提出了一种基于FPGA的SD卡测试系统及方法，不仅可以对SD卡读写测试，还可以对SD卡进行单条指令测试和误码测试。
本发明的技术方案是这样实现的：
一种基于FPGA的SD卡测试系统，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；
FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；
数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。
可选地，对SD卡单条指令测试分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。
可选地，所述初始化阶段具体过程如下：
步骤1：FPGA先发送CMD0命令；
步骤2：FPGA发送CMD8命令，等待SD卡响应；若超时后无响应，FPGA返回状态字0x01，并进行步骤3；若响应正确，则FPGA进行步骤3；若响应错误，则FPGA返回状态字0x02，停止测试；
步骤3：FPGA发送CMD55+ACMD41命令等待SD卡响应；如果无响应，则FPGA返回状态字0x03，停止测试；如果响应为busy，则FPGA重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出SD卡的类型；
步骤4：FPGA发送CMD2命令等待响应；无响应，则FPGA返回状态字0x04，停止测试；有响应，则FPGA存储响应值，该响应值为SD卡的CID信息，然后进入步骤5；
步骤5：FPGA发送CMD3命令等待响应；无响应，则FPGA返回状态字0x05，停止测试；有相应，则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值，然后进入步骤6；
步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。
可选地，所述数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试；
上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择；
FPGA中的数据处理模块进行数据的传输以及状态判断，上位机根据状态字显示状态。
可选地，所述时钟发生与管理模块测试SD卡在不同传输速率下的性能；
上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚；在不同速率下选择相同的PRBS序列，经过相同一段时间后根据误码率判断传输性能。
本发明还提出了一种基于FPGA的SD卡测试方法，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；
FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；
数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。
可选地，对SD卡单条指令测试分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。
可选地，所述初始化阶段具体过程如下：
步骤1：FPGA先发送CMD0命令；
步骤2：FPGA发送CMD8命令，等待SD卡响应；若超时后无响应，FPGA返回状态字0x01，并进行步骤3；若响应正确，则FPGA进行步骤3；若响应错误，则FPGA返回状态字0x02，停止测试；
步骤3：FPGA发送CMD55+ACMD41命令等待SD卡响应；如果无响应，则FPGA返回状态字0x03，停止测试；如果响应为busy，则FPGA重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出SD卡的类型；
步骤4：FPGA发送CMD2命令等待响应；无响应，则FPGA返回状态字0x04，停止测试；有响应，则FPGA存储响应值，该响应值为SD卡的CID信息，然后进入步骤5；
步骤5：FPGA发送CMD3命令等待响应；无响应，则FPGA返回状态字0x05，停止测试；有相应，则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值，然后进入步骤6；
步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。
可选地，所述数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试；
上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择；
FPGA中的数据处理模块进行数据的传输以及状态判断，上位机根据状态字显示状态。
可选地，通过时钟发生与管理模块测试SD卡在不同传输速率下的性能；上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚；在不同速率下选择相同的PRBS序列，经过相同一段时间后根据误码率判断传输性能。
本发明的有益效果是：
(1)可以对SD卡进行单条指令测试；
(2)灵活性高，可以逐条指令测试SD卡，而且满足长时间高速测试要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种基于FPGA的SD卡测试系统的原理框图；
图2为本发明的FPGA内部控制电路结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明涉及SD卡的测试系统及测试方法，不仅可以对SD卡读写测试，还可以对SD卡进行单条指令测试和误码测试。本发明使用FPGA代替专用芯片，灵活度高，满足高速率测试，而且可以对SD卡进行单条指令测试，读写测试时还可以插入伪随机序列，测试系统的误码率。
如图1所示，本发明的SD卡测试系统通过FPGA发送控制命令至SD卡，将接收到的命令响应或者数据经过分析后上传至上位机显示。其中，硬件部分采用3U大小的PCI板卡结构，上位机操作系统为WIN7。
如图2所示，本发明的FPGA内部控制电路主要包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据分析模块、序列同步模块以及PCI9054接口控制模块。
FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块。
数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机勾选误码测试功能时，PRBS模块与序列同步模块启用。
对SD卡单条指令测试主要分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。
初始化阶段需要按照顺序操作，具体过程如下：
步骤1：FPGA先发送CMD0命令。
步骤2：FPGA发送CMD8命令，等待卡响应；若超时后无响应返回状态字0x01(若超时后无响应，FPGA返回状态字0x01)，并进行步骤3；若响应正确则进行步骤3；若响应错误则FPGA返回状态字0x02，停止测试；
步骤3：FPGA发送CMD55+ACMD41命令等待卡响应；如果无响应则FPGA返回状态字0x03，停止测试；如果响应为busy则重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出卡的类型。
步骤4：FPGA发送CMD2命令等待响应；无响应则FPGA返回状态字0x04，停止测试；有响应则FPGA存储响应值，该响应值为卡的CID信息，然后进入步骤5；
步骤5：FPGA发送CMD3命令等待响应。无响应则FPGA返回状态字0x05，停止测试；有相应则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值。然后进入步骤6。
步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。
数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试。上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择等。FPGA数据处理模块主要进行数据的传输以及状态判断，上位机根据状态字显示状态，状态字对应状态如表1所示。
表1
测试SD卡在不同传输速率下的性能主要通过时钟发生与管理模块。上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚。在不同速率下选择相同的PRBS序列经过相同一段时间后根据误码率判断传输性能。
本发明测试系统进行PRBS误码测试的具体步骤如下：
步骤一：误码测试使能后，当FPGA发送写SD卡指令时，PRBS序列发生器使能，同时比特计数器和字节计数器工作，每计数一个字节将数据发送至FIFO；
步骤二：根据所选SD卡模式(单线或者四线)，确定发送数据方式，选择不同的并串转换。单线用8转1FIFO实现，四线用8转4FIFO实现。
步骤三：当字节计数计到512时(即SD卡一个BLOCK的字节数)停止PRBS序列发生器。
步骤四：FPGA发送读SD卡指令(要与写指令中地址相同)，同时启动PRBS接收。
步骤五：通过定时中断将PRBS接收对比结果(比特数，误码数)发送至上位机，上位机计算结果显示。
说明：以上是SD卡单块读写误码测试，连续测试时FPGA发送连续读写命令即可。
本发明还提出了一种基于FPGA的SD卡测试方法，其工作原理与上述测试系统相同，这里不再赘述。
本发明可以对SD卡进行单条指令测试，在数据收发时可以插入伪随机序列进行误码测试；可以人工控制SD卡读写速率。
本发明灵活性高，可以逐条指令测试SD卡，而且满足长时间高速测试要求；数据传输过程可插入伪随机序列进行误码测试。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于FPGA的SD卡测试系统，其特征在于，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；
FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；
数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。
2.如权利要求1所述的一种基于FPGA的SD卡测试系统，其特征在于，
对SD卡单条指令测试分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。
3.如权利要求2所述的一种基于FPGA的SD卡测试系统，其特征在于，
所述初始化阶段具体过程如下：
步骤1：FPGA先发送CMD0命令；
步骤2：FPGA发送CMD8命令，等待SD卡响应；若超时后无响应，FPGA返回状态字0x01，并进行步骤3；若响应正确，则FPGA进行步骤3；若响应错误，则FPGA返回状态字0x02，停止测试；
步骤3：FPGA发送CMD55+ACMD41命令等待SD卡响应；如果无响应，则FPGA返回状态字0x03，停止测试；如果响应为busy，则FPGA重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出SD卡的类型；
步骤4：FPGA发送CMD2命令等待响应；无响应，则FPGA返回状态字0x04，停止测试；有响应，则FPGA存储响应值，该响应值为SD卡的CID信息，然后进入步骤5；
步骤5：FPGA发送CMD3命令等待响应；无响应，则FPGA返回状态字0x05，停止测试；有相应，则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值，然后进入步骤6；
步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。
4.如权利要求2所述的一种基于FPGA的SD卡测试系统，其特征在于，
所述数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试；
上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择；
FPGA中的数据处理模块进行数据的传输以及状态判断，上位机根据状态字显示状态。
5.如权利要求1所述的一种基于FPGA的SD卡测试系统，其特征在于，
所述时钟发生与管理模块测试SD卡在不同传输速率下的性能；
上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚；在不同速率下选择相同的PRBS序列，经过相同一段时间后根据误码率判断传输性能。
6.一种基于FPGA的SD卡测试方法，其特征在于，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；
FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；
数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。
7.如权利要求6所述的一种基于FPGA的SD卡测试方法，其特征在于，
对SD卡单条指令测试分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。
8.如权利要求7所述的一种基于FPGA的SD卡测试方法，其特征在于，
所述初始化阶段具体过程如下：
步骤1：FPGA先发送CMD0命令；
步骤2：FPGA发送CMD8命令，等待SD卡响应；若超时后无响应，FPGA返回状态字0x01，并进行步骤3；若响应正确，则FPGA进行步骤3；若响应错误，则FPGA返回状态字0x02，停止测试；
步骤3：FPGA发送CMD55+ACMD41命令等待SD卡响应；如果无响应，则FPGA返回状态字0x03，停止测试；如果响应为busy，则FPGA重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出SD卡的类型；
步骤4：FPGA发送CMD2命令等待响应；无响应，则FPGA返回状态字0x04，停止测试；有响应，则FPGA存储响应值，该响应值为SD卡的CID信息，然后进入步骤5；
步骤5：FPGA发送CMD3命令等待响应；无响应，则FPGA返回状态字0x05，停止测试；有相应，则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值，然后进入步骤6；
步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。
9.如权利要求7所述的一种基于FPGA的SD卡测试方法，其特征在于，
所述数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试；
上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择；
FPGA中的数据处理模块进行数据的传输以及状态判断，上位机根据状态字显示状态。
10.如权利要求6所述的一种基于FPGA的SD卡测试方法，其特征在于，
通过时钟发生与管理模块测试SD卡在不同传输速率下的性能；上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚；在不同速率下选择相同的PRBS序列，经过相同一段时间后根据误码率判断传输性能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710477868.4A CN107331421A (zh) | 2017-06-09 | 2017-06-09 | 一种基于fpga的sd卡测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710477868.4A CN107331421A (zh) | 2017-06-09 | 2017-06-09 | 一种基于fpga的sd卡测试系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107331421A true CN107331421A (zh) | 2017-11-07 |
Family
ID=60195272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710477868.4A Pending CN107331421A (zh) | 2017-06-09 | 2017-06-09 | 一种基于fpga的sd卡测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331421A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108288441A (zh) * | 2018-03-17 | 2018-07-17 | 广东迪艾生光电技术有限公司 | 一种模拟sd卡读写系统及其应用的城市亮化工程控制系统 |
| CN108648780A (zh) * | 2017-12-19 | 2018-10-12 | 北京时代民芯科技有限公司 | 一种存储器测试系统、方法及存储介质 |
| CN112542210A (zh) * | 2020-12-31 | 2021-03-23 | 深圳市芯天下技术有限公司 | 一种高速率的flash极限读写速度测试装置 |
| CN113467425A (zh) * | 2021-07-05 | 2021-10-01 | 中国兵器装备集团自动化研究所有限公司 | 一种应用于龙芯下位机的自主控制测试方法及系统 |
| CN114006837A (zh) * | 2021-10-25 | 2022-02-01 | 苏州浪潮智能科技有限公司 | 智能网卡网络端口的误码测试方法、装置以及智能网卡 |
| CN114513436A (zh) * | 2022-01-05 | 2022-05-17 | 浙江科睿微电子技术有限公司 | Sdio设备传输速率的检测方法、系统及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645767A (zh) * | 2009-08-28 | 2010-02-10 | 中国电子科技集团公司第四十一研究所 | K接口误码测试方法及其系统 |
| CN102143023A (zh) * | 2011-03-24 | 2011-08-03 | 索尔思光电（成都）有限公司 | 一种基于fpga的误码测试系统 |
-
2017
- 2017-06-09 CN CN201710477868.4A patent/CN107331421A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645767A (zh) * | 2009-08-28 | 2010-02-10 | 中国电子科技集团公司第四十一研究所 | K接口误码测试方法及其系统 |
| CN102143023A (zh) * | 2011-03-24 | 2011-08-03 | 索尔思光电（成都）有限公司 | 一种基于fpga的误码测试系统 |
Non-Patent Citations (1)
| Title |
|---|
| 王超: "基于FPGA的Micro SD卡控制器研究", 《中国优秀硕士学位论文全文数据库（电子期刊）》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108648780A (zh) * | 2017-12-19 | 2018-10-12 | 北京时代民芯科技有限公司 | 一种存储器测试系统、方法及存储介质 |
| CN108648780B (zh) * | 2017-12-19 | 2020-10-16 | 北京时代民芯科技有限公司 | 一种存储器测试系统、方法及存储介质 |
| CN108288441A (zh) * | 2018-03-17 | 2018-07-17 | 广东迪艾生光电技术有限公司 | 一种模拟sd卡读写系统及其应用的城市亮化工程控制系统 |
| CN112542210A (zh) * | 2020-12-31 | 2021-03-23 | 深圳市芯天下技术有限公司 | 一种高速率的flash极限读写速度测试装置 |
| CN113467425A (zh) * | 2021-07-05 | 2021-10-01 | 中国兵器装备集团自动化研究所有限公司 | 一种应用于龙芯下位机的自主控制测试方法及系统 |
| CN113467425B (zh) * | 2021-07-05 | 2022-09-09 | 中国兵器装备集团自动化研究所有限公司 | 一种应用于龙芯下位机的自主控制测试方法及系统 |
| CN114006837A (zh) * | 2021-10-25 | 2022-02-01 | 苏州浪潮智能科技有限公司 | 智能网卡网络端口的误码测试方法、装置以及智能网卡 |
| CN114006837B (zh) * | 2021-10-25 | 2023-03-14 | 苏州浪潮智能科技有限公司 | 智能网卡网络端口的误码测试方法、装置以及智能网卡 |
| CN114513436A (zh) * | 2022-01-05 | 2022-05-17 | 浙江科睿微电子技术有限公司 | Sdio设备传输速率的检测方法、系统及存储介质 |
| CN114513436B (zh) * | 2022-01-05 | 2023-10-03 | 浙江科睿微电子技术有限公司 | Sdio设备传输速率的检测方法、系统及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331421A (zh) | 一种基于fpga的sd卡测试系统及方法 | |
| CN102549443B (zh) | 可编程协议发生器 | |
| CN104516843B (zh) | 基于fpga的非安装型存储器测试装置 | |
| US20180267101A1 (en) | Test architecture with a small form factor test board for rapid prototyping | |
| US8281280B2 (en) | Method and apparatus for versatile controllability and observability in prototype system | |
| CN104425041B (zh) | 能够对多个存储器进行独立控制的测试装置 | |
| CN105741879B (zh) | 一种模拟智能电能表存储器测试板系统及其测试方法 | |
| CN105008943A (zh) | 对在fpga块内分组创建加速的测试仪 | |
| CN105738854A (zh) | 智能电表嵌入式应用的模拟存储器测试板系统及测试方法 | |
| CN105335548B (zh) | 一种用于ice的mcu仿真方法 | |
| CN203260029U (zh) | 基于fpga的系统芯片原型验证调试装置 | |
| CN108520768A (zh) | 一种ssd性能的测试方法、系统及装置 | |
| CN103198001A (zh) | 能够自测pcie接口的存储系统及测试方法 | |
| CN109462495A (zh) | 一种船舶硬件与通信系统检测系统及方法 | |
| CN107885517A (zh) | 嵌入式系统处理器程序加载电路 | |
| CN104051026A (zh) | 结合全地址和单地址的sram瞬时剂量率效应测试系统及方法 | |
| KR101255265B1 (ko) | 솔리드 스테이트 드라이브 테스터에서 에러 발생장치 | |
| CN107451058A (zh) | 一种软件开发方法和装置 | |
| CN115345122B (zh) | 一种用于仿真的非标准总线协议的芯片验证装置 | |
| CN113014339A (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
| TW201423387A (zh) | Sas擴展卡測試系統及方法 | |
| CN103995765B (zh) | 一种led控制卡自动测试系统及方法 | |
| CN104102561B (zh) | 通用序列总线测试装置 | |
| CN102884515A (zh) | 串口重定向处理方法、设备和系统 | |
| TWI695176B (zh) | 基於協定之自動化測試器刺激產生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171107 |
|
| RJ01 | Rejection of invention patent application after publication |