[go: up one dir, main page]

CN107306178B - 时脉数据回复装置与方法 - Google Patents

时脉数据回复装置与方法 Download PDF

Info

Publication number
CN107306178B
CN107306178B CN201610260484.2A CN201610260484A CN107306178B CN 107306178 B CN107306178 B CN 107306178B CN 201610260484 A CN201610260484 A CN 201610260484A CN 107306178 B CN107306178 B CN 107306178B
Authority
CN
China
Prior art keywords
signal
data
clock
phase
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610260484.2A
Other languages
English (en)
Other versions
CN107306178A (zh
Inventor
陈彦中
康文柱
潘辰阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610260484.2A priority Critical patent/CN107306178B/zh
Priority to US15/264,574 priority patent/US9793903B1/en
Publication of CN107306178A publication Critical patent/CN107306178A/zh
Application granted granted Critical
Publication of CN107306178B publication Critical patent/CN107306178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种时脉数据回复装置与方法。时脉数据回复装置包含数据取样模块、相位侦测电路、频率估计器、时脉产生模块以及数据回复模块。数据取样模块根据多个第一时脉信号对输入数据取样，以产生多个数据值，其中多个第一时脉信号的相位彼此不同。相位侦测电路根据至少一第二时脉信号侦测输入数据中的相位误差，以产生误差信号。频率估计器根据误差信号、相位临界值以及频率临界值产生调整信号。时脉产生模块根据调整信号与参考时脉信号产生多个第一时脉信号与至少一第二时脉信号。数据回复模块用以根据多个数据值产生相应于输入数据的回复数据。本发明所提供的时脉数据回复装置与方法可透过回授机制来消除输入数据上的频率误差，以改善回复数据的准确度。

Description

时脉数据回复装置与方法
技术领域
本发明是有关于一种集成电路，且特别是有关于时脉数据回复装置与方法。
背景技术
由于制程技术快速发展，而使集成电路的操作速度有了大幅的提升。在高速传输的通讯系统中，时脉数据回复(Clock and Data Recovery,CDR)装置常被用来确保可以正确地读取所接收的输入数据。
在现有技术中，采用相位选取(phase-picking)架构的时脉数据回复装置多以前馈(feed forward)式电路实现。若当传输与接收端的时脉信号有频率误差时，采用前馈式操作的时脉数据回复装置无法即时地消除频率误差，进而导致所读取的数据出现错误。
发明内容
为了解决上述问题，本发明的一方面是提供一种时脉数据回复装置。时脉数据回复装置包含数据取样模块、相位侦测电路、频率估计器、时脉产生模块以及数据回复模块。数据取样模块用以根据多个第一时脉信号对输入数据取样，以产生多个数据值，其中多个第一时脉信号的相位彼此不同。相位侦测电路用以根据至少一第二时脉信号侦测输入数据中的相位误差，以产生误差信号。频率估计器用以根据误差信号、相位临界值以及频率临界值产生调整信号。时脉产生模块用以根据调整信号与参考时脉信号产生多个第一时脉信号与至少一第二时脉信号。数据回复模块用以根据多个数据值产生相应于输入数据的回复数据。
于一些实施例中，频率估计器包含第一三角积分调变器、第二三角积分调变器、积分器、计数器以及加法器。第一三角积分调变器用以累计误差信号产生相位累计值，并在相位累计值高于相位临界值时输出第一控制信号。第二三角积分调变器用以累计误差信号产生频率累计值，并在频率累计值高于频率临界值时输出第二控制信号。积分器用以对第二控制信号进行累加，以产生积分信号。计数器用以根据积分信号进行计数，以产生第三控制信号。加法器用以相加第一控制信号与第三控制信号，以产生调整信号。
于一些实施例中，数据回复模块包含数据储存电路、边缘侦测电路以及数据选择电路。数据储存电路用以储存前述多个数据值。边缘侦测电路用以根据多个数据值判断输入数据的至少一转态点，以产生选择信号。数据选择电路用以根据选择信号自数据储存电路选择多个数据值中的至少一对应者，以产生回复数据。
于一些实施例中，数据储存电路还根据本地时脉信号同步化多个数据值。
于一些实施例中，时脉产生模块包含多相位时脉产生器以及相位内插器。多相位时脉产生器用以根据本地时脉信号产生多个第一时脉信号以及至少一第二时脉信号。相位内插器用以根据调整信号以及参考时脉信号产生本地时脉信号。
本发明的另一方面是提供一种时脉数据回复方法，其包含下列多个操作：根据多个第一时脉信号对输入数据取样，以产生多个数据值，其中多个第一时脉信号的相位彼此不同；根据至少一第二时脉信号侦测输入数据中的相位误差，以产生误差信号；根据误差信号、相位临界值以及频率临界值产生调整信号；根据调整信号与参考时脉信号产生多个第一时脉信号与至少一第二时脉信号；以及根据多个数据值产生相应于输入数据的回复数据。
于一些实施例中，产生调整信号的操作包含：经由第一三角积分调变器累计误差信号以产生相位累计值，并在相位累计值高于相位临界值时输出第一控制信号；经由第二三角积分调变器累计误差信号产生频率累计值，并在频率累计值高于频率临界值时输出第二控制信号；经由积分器对第二控制信号进行累加，以产生积分信号；经由计数器根据积分信号进行计数，以产生第三控制信号；以及经由加法器相加第一控制信号与第三控制信号，以产生调整信号。
于一些实施例中，产生回复数据的操作包含：储存多个数据值；根据多个数据值判断输入数据的至少一转态点，以产生选择信号；以及根据选择信号选择多个数据值中的至少一对应者，以产生回复数据。
于一些实施例中，时脉数据回复方法还包含：根据本地时脉信号同步化多个数据值。
于一些实施例中，产生多个第一时脉信号与至少一第二时脉信号的操作包含：根据本地时脉信号产生多个第一时脉信号以及至少一第二时脉信号；以及经由相位内插器根据调整信号以及参考时脉信号产生本地时脉信号。
综上所述，本发明所提供的时脉数据回复装置与其时脉数据回复方法可透过回授机制来消除输入数据上的频率误差，以改善回复数据的准确度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1A为根据本发明中的一些实施例所绘示的一种时脉数据回复装置的示意图；
图1B为根据本发明中的一些实施例所绘示的图1A中的时脉数据回复装置的取样操作与相关技术的取样操作的示意图；
图2为根据本发明中的一些实施例所绘示如图1A中的频率估计器的电路示意图；
图3为根据本发明中的一些实施例所绘示如图1A中的边缘侦测电路的操作示意图；以及
图4为根据本发明的一些实施例所绘示的一种时脉数据回复方法的流程图。
具体实施方式
下文是举实施例配合所附附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
另外，关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
请参照图1A，图1A为根据本发明中的一些实施例所绘示的一种时脉数据回复装置100的示意图。示例而言，时脉数据回复装置100包含数据取样模块110、相位侦测电路120、频率估计器130、时脉产生模块140以及数据回复模块150。
数据取样模块110用以接收输入数据Din，并根据多个时脉信号CLK1对输入数据Din取样，以产生多个数据值D1。于一些实施例中，数据取样模块110包含多个数据取样器112。多个数据取样器112用以接收输入数据Din，并耦接至时脉产生模块140以接收多个时脉信号CLK1，其中多个时脉信号CLK1的相位彼此不同。通过此设置方式，多个数据取样器112可根据不同的时脉信号CLK1而于不同时间点对输入数据Din进行取样，以产生前述的多个数据值D1。于一些实施例中，数据取样器112可由放大器与切换式电容电路实现，但本发明并不以此为限。
相位侦测电路120用以接收输入数据Din，并根据至少一时脉信号CLK2侦测输入数据Din的相位误差，以产生误差信号VE。于一些实施例中，相位侦测电路120可包含两个数据取样器(未绘示)以及相位侦测器(未绘示)。上述两个数据取样器可根据两个时脉信号CLK2对输入数据Din进行取样，并将取样到的两个数据值(未绘示)输出至相位侦测器。据此，相位侦测器可比较上述两个数据值，以产生误差信号VE。于一些实施例中，前述的两个时脉信号CLK2之间具有90度的相位差，且上述所取样到的两个数据值为同相(in-phase)数据值与正交(quadrature)数据值。于一些实施例中，前述的相位侦测器为二位(bang-bang)相位侦测器。
上述相位侦测电路120的设置方式仅为示例，本发明并不以此为限。各种类型的相位侦测电路120亦为本发明所涵盖的范围。例如，于另一些实施例中，相位侦测电路120包含Hogge相位侦测器。于又一些实施例中，相位侦测电路120包含Muller-Muller相位侦测器。
频率估计器130耦接至相位侦测电路120，以接收误差信号VE。频率估计器130用以根据误差信号VE、相位临界值(如后图2中的MP)以及频率临界值(如后图2中的MF)产生调整信号UP/DOWN至时脉产生模块140。
时脉产生模块140耦接至频率估计器130，以接收调整信号UP/DOWN。时脉产生模块140用以根据调整信号UP/DOWN与参考时脉信号CLKREF产生前述多个时脉信号CLK1与至少一时脉信号CLK2。
示例而言，于一些实施例中，时脉产生模块140包含相位内插器142与多相位时脉产生器144。相位内插器142耦接至频率估计器130以接收调整信号UP/DOWN，并根据调整信号UP/DOWN以及参考时脉信号CLKREF产生相应的本地时脉信号CLKL。例如，假设当前本地时脉信号CLKL具有第一相位。当调整信号UP/DOWN的状态为UP时，相位内插器142可产生具有第二相位的本地时脉信号CLKL，其中第二相位领先于第一相位。或者，当调整信号UP/DOWN的状态为DOWN时，相位内插器142可产生具有第三相位的本地时脉信号CLKL，其中第三相位落后于第一相位。
多相位时脉产生器144耦接至相位内插器142，以接收本地时脉信号CLKL。多相位时脉产生器144耦接至数据取样模块110以传送多个时脉信号CLK1。多相位时脉产生器144耦接至相位侦测电路120以传送至少一时脉信号CLK2。多相位时脉产生器144设置以根据本地时脉信号CLKL产生前述的多个时脉信号CLK1与至少一时脉信号CLK2。
上述时脉产生模块140的设置方式仅为示例，本发明并不以此为限。各种类型的时脉产生模块140亦为本发明所涵盖的范围。
数据回复模块150耦接至数据取样模块110，以接收多个数据值D1。数据回复模块150用以根据多个数据值D1选择相应的数据值，以产生相应于输入数据Din的回复数据Dout。
示例而言，于一些实施例中，数据回复模块150包含数据储存电路152、边缘侦测电路154以及数据选择电路156。数据储存电路152耦接至多个数据取样器112，以接收并储存多个数据值D1。于一些实施例中，数据储存电路152为暂存器。于另一些实施例中，由于前述的多个数据值D1为根据多个具有不同相位的时脉信号CLK1取得，数据储存电路152可进一步根据本地时脉信号CLKL而对多个数据值D1进行同步，并储存同步化后的多个数据值D1。上述数据储存电路152的设置方式仅为示例，本发明并不以此为限。各种类型的数据储存电路152亦为本发明所涵盖的范围。
于各个实施例中，边缘侦测电路154可由执行各种决策演算法的数字电路实现。边缘侦测电路154耦接至数据储存电路152，以自数据储存电路152读取多个数据值D1。边缘侦测电路154根据多个数据值D1的状态而决定输入数据Din的至少一转态点(例如为由逻辑1切换至逻辑0的下降边缘，或是由逻辑0切换至逻辑1的上升边缘)，以产生选择信号SE。如此，数据回复模块150可决定多个数据值D1与输入数据Din的多个位区间内的中央数据值与边界数据值的关系。为易于理解，详细说明将于后述图3一并说明。
数据选择电路156耦接至边缘侦测电路154以接收选择信号SE，并耦接至数据储存电路152以读取多个数据值D1。数据选择电路156用以根据选择信号SE而选择多个数据值D1中至少一对应者。例如，数据选择电路156包含计数(Tally)电路(未绘示)、地址产生电路(未绘示)以及多工器(未绘示)。于此例中，选择信号SE为可反映转态点位置的多个位数据。计数电路可根据选择信号SE的多个位数据产生一控制信号，且地址产生电路根据此控制信号输出相应的地址信号。如此一来，多个多工器可根据地址信号自数据储存电路152选择多个数据值D1中至少一对应者，并输出为回复数据Dout。
上述数据选择电路156的设置方式仅为示例，本发明并不以此为限。各种类型的数据选择电路156亦为本发明所涵盖的范围。
请参照图1B，图1B为根据本发明中的一些实施例所绘示的图1A中的时脉数据回复装置100的取样操作与相关技术的取样操作的示意图。
于一些相关技术中，采用相位选取(phase-picking)架构的时脉数据回复装置以前馈(feed forward)式电路实现。若当传输端与接收端之间的时脉信号有频率误差时，上述相关技术的时脉数据回复装置所产生的回复数据可能会出现数据错误。例如，如图1B所示，当出现频率误差时，由于相关技术仅采用前馈式电路结构，其取样时间点TS1会逐渐偏移，而使得所取样到的数据值出现错误。
相较于上述相关技术，于时脉数据回复装置100中，相位侦测电路120、频率估计器130以及时脉产生模块140配置为回授控制机制。通过此回授控制机制，当侦测到输入数据Din出现频率误差时，时脉产生模块140会相应调整本地时脉信号CLKL，以降低频率误差的影响。如此一来，相较于上述相关技术，回复数据Dout的精准度得以改善。例如，如图1B所示，当出现频率误差时，通过前述的回授控制机制的操作，数据取样模块110的取样时间点TS2能够稳定在固定时间，而使得所取样到的数据值可以维持正确。
以下段落将提出各个实施例，来说明时脉数据回复装置100的功能与应用，但本发明并不仅以下所列的实施例为限。
请参照图2，图2为根据本发明中的一些实施例所绘示如图1A中的频率估计器130的电路示意图。为易于理解，于图2中的类似元件将与图1A指定相同标号。
于一些实施例中，频率估计器130包含三角积分调变器231、三角积分调变器232、积分器233、计数器234以及加法器235。
三角积分调变器231耦接至图1A中的相位侦测电路120，以接收误差信号VE。三角积分调变器231用以累加误差信号VE以产生相位累计值AP，并比较相位累计值AP与相位临界值MP。当相位累计值AP高于相位临界值MP时，三角积分调变器231输出控制信号VCP。
三角积分调变器232耦接至图1A中的相位侦测电路120，以接收误差信号VE。三角积分调变器232用以累加误差信号VE以产生频率累计值AF，并比较频率累计值AF与频率临界值MF。当频率累计值AF高于频率临界值MF时，三角积分调变器232输出控制信号VCF。
于一些实施例中，相位临界值MP与频率临界值MF可为预定数值。于另一些实施例中，相位临界值MP与频率临界值MF可预先储存于频率估计器130，并可经由外部程序或电路动态地进行调整相位临界值MP与频率临界值MF的值。
积分器233耦接至三角积分调变器232，以接收控制信号VCF。积分器233用以累加控制信号VCF，以产生积分信号VI。计数器234耦接至积分器233，以接收积分信号VI。计数器234根据积分信号VI产生控制信号VCT。加法器235耦接三角积分调变器231与计数器234，以接收控制信号VCP与控制信号VCT，并将控制信号VCP与控制信号VCT进行加总后产生调整信号UP/DOWN。
于一些实施例中，控制信号VCP、控制信号VCF、积分信号VI与控制信号VCT可为具有多位的数字信号。当频率累计值AF高于频率临界值MF时，三角积分调变器232切换控制信号VCF的位值，以使计数器234开始计数。据此，计数器234产生不同的控制信号VCT至加法器235。或者，当相位累计值AP高于相位临界值MP时，三角积分调变器231可切换控制信号VCP的位值，以使加法器235产生不同的调整信号UP/DOWN。通过上述设置方式，当输入数据Din出现频率误差时，时脉产生模块140可根据调整信号UP/DOWN调整本地时脉信号CLKL，以改善回复数据Dout的准确度。
上述频率估计器130的设置方式仅为示例，本发明并不以此为限。各种类型的频率估计器130亦为本发明所涵盖的范围。
请参照图3，图3为根据本发明中的一些实施例所绘示如图1A中的边缘侦测电路154的操作示意图。为易于理解，于图3中的类似元件将与图1A指定相同标号。为便于说明，于此例中，数据取样模块110利用三个时脉信号CLK1对输入数据Din的位区间进行取样，其中三个时脉信号CLK1的相位分别为P1、P2与P3。
示例而言，如图3所示，多个数据取样器112根据上述三个时脉信号CLK1依序取样到的前6个数据值D1为“0”、“1”、“1”、“1”、“0”、以及“0”。于此例中，边缘侦测电路154可对每两个邻近的数据值D1执行互斥或操作，侦测输入数据Din的至少一转态点。例如，边缘侦测电路154包含多个互斥或门。第一个互斥或门根据第一个数据值D1(“0”)以及第二个数据值D1(“1”)输出具有逻辑1的信号。第二个互斥或门根据第二个数据值D1(“1”)以及第三个数据值D1(“1”)输出具有逻辑0的信号。根据第一个互斥或门输出的具有逻辑1的信号，可确定输入数据Din于对应的两个取样时间(亦即具有相位P1的时脉信号CLK1与具有相位P2的时脉信号CLK1)之间存在转态点。根据第二个互斥或门输出的具有逻辑0的信号，可确定输入数据Din于对应的两个取样时间(亦即具有相位P2的时脉信号CLK1与具有相位P3的时脉信号CLK1)之间不存在转态点。依此类推，可根据多个互斥或门所输出的多个信号分析输入数据Din的转态点。
例如，如图3所示，发生于对应的取样时间(亦即相位P1与相位P2之间)上的转态点数量为6，而发生于其他取样时间(亦即相位P2与相位P3之间)的上转态点数量皆为0。据此，边缘侦测电路154可分析出根据具有相位P1或P2的时脉信号CLK1所取样到的数据值D1为输入数据Din的上升或下降边缘，而根据具有P3的时脉信号CLK1所取样到的数据值D1为输入数据Din的中央数据值。如此一来，边缘侦测电路154输出相应的选择信号SE，以使数据选择电路156选取出多个数据值D1中对应于输入数据Din的中央数据值中至少一者。于一些实施例中，上述根据转态点数量来判断输入数据Din的转态点的操作为中央选取(center-picking)演算法。于一些实施例中，上述判断输入数据Din的转态点数量的操作可由前述的计数(Tally)电路执行。
于另一些实施例中，边缘侦测电路154亦可执行多数决(majority-voting)演算法的数字电路实现。例如，如图3所示，多个数据取样器112根据上述三个时脉信号CLK1依序取样到的前3个数据值D1为“0”、“1”、“1”。由于具有逻辑1的数据值D1的数量较多，边缘侦测电路154可判定逻辑1为输入数据Din的中央数据值，并据此判定根据具有相位P1的时脉信号CLK1所取样到的数据值D1为输入数据Din的上升或下降边缘。
上述边缘侦测电路154的设置方式仅为示例，本发明并不以此为限。各种采用不同的决策演算法的边缘侦测电路154亦为本发明所涵盖的范围。
图4为根据本发明的一些实施例所绘示的一种时脉数据回复方法400的流程图。为了易于理解，请一并参照图1A与图4，时脉数据回复装置100的操作将与时脉数据回复方法400一并说明。
于步骤S410中，数据取样模块110根据多个时脉信号CLK1对输入数据Din取样，以产生多个数据值D1。示例而言，如图1A所示，多个数据取样器112根据多个不同相位的时脉信号CLK1对输入数据Din取样，以连续地产生多个数据值D1。
于步骤S420中，相位侦测电路120根据至少一第二时脉信号CLK2侦测输入数据Din中的相位误差，以产生误差信号VE。如先前所述，相位侦测电路120可采用各种类型的相位侦测器分析输入数据Din，以根据输入数据Din中的相位误差产生误差信号VE。
于步骤S430中，频率估计器130根据误差信号VE、相位临界值MP以及频率临界值MF产生调整信号UP/DOWN。示例而言，如先前图2所示，频率估计器130可比较误差信号VE与相位临界值MP，并比较误差信号VE与频率临界值MF，以产生相应的调整信号UP/DOWN。
于步骤S440中，时脉产生模块140根据调整信号UP/DOWN与参考时脉信号CLKREF产生多个时脉信号CLK1与至少一时脉信号CLK2。如先前所述，相位侦测电路120、频率估计器130以及时脉产生模块140配置为回授机制。等效而言，经由此回授机制，时脉产生模块140可根据调整信号UP/DOWN动态地调整多个时脉信号CLK1与至少一时脉信号CLK2。
于步骤S450中，数据回复模块150根据多个数据值D1产生相应于输入数据Din的回复数据Dout。示例而言，如先前所述，边缘侦测电路154可通过执行各种决策演算法来判定输入数据Din的转态点，以决定多个数据值D1中何者为输入数据Din的中央数据值。数据选择电路156可据此选取出多个数据值D1中对应于输入数据Din的中央数据值中至少一者，以产生回复数据Dout。
上述时脉数据回复方法400的多个步骤仅为示例，并非限于上述示例的顺序执行。在不违背本发明的各实施例的操作方式与范围下，在时脉数据回复方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本发明所提供的时脉数据回复装置100与其时脉数据回复方法400可透过回授机制来消除输入数据上的频率误差，以改善回复数据的准确度。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (4)

1.一种时脉数据回复装置，其特征在于，包含：
一数据取样模块，用以根据多个第一时脉信号对一输入数据取样，以产生多个数据值，其中所述第一时脉信号的相位彼此不同；
一相位侦测电路，用以根据至少一第二时脉信号侦测该输入数据中的一相位误差，以产生一误差信号；
一频率估计器，用以根据该误差信号、一相位临界值以及一频率临界值产生一调整信号；
一相位内插器，用以根据该调整信号与一参考时脉信号产生一本地时脉信号，并依据该调整信号对应调整该本地时脉信号的相位；
一多相位时脉产生器，用以根据该本地时脉信号产生所述第一时脉信号以及该至少一第二时脉信号；以及
一数据回复模块，包含：
一数据储存电路，用以根据该本地时脉信号同步化所述数据值，且储存同步化后的所述数据值；
一边缘侦测电路，用以根据同步化后的所述数据值判断该输入数据的至少一转态点，以产生一选择信号；以及
一数据选择电路，用以根据该选择信号自该数据储存电路选择同步化后的所述数据值中的至少一对应者，以产生一回复数据。
2.根据权利要求1所述的时脉数据回复装置，其特征在于，该频率估计器包含：
一第一三角积分调变器，用以累计该误差信号产生一相位累计值，并在该相位累计值高于该相位临界值时输出一第一控制信号；
一第二三角积分调变器，用以累计该误差信号产生一频率累计值，并在该频率累计值高于该频率临界值时输出一第二控制信号；
一积分器，用以对该第二控制信号进行累加，以产生一积分信号；
一计数器，用以根据该积分信号进行计数，以产生一第三控制信号；以及
一加法器，用以相加该第一控制信号与该第三控制信号，以产生该调整信号。
3.一种时脉数据回复方法，其特征在于，包含：
根据多个第一时脉信号对一输入数据取样，以产生多个数据值，其中所述第一时脉信号的相位彼此不同；
根据至少一第二时脉信号侦测该输入数据中的一相位误差，以产生一误差信号；
根据该误差信号、一相位临界值以及一频率临界值产生一调整信号；
经由一相位内插器根据该调整信号与一参考时脉信号产生一本地时脉信号，并依据该调整信号对应调整该本地时脉信号的相位；
根据该本地时脉信号产生所述第一时脉信号以及该至少一第二时脉信号；
根据该本地时脉信号同步化所述数据值；
储存同步化后的所述数据值；
根据同步化后的所述数据值判断该输入数据的至少一转态点，以产生一选择信号；以及
根据该选择信号选择同步化后的所述数据值中的至少一对应者，以产生一回复数据。
4.根据权利要求3所述的时脉数据回复方法，其特征在于，产生该调整信号的操作包含：
经由一第一三角积分调变器累计该误差信号以产生一相位累计值，并在该相位累计值高于该相位临界值时输出一第一控制信号；
经由一第二三角积分调变器累计该误差信号产生一频率累计值，并在该频率累计值高于该频率临界值时输出一第二控制信号；
经由一积分器对该第二控制信号进行累加，以产生一积分信号；
经由一计数器根据该积分信号进行计数，以产生一第三控制信号；以及
经由一加法器相加该第一控制信号与该第三控制信号，以产生该调整信号。
CN201610260484.2A 2016-04-25 2016-04-25 时脉数据回复装置与方法 Active CN107306178B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610260484.2A CN107306178B (zh) 2016-04-25 2016-04-25 时脉数据回复装置与方法
US15/264,574 US9793903B1 (en) 2016-04-25 2016-09-13 Device and method for recovering clock and data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610260484.2A CN107306178B (zh) 2016-04-25 2016-04-25 时脉数据回复装置与方法

Publications (2)

Publication Number Publication Date
CN107306178A CN107306178A (zh) 2017-10-31
CN107306178B true CN107306178B (zh) 2021-05-25

Family

ID=60021679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610260484.2A Active CN107306178B (zh) 2016-04-25 2016-04-25 时脉数据回复装置与方法

Country Status (2)

Country Link
US (1) US9793903B1 (zh)
CN (1) CN107306178B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611496B (zh) * 2018-06-14 2023-04-07 创意电子股份有限公司 时脉数据回复装置与相位控制方法
US10924125B2 (en) 2018-10-23 2021-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Frequency divider circuit, method and compensation circuit for frequency divider circuit
CN112260685B (zh) * 2019-07-22 2023-08-11 创意电子股份有限公司 时脉数据回复装置与方法
CN112583539B (zh) * 2019-09-30 2024-07-19 瑞昱半导体股份有限公司 信号检测电路与信号检测方法
TWI727843B (zh) * 2020-06-30 2021-05-11 瑞昱半導體股份有限公司 電子裝置之接收端及時脈回復操作之相位閥值的設定方法
CN113972910A (zh) * 2020-07-24 2022-01-25 瑞昱半导体股份有限公司 频率控制装置与频率控制方法
CN112187391B (zh) * 2020-09-04 2022-07-29 烽火通信科技股份有限公司 一种环路带宽动态调整的过采样时钟数据恢复方法及系统
US11522573B1 (en) * 2021-11-05 2022-12-06 Realtek Semiconductor Corporation Transceiver apparatus and transceiver apparatus operation method thereof having phase-tracking mechanism

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614959A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226774B (en) * 2003-10-15 2005-01-11 Via Tech Inc Clock and data recovery circuit
US7801262B2 (en) * 2005-10-19 2010-09-21 Texas Instruments Incorporated All digital phase locked loop architecture for low power cellular applications
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US8411811B2 (en) * 2010-05-07 2013-04-02 Stmicroelectronics Pvt. Ltd. High jitter and frequency drift tolerant clock data recovery
TWI436630B (zh) * 2010-11-16 2014-05-01 Etron Technology Inc 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路
US8634503B2 (en) * 2011-03-31 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast lock clock-data recovery for phase steps
US8427219B1 (en) * 2011-12-05 2013-04-23 Skymedi Corporation Clock generator and a method of generating a clock signal
DE102013221678B4 (de) 2012-11-12 2024-08-01 Nvidia Corp. System und Verfahren zum Bestimmen einer Zeit zum sicheren Abtasten eines Signals einer Takt-Domäne
KR101416542B1 (ko) 2012-12-24 2014-07-09 주식회사 로웸 패스코드 관리 방법 및 장치
US9395745B2 (en) * 2014-02-10 2016-07-19 Analog Devices, Inc. Redundant clock switchover
US9281934B2 (en) * 2014-05-02 2016-03-08 Qualcomm Incorporated Clock and data recovery with high jitter tolerance and fast phase locking
US9148235B1 (en) * 2014-09-15 2015-09-29 Global Unichip Corporation Eye diagram measuring circuit and measuring method thereof
TWI565283B (zh) 2014-10-15 2017-01-01 創意電子股份有限公司 時脈資料回復電路與方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614959A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
光纤通信 卷A 器件篇;甘民乐（美）;《北京邮电大学出版社》;20061231;正文第675-680页 *

Also Published As

Publication number Publication date
US9793903B1 (en) 2017-10-17
US20170310327A1 (en) 2017-10-26
CN107306178A (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
CN107306178B (zh) 时脉数据回复装置与方法
US12034447B2 (en) Low latency combined clock data recovery logic network and charge pump circuit
TWI474701B (zh) 時脈回復電路及並列輸出電路
US6959058B2 (en) Data recovery apparatus and method for minimizing errors due to clock skew
US20070009066A1 (en) Multiphase clock recovery
KR20080018502A (ko) 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
TWI601404B (zh) 時脈資料回復裝置與方法
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
US9455725B2 (en) Phase detector and associated phase detecting method
US7474721B2 (en) Sliding-window based signal monitoring
EP2856648B1 (en) Distortion tolerant clock and data recovery system
US11012077B2 (en) Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit
US7321647B2 (en) Clock extracting circuit and clock extracting method
JP2016072772A (ja) データ再生回路
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock
US20080075221A1 (en) Apparatus and related method for detecting phase of input data
US9274543B2 (en) Estimation apparatus and method for estimating clock skew
KR101722437B1 (ko) 주파수 검출 장치 및 그 방법과, 이를 이용한 클럭 및 데이터 복원 회로
KR101405242B1 (ko) 데이터 통신용 수신기
KR101488597B1 (ko) 멀티채널 인터페이스 장치
KR101295900B1 (ko) 위상 검출기 및 이를 포함하는 위상 고정 루프
KR20150104698A (ko) 동일 펄스 폭의 출력들을 실현하는 위상 검출기 및 이를 사용하는 클록-데이터 복원 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant