[go: up one dir, main page]

CN107170836A - 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 - Google Patents

元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 Download PDF

Info

Publication number
CN107170836A
CN107170836A CN201710347957.7A CN201710347957A CN107170836A CN 107170836 A CN107170836 A CN 107170836A CN 201710347957 A CN201710347957 A CN 201710347957A CN 107170836 A CN107170836 A CN 107170836A
Authority
CN
China
Prior art keywords
cellular
region
silicon carbide
cell
junction barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710347957.7A
Other languages
English (en)
Inventor
唐亚超
何钧
赵群
徐俊
王陆委
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yangjie Electronic Co Ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN201710347957.7A priority Critical patent/CN107170836A/zh
Publication of CN107170836A publication Critical patent/CN107170836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法，包括碳化硅衬底、衬底上外延层以及外延层上注入形成的P掺杂区域，所述P掺杂区域为圆形/多边形元胞和条形元胞混合形成。圆形/多边形元胞增加肖特基接触面积占比，提高器件正向电流密度。条形元胞消除拐角处元胞和环形过渡区形成的尖角，提高器件的反向耐压能力，使器件不易烧毁。本发明提高器件安全性能的同时增加器件正向电流密度，节约了成本。

Description

元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作 方法
技术领域
本发明涉及一种元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法，属于半导体技术领域。
背景技术
碳化硅材料具有禁带宽度大、临界击穿电场高、热导率高等独特优势，是制作高耐压、大功率、耐高温器件的理想半导体材料。使用碳化硅材料制作的结势垒肖特基二极管具有高耐压、大电流、快恢复等优势，在军事和民事方面具有广阔的应用前景。
传统技术中，在碳化硅结势垒肖特基二极管的版图结构设计中，元胞结构有条形、方形以及多边形结构。条形元胞结构通过增加P注入面积，牺牲正向电流密度以提高器件的反向耐压能力。方形或多边形元胞通过增加肖特基接触面积，提高器件的正向电流密度，然而，方形或多边形的元胞的P掺杂区域与过渡区拐角形成大小不等的角度，如图1，为传统六边形元胞的碳化硅结势垒肖特基二极管版图结构的拐角部分，S101为P掺杂区域，S102为肖特基接触区域，S103为元胞的P掺杂区域与过渡区的拐角、S104为终端区；如图2所示，元胞的P掺杂区域与过渡区形成的锐角。当结势垒肖特基二极管承受方向能量时，小角度P掺杂区域的电场更加集中（如图3-2所示，图3-1为正常状态下的电场示意图），反向承受能力有限，容易烧毁而导致整个器件损坏，从而影响器件稳定工作，造成浪费和安全隐患。
发明内容
本发明的目的是克服现有技术中存在的结势垒肖特基二极管承受反向能量时容易烧毁的不足，提供一种元胞结构及碳化硅结势垒肖特基二极管的制作方法，在保证较高电流密度的条件下，保证碳化硅结势垒肖特基二极管承受反向能量时不易损坏。
本发明还提供一种元胞版图，用于制作元胞结构，以避免元胞的P掺杂区域与过渡区之间形成各种角度。
按照本发明提供的技术方案，所述元胞版图，包括元胞区、围绕元胞区的过渡区、过渡区外围的终端区、以及位于元胞区之间的肖特基接触区域；其特征是：所述元胞区包括第一元胞区和第二元胞区，第一元胞区包括若干圆形和/或多边形元胞区，第二元胞区设置在过渡区的拐角处，第二元胞区包括多条与过渡区拐角相平行的条形元胞区。
进一步的，所述多边形元胞区采用方形元胞区或六角形元胞区。
本发明还提供一种元胞结构，包括设置于器件上的元胞区，在元胞区设置元胞，元胞之间为肖特基接触区域；其特征是：所述元胞包括第一元胞和第二元胞，第一元胞为若干圆形和/或多边形元胞，第二元胞设置在器件过渡区的拐角处，第二元胞为条形元胞、与器件过渡区的拐角平行设置。
进一步的，所述多边形元胞采用方形元胞或六边形元胞。
进一步的，所述第一元胞相互平行或垂直布满器件的元胞区。
进一步的，所述器件为圆形器件或方形器件。
本发明还提供一种碳化硅结势垒肖特基二极管的制作方法，其特征是，包括以下步骤：
步骤S301：碳化硅衬底上生长外延层，外延层材制为碳化硅；
步骤S302：在外延层上沉积二氧化硅掩膜层；
步骤S303：采用元胞版图光刻后对该二氧化硅掩膜层进行刻蚀图形化，形成P注入区域图形；
步骤S304：对P注入区域进行高能离子注入，以形成元胞区、过渡区和终端区。
进一步的，还包括后续工艺：去除二氧化硅掩膜层后进行高温激活退火；背面溅射欧姆合金并退火形成欧姆接触；正面溅射肖特基金属并退火形成肖特基接触，该正面金属与P型掺杂区形成欧姆接触，与非P型掺杂区形成肖特基接触；正面和背面进行金属加厚；正面形成钝化层以及在钝化层上开孔形成电极；背电极短接至衬底形成负电极。
进一步的，所述二氧化硅掩膜层的厚度为1.8-2.3微米。
进一步的，所述步骤S303中，刻蚀后的二氧化硅掩膜层的侧壁倾斜角度大于85°。
本发明能够所述元胞结构及碳化硅结势垒肖特基二极管的制作方法，能够在保证较高电流密度的条件下，保证碳化硅结势垒肖特基二极管承受反向能量时不易损坏。
附图说明
图1为传统六边形元胞的碳化硅结势垒肖特基二极管版图结构的拐角部分。
图2为传统六边形元胞的碳化硅结势垒肖特基二极管版图中P注入形成的锐角示意图。
图3-1为正常状态下结势垒肖特基二极管P掺杂区域的电场示意图。
图3-2为传统六边形元胞的碳化硅结势垒肖特基二极管版图中锐角形成的电场集中现象示意图。
图4为本发明六边形元胞和条形元胞混合形成的碳化硅结势垒肖特基二极管版图结构的拐角部分。
图5为本发明实施例中碳化硅结势垒肖特基二极管版图结构制作方法的流程图。
具体实施方式
下面结合具体附图对本发明作进一步说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图4所示，为本发明所述元胞版图，该元胞版图用于制作碳化硅结势垒肖特基二极管的元胞结构。在本实施例中，本发明所述元胞版图包括元胞区101、围绕元胞区101的过渡区103、过渡区103外围的终端区104，以及位于元胞区101之间的肖特基接触区域102；所述元胞区101布置六边形元胞区和条形元胞区，条形元胞区设置在过渡区103的拐角处，元胞区101除条形元胞区以外的区域为六角形元胞区；所述条形元胞区与过渡区103的拐角处平行设置，以避免六角形元胞区与过渡区之间形成锐角。上述六角形元胞区还可以采用圆形元胞区或其他多边形元胞区（如方形），在过渡区的拐角处仍然采用条形元胞区。所述元胞版图中，元胞区101和过渡区103的最小线条宽度小于1.5微米。
采用上述元胞结构制作得到的碳化硅结势垒肖特基二极管的元胞结构设置于器件的元胞区，包括条形元胞和六角形元胞，条形元胞设置于器件过渡区的拐角处、与过渡区的拐角相平行设置，除过渡区拐角处以外的元胞区采用六角形元胞（或者圆形元胞或其他多边形元胞），从而避免P掺杂元胞与P掺杂过渡区接触部分形成不同大小的角度；所述元胞区中各个元胞相互平行或垂直分布以布满整个器件的元胞区。本发明所述的元胞结构适用于方形或圆形器件。
此外，如图5所示，本发明还提供一种碳化硅结势垒肖特基二极管的制作方法，包括以下步骤：
步骤S301：碳化硅衬底上生长外延层，外延层材制为碳化硅；
步骤S302：在外延层上沉积厚度为1.8-2.3微米（优选2微米）的二氧化硅掩膜层；
步骤S303：采用如图4所示的元胞版图光刻后对该二氧化硅掩膜层进行刻蚀图形化，形成P注入区域图形；该二氧化硅掩膜层作为离子注入阻挡层，刻蚀后的二氧化硅掩膜层的侧壁倾斜角度大于85°；
步骤S304：对P注入区域进行高能离子注入，以形成元胞区、过渡区和终端区。
步骤S305：进行后续工艺，后续工艺主要包括：去除二氧化硅掩膜层后进行高温激活退火；背面溅射欧姆合金并退火形成欧姆接触；正面溅射肖特基金属并退火形成肖特基接触，该正面金属与P型掺杂区形成欧姆接触，与非P型掺杂区形成肖特基接触；正面和背面进行金属加厚；正面形成钝化层以及在钝化层上开孔形成电极；背电极短接至衬底形成负电极；上述后续工艺采用常规工艺，不再赘述。
本发明所述碳元胞结构及化硅结势垒肖特基二极管的制作方法，在器件拐角处使用条形元胞，避免了六边形元胞P掺杂与过渡区P掺杂形成各种角度的尖刺状图形，提高器件反向耐压能力，使器件不易烧毁，减少器件的损坏率，同时器件中间采用六边形元胞，提高器件电流密度，避免浪费，节约了成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种元胞版图，包括元胞区（101）、围绕元胞区（101）的过渡区（103）、过渡区（103）外围的终端区（104）、以及位于元胞区（101）之间的肖特基接触区域（102）；其特征是：所述元胞区（101）包括第一元胞区和第二元胞区，第一元胞区包括若干圆形和/或多边形元胞区，第二元胞区设置在过渡区（103）的拐角处，第二元胞区包括多条与过渡区（103）拐角相平行的条形元胞区。
2.如权利要求1所述的元胞版图，其特征是：所述多边形元胞区采用方形元胞区或六角形元胞区。
3.一种元胞结构，包括设置于器件上的元胞区，在元胞区设置元胞，元胞之间为肖特基接触区域；其特征是：所述元胞包括第一元胞和第二元胞，第一元胞为若干圆形和/或多边形元胞，第二元胞设置在器件过渡区的拐角处，第二元胞为条形元胞、与器件过渡区的拐角平行设置。
4.如权利要求3所述的元胞结构，其特征是：所述多边形元胞采用方形元胞或六边形元胞。
5.如权利要求3所述的元胞结构，其特征是：所述第一元胞相互平行或垂直布满器件的元胞区。
6.如权利要求3所述的元胞结构，其特征是：所述器件为圆形器件或方形器件。
7.一种碳化硅结势垒肖特基二极管的制作方法，其特征是，包括以下步骤：
步骤S301：碳化硅衬底上生长外延层，外延层材制为碳化硅；
步骤S302：在外延层上沉积二氧化硅掩膜层；
步骤S303：采用元胞版图光刻后对该二氧化硅掩膜层进行刻蚀图形化，形成P注入区域图形；
步骤S304：对P注入区域进行高能离子注入，以形成元胞区、过渡区和终端区。
8.如权利要求7所述的碳化硅结势垒肖特基二极管的制作方法，其特征是：还包括后续工艺：去除二氧化硅掩膜层后进行高温激活退火；背面溅射欧姆合金并退火形成欧姆接触；正面溅射肖特基金属并退火形成肖特基接触，该正面金属与P型掺杂区形成欧姆接触，与非P型掺杂区形成肖特基接触；正面和背面进行金属加厚；正面形成钝化层以及在钝化层上开孔形成电极；背电极短接至衬底形成负电极。
9.如权利要求7所述的碳化硅结势垒肖特基二极管的制作方法，其特征是：所述二氧化硅掩膜层的厚度为1.8-2.3微米。
10.如权利要求7所述的碳化硅结势垒肖特基二极管的制作方法，其特征是：所述步骤S303中，刻蚀后的二氧化硅掩膜层的侧壁倾斜角度大于85°。
CN201710347957.7A 2017-05-17 2017-05-17 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 Pending CN107170836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710347957.7A CN107170836A (zh) 2017-05-17 2017-05-17 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710347957.7A CN107170836A (zh) 2017-05-17 2017-05-17 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法

Publications (1)

Publication Number Publication Date
CN107170836A true CN107170836A (zh) 2017-09-15

Family

ID=59815305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710347957.7A Pending CN107170836A (zh) 2017-05-17 2017-05-17 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法

Country Status (1)

Country Link
CN (1) CN107170836A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN111384147A (zh) * 2018-12-28 2020-07-07 比亚迪股份有限公司 Pin二极管及其制备方法
CN111640782A (zh) * 2020-04-20 2020-09-08 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
CN112289867A (zh) * 2020-10-29 2021-01-29 扬州国宇电子有限公司 一种大功率高压肖特基势垒二极管
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法
CN113745319A (zh) * 2021-09-06 2021-12-03 扬州扬杰电子科技股份有限公司 一种碳化硅半导体器件及加工方法
CN114284344A (zh) * 2021-12-23 2022-04-05 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
CN114284343A (zh) * 2021-12-23 2022-04-05 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管
CN117096178A (zh) * 2023-10-17 2023-11-21 富芯微电子有限公司 一种耐高压的平面型半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296587A1 (en) * 2007-05-30 2008-12-04 Denso Corporation Silicon carbide semiconductor device having junction barrier schottky diode
CN103177958A (zh) * 2011-12-22 2013-06-26 北大方正集团有限公司 一种集成式肖特基二极管及其制造方法
CN104009099A (zh) * 2014-05-13 2014-08-27 株洲南车时代电气股份有限公司 结势垒肖特基二极管及其制造方法
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296587A1 (en) * 2007-05-30 2008-12-04 Denso Corporation Silicon carbide semiconductor device having junction barrier schottky diode
CN103177958A (zh) * 2011-12-22 2013-06-26 北大方正集团有限公司 一种集成式肖特基二极管及其制造方法
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
CN104009099A (zh) * 2014-05-13 2014-08-27 株洲南车时代电气股份有限公司 结势垒肖特基二极管及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384147A (zh) * 2018-12-28 2020-07-07 比亚迪股份有限公司 Pin二极管及其制备方法
CN111384147B (zh) * 2018-12-28 2021-05-14 比亚迪半导体股份有限公司 Pin二极管及其制备方法
CN110571281B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN111640782A (zh) * 2020-04-20 2020-09-08 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
CN111640782B (zh) * 2020-04-20 2022-07-12 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
CN112289867A (zh) * 2020-10-29 2021-01-29 扬州国宇电子有限公司 一种大功率高压肖特基势垒二极管
CN112289867B (zh) * 2020-10-29 2021-07-23 扬州国宇电子有限公司 一种大功率高压肖特基势垒二极管
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法
CN113745319A (zh) * 2021-09-06 2021-12-03 扬州扬杰电子科技股份有限公司 一种碳化硅半导体器件及加工方法
CN113745319B (zh) * 2021-09-06 2024-07-23 扬州扬杰电子科技股份有限公司 一种碳化硅半导体器件及加工方法
CN114284344A (zh) * 2021-12-23 2022-04-05 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
CN114284344B (zh) * 2021-12-23 2023-04-28 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
CN114284343B (zh) * 2021-12-23 2023-04-07 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管
CN114284343A (zh) * 2021-12-23 2022-04-05 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管
CN117096178A (zh) * 2023-10-17 2023-11-21 富芯微电子有限公司 一种耐高压的平面型半导体装置
CN117096178B (zh) * 2023-10-17 2024-01-16 富芯微电子有限公司 一种耐高压的平面型半导体装置

Similar Documents

Publication Publication Date Title
CN107170836A (zh) 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法
CN108682695B (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
KR100847741B1 (ko) ｐ-ｎ접합 계면에 패시베이션층을 구비하는 점 접촉 이종접합 실리콘 태양전지 및 그의 제조방법
US20190019904A1 (en) Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells
JP7655959B2 (ja) パターニングされたエミッタを有する多接合太陽電池及び該太陽電池の製造方法
JP2012129492A (ja) 炭化珪素半導体装置およびその製造方法
CN112701170A (zh) 改善的前触点异质结工艺
CN101452965A (zh) 半导体装置及其制造方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN108346688A (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
US9837275B2 (en) Fabrication method of fast recovery diode
CN102709342A (zh) 太阳能电池的选择性发射极结构及其制备方法
CN104617094B (zh) 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法
CN111933686B (zh) 一种功率半导体器件及其制作方法
CN103187250A (zh) 多次外延生长方法
JP5591151B2 (ja) 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
CN108831953A (zh) 太阳能电池的制作方法
CN103456773A (zh) 肖特基二极管及其制造方法
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN104701405A (zh) 碳化硅嵌入式电极异面型光导开关及其制作方法
CN210605712U (zh) 一种rc-igbt器件版图
CN107403728A (zh) 半导体元件及制造方法
CN103578959B (zh) 一种fs-igbt器件阳极的制造方法
CN113594262A (zh) 一种快恢复二极管结构及其制造方法
CN106024851A (zh) 一种耗时缩短的超级结快恢复二极管制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170915