CN107016962B

CN107016962B - 像素电路及其驱动方法与显示面板

Info

Publication number: CN107016962B
Application number: CN201610815931.6A
Authority: CN
Inventors: 曾名骏; 徐怡华; 郭拱辰; 陈联祥
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2013-03-28
Filing date: 2014-03-12
Publication date: 2020-03-17
Anticipated expiration: 2034-03-12
Also published as: CN104077999A; CN107016962A; CN104077999B

Abstract

本发明是有关于一种像素电路，包括：一有机发光二极管，包含一阳极端及一阴极端；一驱动晶体管，包含一第一节点、一第二节点及一第三节点；一第一晶体管，包含连接一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接第二节点的一第三端；一第二晶体管，包含一第一端、连接一第二控制信号源的一第二端、及连接阳极端及第三节点的一第三端；一储存电容，包含连接一第三电压源的一第一端及连该第二晶体管的第一端的一第二端；以及一耦合电容，包含连接第二晶体管的第一端的一第一端及连接第二节点的一第二端。

Description

像素电路及其驱动方法与显示面板

本申请是分案申请，母案的申请号：201410090454.2，申请日：2014年03月12日，名称：像素电路及其驱动方法与显示面板。

技术领域

本发明是关于一种像素电路及其驱动方法，尤指一种适用于晶体管临界电压及有机发光二极管电压补偿的主动式矩阵有机发光二极管像素电路及其驱动方法。

背景技术

主动式矩阵有机发光二极管(Active matrix OLED，AMOLED)的驱动晶体管依背板工艺技术可分为P型及N型晶体管。请参照图1及图2，是已知主动式矩阵有机发光二极管的P型驱动电路示意图及已知主动式矩阵有机发光二极管的N型驱动电路示意图。如图2所示，对于N型驱动电路来说仍然有N型晶体管的临界电压偏移的问题，由于工艺上的差异以及长时间操作的情况下会产生劣化(degradation)而使得临界电压产生偏移，也即无法输出与初始相同的电流而形成区域性不均匀或是亮度衰减。再加上有机发光二极管由于长时间操作而使得操作电压随着时间增长而增加。因此，针对上述的问题而提出N型补偿驱动电路，请同时参照图3及图4，是已知主动式矩阵有机发光二极管的N型补偿驱动电路示意图及补偿驱动电路时序图。如图3及图4所示，由于像素电路设计的元件数目(6T2C)过多以及驱动信号(Sn、Sn’、En、Xen)的过于复杂而无法达成高精细及高开口率的要求。

发明人因此，本于积极发明的精神，亟思一种像素电路及其驱动方法，以利用N型驱动晶体管驱动有机发光二极管，并结合多个晶体管及电容，以补偿N型晶体管的临界电压、主动式矩阵有机发光二极管的电压、以及满足高精细度及高开口率的需求，几经研究实验终至完成本发明。

发明内容

本发明提供了一种像素电路，包括：一有机发光二极管(OLED)，包含一阳极端及一阴极端，阴极端连接一第一电压源；一驱动晶体管，用来驱动该有机发光二极管，驱动晶体管包含一第一节点、一第二节点及一第三节点，第一节点连接一第二电压源，第三节点连接阳极端；一第一晶体管，包含连接一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接第二节点的一第三端；一第二晶体管，包含一第一端、连接一第二控制信号源的一第二端、及连接阳极端及第三节点的一第三端；一储存电容，包含连接一第三电压源的一第一端、及连该第二晶体管的第一端的一第二端；以及一耦合电容，包含连接第二晶体管的第一端的一第一端、及连接第二节点的一第二端。

此外，于一重置阶段时，第一控制信号源提供一第一控制信号以开启第一晶体管，资料驱动线输入一参考电压至驱动晶体管以重置第二节点、第三节点及耦合电容的第一端，于一补偿阶段时，第二节点及储存电容储存驱动晶体管的一临界电压，驱动晶体管由开启状态转变为关闭状态，于一资料写入阶段时，第二控制信号源提供一第二控制信号以关闭第二晶体管，资料驱动线输入一资料电压至驱动晶体管，耦合电容的一电压被耦合至耦合电容的第一端，于一发光阶段时，临界电压及有机发光二极管的一电压被耦合至第二节点。

再者，驱动晶体管、第一晶体管及第二晶体管为N型晶体管。

另外，像素电路包含一第三晶体管，其包含连接一第四电压源的一第一端、连接一第三控制信号源的一第二端、及连接第二节点的一第三端，第四电压源提供一参考电压，第三晶体管根据一第三控制信号开启以输入参考电压至第二节点。

另外，像素电路包含一第四晶体管，其包含连接阳极端及第三节点的一第一端、连接一第四控制信号源的一第二端、及连接一第五电压源的一第三端。

再者，于一重置阶段时，第一控制信号源提供一第一控制信号以开启第一晶体管，第二控制信号源提供一第二控制信号以开启第二晶体管，第四控制信号源提供一第四控制信号以开启第四晶体管，资料驱动线输入一第一参考电压至驱动晶体管以重置第二节点，第五电压源输入一第二参考电压至第四晶体管以重置第三节点及耦合电容的第一端，于一补偿阶段时，资料驱动线输入一第三参考电压至第二节点，第三节点及储存电容储存驱动晶体管的第三参考电压与一临界电压的差值，驱动晶体管由开启状态转变为关闭状态，于一资料写入阶段时，资料驱动线输入一资料电压至驱动晶体管，第三参考电压与资料电压的差值耦合至耦合电容的第一端，于一发光阶段时，临界电压及有机发光二极管的一电压耦合至第二节点。

此外，本发明提供了一种用来驱动一像素电路的方法，像素电路包含一有机发光二极管(OLED)、一驱动晶体管、一第一晶体管、一第二晶体管、一储存电容及一耦合电容，有机发光二极管具有一阳极端及连接一第一电压源的一阴极端，第一电压源提供一第一电压，驱动晶体管具有连接一第二电压源的一第一节点、一第二节点及连接阳极端的一第三节点，第二电压源提供一第二电压，第一晶体管具有连接一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接第二节点的一第三端，第一控制信号源提供一第一控制信号，第二晶体管具有一第一端、连接一第二控制信号源的一第二端、及连接阳极端及第三节点的一第三端，第二控制信号源提供一第二控制信号，储存电容具有连接一第三电压源的一第一端及连接第二晶体管的第一端的一第二端，耦合电容具有连接第二晶体管的第一端的一第一端及连接第二节点的一第二端，方法包括步骤：(A)于一重置阶段时，通过第一控制信号开启第一晶体管，输入一参考电压至驱动晶体管，以重置第二节点、第三节点及耦合电容的第一端；(B)于一补偿阶段时，储存驱动晶体管的一临界电压至第三节点及储存电容，驱动晶体管由开启状态转变为关闭状态；(C)于一资料写入阶段时，通过第二控制信号关闭第二晶体管，输入一资料电压至驱动晶体管，及耦合耦合电容的一电压至耦合电容的第一端；以及(D)于一发光阶段时，耦合临界电压及有机发光二极管的一电压至第二节点。

此外，本发明提供了另一种用来驱动一像素电路的方法，像素电路包含一有机发光二极管(OLED)、一驱动晶体管、第一晶体管、一第二晶体管、一第四晶体管、一储存电容及一耦合电容，有机发光二极管具有一阳极端及连接一第一电压源的一阴极端，第一电压源提供一第一电压，驱动晶体管具有连接一第二电压源的一第一节点、一第二节点及连接阳极端的一第三节点，第二电压源提供一第二电压，第一晶体管具有连接一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接第二节点的一第三端，第一控制信号源提供一第一控制信号，第二晶体管具有一第一端、连接一第二控制信号源的一第二端、及连接于阳极端及第三节点的一第三端，第二控制信号源提供一第二控制信号，储存电容具有连接于一第三电压源的一第一端及连接于第二晶体管的第一端的一第二端，耦合电容具有连接第二晶体管的第一端的一第一端及连接第二节点的一第二端，第四晶体管具有连接阳极端及第三节点的一第一端、连接一第四控制信号源的一第二端、及连接一第五电压源的一第三端，方法包括步骤：(A)于一重置阶段时，资料驱动线输入一第一参考电压至驱动晶体管以重置第二节点，第五电压源输入一第二参考电压至第四晶体管以重置第三节点及耦合电容的第一端；(B)于一补偿阶段时，资料驱动线输入一第三参考电压至驱动晶体管以重置第二节点，第三节点及储存电容储存驱动晶体管的第三参考电压与一临界电压的差值，驱动晶体管由开启状态转变为关闭状态；(C)于一资料写入阶段时，资料驱动线输入一资料电压至驱动晶体管，第三参考电压与资料电压的差值耦合至耦合电容的第一端；以及(D)于一发光阶段时，临界电压及有机发光二极管的一电压被耦合至第二节点。

另外，本发明提供了一种显示面板，包括：多个像素电路，是依多个的行及列而排列为一像素电路矩阵；一资料驱动器，是具有多条资料驱动线，用以连接像素电路矩阵的行的多个像素电路以提供至少一输入电压；一扫描驱动器，是具有多条与多条资料驱动线垂直相交的扫描驱动线，用以连接像素电路矩阵的列的多个像素电路以提供至少一开关电压；一电压产生器，是具有设置于多条扫描驱动线间的多条电压供应线，用以连接多个像素电路以提供至少一电压源；以及一时序控制器，是分别连接及控制资料驱动器、扫描驱动器及电压产生器。

另外，本发明提供了另一种显示面板，包括：多个像素电路，是依多个的行及列而排列为一像素电路矩阵；一资料驱动器，是具有多条资料驱动线，用以连接该像素电路矩阵的行的多个像素电路以提供至少一输入电压；一扫描驱动器，是具有多条与该多条资料驱动线垂直相交的扫描驱动线，用以连接该像素电路矩阵的列的多个像素电路以提供至少一开关电压；以及一时序控制器，是分别连接及控制该资料驱动器及该扫描驱动器，其中，每一像素电路包括：一有机发光二极管(OLED)，包含一阳极端及一阴极端，该阴极端连接一第一电压源；一驱动晶体管，用来驱动该有机发光二极管，该驱动晶体管包含一第一节点、一第二节点及一第三节点，该第一节点连接一第二电压源，该第三节点连接该阳极端；一第一晶体管，包含连接该多个资料驱动线的其中一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接该第二节点的一第三端；一第二晶体管，包含一第一端、连接一第二控制信号源的一第二端、及连接该阳极端及该第三节点的一第三端；一储存电容，包含连接一第三电压源的一第一端及连接该第二晶体管的该第一端的一第二端；一耦合电容，包含连接该第二晶体管的该第一端的一第一端及连接该第二节点的一第二端；以及一第四晶体管，包含连接该阳极端及该第三节点的一第一端、连接一第四控制信号源的一第二端、及连接一第五电压源的一第三端。

以上的概述与接下来的详细说明均为示范性质，是为了进一步说明本发明的申请专利范围。而有关本发明的其他目的与优点，将在后续说明与附图加以阐述。

附图说明

为进一步说明本发明的技术内容以下结合实施例及附图详细说明如后，其中：

图1是已知主动式矩阵有机发光二极管的P型驱动电路示意图。

图2是已知主动式矩阵有机发光二极管的N型驱动电路示意图。

图3是已知主动式矩阵有机发光二极管的N型补偿驱动电路示意图。

图4是图3的补偿驱动电路时序图。

图5是本发明一优选实施例的像素电路示意图。

图6是图5像素电路的一优选实施例时序图。

图7是图5像素电路的另一优选实施例时序图。

图8是本发明一优选实施例的显示面板示意图。

图9是图8显示面板以像素电路矩阵的3列为一显示单元的一优选实施例时序图。

图10是图8显示面板以像素电路矩阵的3列为一显示单元的另一优选实施例时序图。

图11是本发明另一优选实施例的像素电路示意图。

图12是图11像素电路的一优选实施例时序图。

图13是图11像素电路的另一优选实施例时序图。

图14是本发明再一优选实施例的像素电路示意图。

图15是图14像素电路的一优选实施例时序图。

图16是本发明另一优选实施例的显示面板示意图。

图17是图16显示面板以像素电路矩阵的1列为一显示单元的一优选实施例时序图。

图18是图16显示面板以像素电路矩阵的3列为一显示单元的一优选实施例时序图。

图19是图16显示面板以像素电路矩阵的n列为一显示单元的一优选实施例时序图。

具体实施方式

首先，请参照图5，是本发明一优选实施例的电路示意图。图5所示为一种像素电路，包括：一驱动晶体管50、一有机发光二极管51、及一电压控制单元52。有机发光二极管51包含一阳极端511及一阴极端512，其中阴极端512连接用来提供一第一电压Vss的一第一电压源VSS。驱动晶体管50优选为N型晶体管，其包含一第一节点501、一第二节点502及一第三节点503，其中，第一节点501为漏极端、第二节点502为栅极端、及第三节点503为源极端，第一节点501电性连接用来提供一第二电压Vdd的一第二电压源VDD，且第三节点503连接阳极端511。

前述电压控制单元52包含一第一晶体管57、一第二晶体管58、一储存电容56及一耦合电容55。第一晶体管57具有连接一资料驱动线Data的一第一端571、连接用来提供一第一控制信号的一第一控制信号源SN的一第二端572、及连接第二节点502的一第三端573。第二晶体管58具有一第一端581、连接用来提供一第二控制信号的一第二控制信号源SW的一第二端582、及连接阳极端511及第三节点503的一第三端583。第一及第二晶体管57及58优选为N型晶体管。储存电容56具有连接一第三电压源REF的一第一端561及连接第二晶体管58的第一端581的一第二端562。耦合电容55具有连接第二晶体管58的第一端581的一第一端551及连接第二节点502的一第二端552。据此，当像素电路于一重置阶段时，通过第一控制信号开启第一晶体管57，输入一参考电压Vref至驱动晶体管50以重置第二节点502、第三节点503及第二晶体管58的第一端581，当像素电路于一补偿阶段时，储存驱动晶体管50的一临界电压Vt至第三节点503及储存电容56，驱动晶体管50由开启状态转变为关闭状态，当像素电路于一资料写入阶段时，通过第二控制信号关闭第二晶体管58，输入一资料电压至驱动晶体管50，及耦合耦合电容55的一电压至第二晶体管58的第一端581，当像素电路于一发光阶段时，耦合临界电压Vt及有机发光二极管51的电压Voled至第二节点502，其中，前述重置阶段、补偿阶段、资料写入阶段及发光阶段依序重复进行。

请同时参照图6，是图5像素电路的一优选实施例的工作时序图。其电路操作分为重置(Reset)阶段、补偿(Comp.)阶段、资料写入(Prog.)阶段及发光(Emitting)阶段，且驱动晶体管50、第一晶体管57、第二晶体管58及有机发光二极管51的开启或关闭状态如表1所示，以及驱动晶体管50的第二节点502的电压(V_G)、有机发光二极管51的阳极端511的电压(V_S)、耦合电容55的第一端551的电压(V_N)、第二节点502与阳极端511的电压差(V_GS)及第二节点502与耦合电容55的第一端551的电压差(V_GN)如表2所示。

表1

周期	驱动晶体管	第一晶体管	第二晶体管	有机发光二极管
					重置阶段	开启	开启	开启	关闭
补偿阶段	关闭	开启	开启	关闭
					资料写入阶段	开启	开启	关闭	关闭
发光阶段	开启	关闭	开启	开启

表2

据此，于重置阶段时，驱动晶体管50、第一晶体管57、第二晶体管58为开启状态，以及有机发光二极管50为关闭状态，资料驱动线(Data)输入一参考电压Vref于第一晶体管57的第一端571，并经过第一晶体管57的第三端573使第二节点502重置成参考电压Vref，同时第二电压Vdd为一重置电压Vrst且符合Vref＞Vrst+Vt，使得第三节点503重置成为重置电压Vrst，以及耦合电容55的第一端551也因此重置而成为重置电压Vrst。

于补偿阶段时，第一晶体管57、第二晶体管58为开启状态，以及有机发光二极管50为关闭状态，第二节点502仍为参考电压Vref，同时第二电压Vdd转变为一高电位电压ELVDD，使驱动晶体管50由开启状态逐渐放电到关闭状态，使得有机发光二极管51的阳极端511放电至Vref-Vt，据以量测驱动晶体管50的临界电压Vt并进而储存至储存电容56。

如图6所示，补偿阶段之后具有一间隔时间(T_space)，其为补偿阶段与资料写入阶段间的一间隔时间，此间隔时间大于或等于0。

于资料写入阶段时，驱动晶体管50、第一晶体管57为开启状态，以及第二晶体管58、有机发光二极管50为关闭状态，资料驱动线(Data)输入一资料电压Vdata于第一晶体管57的第一端571，并经过第一晶体管57的第三端573使第二节点502为资料电压Vdata，同时第二电压Vdd为重置电压Vrst，而耦合电容55的第一端551的电压V_N经由耦合电容55耦合至：

V_N＝Vref-Vt+(Vdata-Vref)*f1

＝Vref*(1-f1)+Vdata*f1-Vt， -----(1)

而第二节点502与耦合电容55的第一端551的电压差为：

V_GN＝Vdata-(Vref(1-f1)+Vdata*f1-Vt)

＝(Vdata-Vref)*(1-f1)+Vt， -----(2)

其中f1＝Ccp/(Ccp+Cst)，Ccp为耦合电容55的电容值且Cst为储存电容56的电容值，且储存电容56同时具有前一阶段的临界电压Vt及资料电压Vdata，使得第二节点502与耦合电容55的第一端551的电压差VGN大于或等于临界电压Vt。同时有机发光二极管51不能被开启，因此也必须满足以下条件：

Vrst≤Vss+Voled(0)， -----(3)

其中Voled(0)为有机发光二极管51的开启电压。

于发光阶段时，驱动晶体管50、第二晶体管58及有机发光二极管51为开启状态，以及第一晶体管57为关闭状态，此时阳极端511及耦合电容55的第一端551均为有机发光二极管51的电压Voled，而耦合电容55耦合有机发光二极管51的电压Voled至第二节点502：

V_G＝Vdata+(Voled-(Vref*(1-f1)+Vdata*f1-Vt))

＝(Vdata-Vref)*(1-f1)+Vt+Voled， -----(4)

而第二节点502与阳极端511的电压差为：

V_GS＝(Vdata-Vref)*(1-f1)+Vt， -----(5)

因此，驱动晶体管50的输出电流I_oled可表示为：

I_oled＝Kp*(V_GS-Vt)²

＝Kp*[(Vdata-Vref)*(1-f1)]²， -----(6)

其中，Kp＝1/2(μ*COX)(W/L)，μ为驱动晶体管50的载子移动率，COX为驱动晶体管50的单位面积电容，(W/L)为驱动晶体管50的宽长比，以及从(6)式中可看出驱动晶体管50的输出电流与临界电压Vt及有机发光二极管51的电压Voled无关，不仅补偿了晶体管的临界电压、主动式矩阵有机发光二极管的电压、且同时也满足高精细度及高开口率的需求。

应注意的是，于发光阶段时，耦合电容55的第一端551与第三节点503之间会因第二晶体管58瞬间开启而存在电荷分配。于第二晶体管58开启的瞬间，耦合电容55的第一端551的电压可表示为：

V_N＝{V_{N_pro}*Cst+V_{S_pro}*Coled}/(Cst+Coled)， -----(7)

其中，Coled为有机发光二极管51的电容值，V_{N_pro}为于补偿阶段时耦合电容55的第一端551的电压(即Vref*(1-f1)+Vdata*f1-Vt)，且V_{S_pro}为于补偿阶段时第三节点503的电压(即Vref)。若有机发光二极管51的电容值Coled可忽略(即Coled远小于储存电容56的电容值Cst)，式(7)可简化为

V_N＝Vref*(1-f1)+Vdata*f1-Vt， -----(8)

可知耦合电容55的第一端551的电压维持不变，仍然储存临界电压Vt及有机发光二极管51的电压Voled。然而，若有机发光二极管51的电容值Coled不可忽略，则耦合电容55的第一端551可能会因为其与第三节点503之间的电荷分配而造成其所储存的临界电压Vt遗失。

请同时参照图5及图7，图7是图5像素电路的另一优选实施例的工作时序图。其与图6的差异在于资料写入阶段时，第二电压Vdd为高电位电压ELVDD且并未重置驱动晶体管50，其余部分均相同。图7绘示的工作时序图优选使用在有机发光二极管51的电容值Coled不可忽略的情形下(即Coled不远小于储存电容56的电容值Cst)。第三节点503于资料写入阶段被重置于Vdata-Vt。于第二晶体管58开启的瞬间，耦合电容55的第一端551的电压V_N变为：

V_N＝{[Vref*(1-f1)+Vdata*f1-Vt]*Cst+[Data-Vt]*Coled}/

(Cst+Coled)＝{[Vref*(1-f1)+Vdata*f1]*Cst+(Data*Coled)}/

(Cst+Coled)-Vt

＝Func(Vref，Vdata，Ccp，Cst，Coled)-Vt， -----(9)

其中Func(Vref，Vdata，Ccp，Cst，Coled)是有关于Vref、Vdata、Ccp、Cst及Coled的函数。由式(9)可知，于第二晶体管58开启的瞬间，耦合电容55的第一端551所储存的临界电压Vt没有遗失。于图7绘示的工作时序图下，第二节点502的电压(V_G)、有机发光二极管51的阳极端511的电压(V_S)、耦合电容55的第一端551的电压(V_N)、第二节点502与阳极端511的电压差(V_GS)及驱动电晶体50的第二节点502与耦合电容55的第一端551的电压差(V_GN)如表3所示。

表3

本发明也提供一种用来驱动一像素电路方法，一并参照图5所示的像素电路，其方法包括步骤：(A)于一重置阶段时，通过第一控制信号开启该第一晶体管57，输入一参考电压Vref至驱动晶体管50以重置第二节点502、第三节点503及第二晶体管58的第一端581；(B)于一补偿阶段时，储存驱动晶体管50的临界电压Vt至第三节点503及储存电容56，驱动晶体管50由开启状态转变为关闭状态；(C)通过第二控制信号关闭第二晶体管58，输入资料电压Vdata至驱动晶体管50，及耦合耦合电容55至耦合电容55该第一端551；以及(D)于一发光阶段时，耦合临界电压Vt及有机发光二极管51的电压Voled至第二节点502。

请参照图8，是本发明一优选实施例的使用前述像素电路的显示面板示意图。其包括：多个像素电路80、一资料驱动器81、一扫描驱动器82、一电压产生器83、以及一时序控制器84。该多个像素电路80是依多个的行及列而排列为一像素电路矩阵；该资料驱动器81是具有多条资料驱动线(Data_1，Data_2，Data_3，…)，用以连接该像素电路矩阵的行的多个像素电路80以提供至少一输入电压；该扫描驱动器82是具有多条与该多条资料驱动线垂直相交的扫描驱动线(SN_1，SW_1，SN_2，SW_2，SN_3，SW_3，…)，用以连接该像素电路矩阵的列的多个像素电路80以提供至少一开关电压；该电压产生器83是具有设置于该多条扫描驱动线间的多条电压供应线(VDD_1，VDD_2，VDD_3，…)，用以连接该多个像素电路80以提供至少一电压源；该时序控制器84是分别连接及控制该资料驱动器81、该扫描驱动器82及该电压产生器83。在一实施例中，显示面板是以像素电路矩阵的3列为一显示单元。每一显示单元的重置阶段、补偿阶段、资料写入阶段及发光阶段是依序进行，且每一显示单元是依序进行。

请同时参照图9，是图8显示面板以像素电路矩阵的3列为一显示单元的一优选实施例工作时序图。一实施例如图9所示，其与图6的差异仅在于资料写入阶段时，扫描驱动器82经由扫描驱动线(SN_1，SN_2，SN_3)依序开启显示单元的每一列多个像素电路80的第一晶体管57，同时资料驱动线Data(m)输入一资料电压组Vdata(1，2，3)，该资料电压组Vdata(1，2，3)依序输入一资料电压于每一行多个像素电路80的第一晶体管57，该资料电压组Vdata(1，2，3)对应由扫描驱动线(SN_1，SN_2，SN_3)依序开启的每一列多个像素电路80的第一晶体管57时依序输入一资料电压于每一行多个像素电路80的第一晶体管57，其余部分均相同。当此显示单元完成重置阶段、补偿阶段、资料写入阶段及发光阶段之后，下个显示单元依序进行。

请同时参照图8及图10，图10是图8显示面板以像素电路矩阵的3列为一显示单元的另一优选实施例时序图。如图10所示，其与图7的差异仅在于资料写入阶段时，扫描驱动器82经由扫描驱动线(SN_1，SN_2，SN_3)依序开启像素电路矩阵的3列的每一列多个像素电路80的第一晶体管57，同时资料驱动线Data(m)输入一资料电压组Vdata(1，2，3)，该资料电压组Vdata(1，2，3)依序输入一资料电压于每一行多个像素电路80的第一晶体管57，该资料电压组Vdata(1，2，3)对应由扫描驱动线(SN_1，SN_2，SN_3)依序开启的每一列多个像素电路80的第一晶体管57时依序输入一资料电压于每一行多个像素电路80的第一晶体管57，其余部分均相同。其与图9的差异仅在于资料写入阶段时，电压产生器83的多条电压供应线所提供的第二电压Vdd_1，2，3维持在一高电位电压ELVDD且并未重置驱动晶体管50，其余部分均相同。

请参照图11，是本发明另一优选实施例的像素电路示意图。其与图5的差异仅在于增加一第三晶体管119，其具有连接一第四电压源的一第一端1191、连接提供一第三控制信号的一第三控制信号源Rst的一第二端1192、及连接第二节点502的一第三端1193，其中第四电压源用来提供一参考电压Vref。并请同时参照图12，是图11像素电路的一优选实施例工作时序图。其目的仅降低图6的第一控制信号的开启频率，且由第三控制信号开启第三晶体管119以输入参考电压Vref，其余部分均相同。

请同时参照图11及图13，图13是图11像素电路的另一优选实施例工作时序图。如图13所示，其与图7的差异在于降低图7的第一控制信号的开启频率，且由第三控制信号开启第三晶体管119以输入参考电压Vref，其余部分均相同。其与图12的差异仅在于资料写入阶段时，电压产生器83的多条电压供应线所提供的第二电压Vdd维持在一高电位电压ELVDD且并未重置驱动晶体管50，其余部分均相同。

请参照图14，是本发明再一优选实施例的电路示意图，此一像素电路的实行可用于大尺寸面板并且可以做网状式布局(mesh routing)以及有效降低信号延迟及电压衰退(IR drop)等问题。图14所示为本实施例的像素电路的电路图，包括：一驱动晶体管60、一有机发光二极管61、及一电压控制单元62。有机发光二极管61包含一阳极端611及一阴极端612，其中阴极端612连接用来提供一第一电压Vss的一第一电压源VSS。驱动晶体管60优选为N型晶体管，其包含一第一节点601、一第二节点602及一第三节点603，其中，第一节点601为漏极端、第二节点602为栅极端、及第三节点603为源极端，第一节点601电性连接用来提供一第二电压Vdd的一第二电压源VDD，且第三节点603连接阳极端611。

前述电压控制单元62包含一第一晶体管67、一第二晶体管68、一第四晶体管69、一储存电容66及一耦合电容65。第一晶体管67具有连接一资料驱动线Data的一第一端671、连接用来提供一第一控制信号的一第一控制信号源SN的一第二端672、及连接第二节点602的一第三端673。第二晶体管68具有一第一端681、连接用来提供一第二控制信号的一第二控制信号源SW的一第二端682、及连接阳极端611及第三节点603的一第三端683。第一及第二晶体管67及68优选为N型晶体管。储存电容66具有连接一第三电压源REF的一第一端661及连接第二晶体管68的第一端681的一第二端662。耦合电容65具有连接第二晶体管68第一端681的一第一端651及连接第二节点602的一第二端652。第四晶体管69具有连接阳极端611及第三节点603的一第一端691、连接一第四控制信号源RST的一第二端692、及连接一第五电压源的一第三端693。据此，当像素电路于一重置阶段时，第一控制信号源SN提供一第一控制信号以开启第一晶体管67，第二控制信号源SW提供一第二控制信号以开启第二晶体管68，第四控制信号源RST提供一第四控制信号以开启第四晶体管69，资料驱动线Data输入一第一参考电压VR1至驱动晶体管60以重置第二节点602，第五电压源输入一第二参考电压Vref至第四晶体管69以重置第三节点603及耦合电容65的第一端651，当像素电路于一补偿阶段时，资料驱动线Data输入一第三参考电压VR2至第二节点602，第三节点603及储存电容66储存驱动晶体管60的第三参考电压VR2与一临界电压Vt的差值，驱动晶体管60由开启状态转变为关闭状态，当像素电路于一资料写入阶段时，资料驱动线Data输入一资料电压至驱动晶体管60，第三参考电压VR2与资料电压的差值耦合至耦合电容65的第一端651，当像素电路于一发光阶段时，临界电压Vt及有机发光二极管61的一电压耦合至第二节点602，其中，前述重置阶段、补偿阶段、资料写入阶段及发光阶段依序重复进行。

请同时参照图15，是图14像素电路的一优选实施例的工作时序图。其电路操作分为重置(Reset)阶段、补偿(Comp.)阶段、资料写入(Prog.)阶段及发光(Emitting)阶段，且驱动晶体管60、第一晶体管67、第二晶体管68、第四晶体管69、及有机发光二极管61的开启或关闭状态如表4所示，以及驱动晶体管60的第二节点602的电压(V_G)、有机发光二极管61的阳极端611的电压(V_S)、耦合电容65的第一端651的电压(V_N)、第二节点602与阳极端611的电压差(V_GS)及第二节点602与耦合电容65的第一端651的电压差(V_GN)如表5所示。

表4

表5

据此，于重置阶段时，第一晶体管67、第二晶体管68及第四晶体管69为开启状态，以及驱动晶体管60及有机发光二极管60为关闭状态，资料驱动线(Data)输入一第一参考电压VR1于第一晶体管67的第一端671，并经过第一晶体管67的第三端673使第二节点602重置成第一参考电压VR1，同时第五电压源输入一第二参考电压Vref(也可以是Vdata)至第三晶体管695的第三端693，并经过第三晶体管695的第一端691以重置第三节点603及耦合电容65的第一端651且符合VR1＜Vref+Vt，以便于重置阶段无任何直流电流路径产生。

于补偿阶段时，第一晶体管67、第二晶体管68为开启状态，以及驱动晶体管60、第四晶体管69及有机发光二极管61为关闭状态，资料驱动线(Data)输入一第三参考电压VR2于第一晶体管67的第一端671，并经过第一晶体管67的第三端673使第二节点602重置成第三参考电压VR2，使驱动晶体管50由开启状态逐渐放电到关闭状态，使得有机发光二极管61的阳极端611放电至VR2-Vt，据以量测驱动晶体管60的临界电压Vt并且第三节点603及储存电容66储存驱动晶体管60的第三参考电压VR2与临界电压Vt的差值。

如图15所示，补偿阶段之后具有一间隔时间(T_space)，其为补偿阶段与资料写入阶段间的一间隔时间，此间隔时间大于或等于0。

于资料写入阶段时，第一晶体管67为开启状态，以及驱动晶体管60、第二晶体管68、第四晶体管69、及有机发光二极管61为关闭状态，资料驱动线(Data)输入一资料电压Vdata于第一晶体管67的第一端671，并经过第一晶体管67的第三端673使第二节点602重置成资料电压Vdata，而耦合电容65的第一端651的电压VN经由耦合电容65耦合至：

V_N＝VR2-Vt+(Vdata-VR2)*f1

＝VR2*(1-f1)+Vdata*f1-Vt， -----(10)

而第二节点602与耦合电容65的第一端651的电压差为：

V_GN＝Vdata-(VR2(1-f1)+Vdata*f1-Vt)

＝(Vdata-VR2)*(1-f1)+Vt， -----(11)

其中f1＝Ccp/(Ccp+Cst)，Ccp为耦合电容65的电容值且Cst为储存电容66的电容值。同时有机发光二极管61不能被开启，故有机发光二极管的阳极端(V_S)需小于有机发光二极管61的开启电压Voled(0)且耦合电容的第一端(V_N)小于有机发光二极管的阳极端(V_S)，因此可推得以下条件：

Voled(0)+Vt＞Vdata＞VR2， -----(12)。

于发光阶段时，驱动晶体管60、第二晶体管68及有机发光二极管61为开启状态，以及第一晶体管67及第四晶体管69为关闭状态，此时阳极端611及耦合电容65的第一端651均为有机发光二极管61的电压Voled，而耦合电容65耦合有机发光二极管61的电压Voled至第二节点602：

V_G＝Vdata+(Voled-(VR2*(1-f1)+Vdata*f1-Vt))

＝(Vdata-VR2)*(1-f1)+Vt+Voled， -----(13)

而第二节点602与阳极端611的电压差为：

V_GS＝(Vdata-VR2)*(1-f1)+Vt， -----(14)

因此，驱动晶体管60的输出电流I_oled可表示为：

I_oled＝Kp*(VGS-Vt)²

＝Kp*[(Vdata-Vref)*(1-f1)]²， -----(15)

其中，Kp＝1/2(μ*COX)(W/L)，μ为驱动晶体管60的载子移动率，COX为驱动晶体管60的单位面积电容，(W/L)为驱动晶体管60的宽长比，以及从(15)式中可看出驱动晶体管60的输出电流与临界电压Vt及有机发光二极管61的电压Voled无关，不仅补偿了晶体管的临界电压、主动式矩阵有机发光二极管的电压、且同时也满足高精细度及高开口率的需求。

本发明也提供另一种用来驱动一像素电路方法，一并参照图14所示的像素电路，其方法包括步骤：(A)于一重置阶段时，资料驱动线Data输入一第一参考电压VR1至驱动晶体管60以重置第二节点602，第五电压源输入一第二参考电压Vref至第三晶体管69以重置第三节点603及耦合电容65的第一端651；(B)于一补偿阶段时，资料驱动线Data输入一第三参考电压VR2至驱动晶体管60以重置第二节点602，第三节点603及储存电容66储存驱动晶体管60的第三参考电压VR2与临界电压Vt的差值，驱动晶体管60由开启状态转变为关闭状态；(C)于一资料写入阶段时，资料驱动线Data输入一资料电压Vdata至驱动晶体管60，第三参考电压VR2与资料电压的差值耦合至耦合电容65的第一端651；以及(D)于一发光阶段时，临界电压Vt及有机发光二极管61的一电压被耦合至第二节点602。

请参照图16，是本发明另一优选实施例的使用图14像素电路的显示面板示意图。其包括：多个像素电路90、一资料驱动器91、一扫描驱动器92、93、以及一时序控制器84。该多个像素电路90是依多个的行及列而排列为一像素电路矩阵；该资料驱动器91是具有多条资料驱动线(Data_1，Data_2，Data_3，…)，用以连接该像素电路矩阵的行的多个像素电路90以提供至少一输入电压；该扫描驱动器92是具有多条与该多条资料驱动线垂直相交的扫描驱动线(SN_1，SW_1，SN_2，SW_2，SN_3，SW_3，…)，用以连接该像素电路矩阵的列的多个像素电路90以提供至少一开关电压；该扫描驱动器93是具有多条与该多条资料驱动线垂直相交的重置信号驱动线(RST_1，RST_2，RST_3，…)，用以连接该像素电路矩阵的列的多个像素电路90以提供至少一开关电压；该时序控制器94是分别连接及控制该资料驱动器91及该扫描驱动器92、93。在一实施例如图17所示，其为图16显示面板以像素电路矩阵的1列为一显示单元的一优选实施例时序图，其中显示面板是以像素电路矩阵的1列为一显示单元。每一显示单元的重置阶段、补偿阶段、资料写入阶段及发光阶段是依序进行，且每一显示单元是依序进行。

请同时参照图18，是图16显示面板以像素电路矩阵的3列为一显示单元的一优选实施例工作时序图。一实施例如图18所示，其与图15的差异仅在于资料写入阶段时，扫描驱动器92经由扫描驱动线(SN_1，SN_2，SN_3)依序开启显示单元的每一列多个像素电路90的第一晶体管97，同时资料驱动线Data(m)输入一资料电压组Vdata(1，2，3)，此资料电压组Vdata(1，2，3)依序输入一资料电压于每一行多个像素电路90的第一晶体管67，此资料电压组Vdata(1，2，3)对应由扫描驱动线(SN_1，SN_2，SN_3)依序开启的每一列多个像素电路90的第一晶体管67时依序输入一资料电压于每一行多个像素电路90的第一晶体管67，其余部分均相同。当此显示单元完成重置阶段、补偿阶段、资料写入阶段及发光阶段之后，下个显示单元依序进行。

请同时参照图19，是图16显示面板以像素电路矩阵的n列为一显示单元的一优选实施例工作时序图，其相似于图18的工作时序，差异仅在以像素电路矩阵的3列为一显示单元改变成以像素电路矩阵的n列为一显示单元，其余部分均相同不在赘述。

上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求范围所述为准，而非仅限于上述实施例。

Claims

1.一种显示面板，其特征在于，包括：

多个像素电路，依多个的行及列而排列为一像素电路矩阵；

一资料驱动器，具有多条资料驱动线，用以连接该像素电路矩阵的行的多个像素电路以提供至少一输入电压；

一第一扫描驱动器，具有多条与该多条资料驱动线垂直相交的扫描驱动线，用以连接该像素电路矩阵的列的多个像素电路以提供至少一开关电压；

一第二扫描驱动器，具有多条与该多条资料驱动线垂直相交的重置信号驱动线，用以连接该像素电路矩阵的列的多个像素电路以提供至少一开关电压；以及

一时序控制器，分别连接及控制该资料驱动器、该第一扫描驱动器及该第二扫描驱动器，其中，

每一像素电路包括：

一有机发光二极管，包含一阳极端及一阴极端，该阴极端连接一第一电压源；

一驱动晶体管，用来驱动该有机发光二极管，该驱动晶体管包含一第一节点、一第二节点及一第三节点，该第一节点连接一第二电压源，该第三节点连接该阳极端；

一第一晶体管，包含连接该多个资料驱动线的其中一资料驱动线的一第一端、连接一第一控制信号源的一第二端、及连接该第二节点的一第三端；

一第二晶体管，包含一第一端、连接一第二控制信号源的一第二端、及连接该阳极端及该第三节点的一第三端；

一储存电容，包含连接一第三电压源的一第一端及连接该第二晶体管的该第一端的一第二端；

一第四晶体管，包含连接该阳极端及该第三节点的一第一端、连接一第四控制信号源的一第二端、及连接一第五电压源的一第三端；以及

一耦合电容，包含连接该第二晶体管的该第一端的一第一端及连接该第二节点的一第二端；

其中，于一重置阶段时，该第一控制信号源提供一第一控制信号以开启该第一晶体管，该第二控制信号源提供一第二控制信号以开启该第二晶体管，该第四控制信号源提供一第四控制信号以开启该第四晶体管，该资料驱动线输入一第一参考电压至该驱动晶体管以重置该第二节点，该第五电压源输入一第二参考电压至该第四晶体管以重置该第三节点及该耦合电容的该第一端，于一补偿阶段时，该资料驱动线输入一第三参考电压至该第二节点，该第三节点及该储存电容储存该驱动晶体管的该第三参考电压与该驱动晶体管的临界电压的一差值，该驱动晶体管由开启状态转变为关闭状态，于一资料写入阶段时，该资料驱动线输入一资料电压至该驱动晶体管，该第三参考电压与该资料电压的差值耦合至该耦合电容的该第一端，于一发光阶段时，该临界电压及该有机发光二极管的一电压耦合至该第二节点。