[go: up one dir, main page]

CN106992210A - 用于制造横向hemt的装置和方法 - Google Patents

用于制造横向hemt的装置和方法 Download PDF

Info

Publication number
CN106992210A
CN106992210A CN201710043636.8A CN201710043636A CN106992210A CN 106992210 A CN106992210 A CN 106992210A CN 201710043636 A CN201710043636 A CN 201710043636A CN 106992210 A CN106992210 A CN 106992210A
Authority
CN
China
Prior art keywords
electrode
field plate
buffer layer
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710043636.8A
Other languages
English (en)
Other versions
CN106992210B (zh
Inventor
S·A·尧斯
S·施魏格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN106992210A publication Critical patent/CN106992210A/zh
Application granted granted Critical
Publication of CN106992210B publication Critical patent/CN106992210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出一种包括横向HEMT的装置(100、200、300、400)，其中，所述横向HEMT包括至少一个缓冲层(101、201、301、401)，在该缓冲层上布置另一半导体层(102、202、302、402)，其中，在所述另一半导体层(102、202、302、402)上布置第一电极(103、203、303、403)、栅极(104、204、304、404)和第二电极(105、205、305、405)，其特征在于，在所述缓冲层(101、201、301、401)下方布置第一场板(109、209、309、409)，其中，所述第一场板(109、209、309、409)至少部分地邻接到所述缓冲层(101、201、301、401)上。

Description

用于制造横向HEMT的装置和方法
技术领域
本发明涉及用于制造横向HEMT的一种装置和一种方法。
背景技术
HEMT(横向高电子迁移率晶体管，High-electron-mobility Transistoren)通过例如铝镓氮/氮化镓(AiGaN/GaN)或铟镓氮(InGaN)或氮化铝/氮化镓(AlN/GaN)异质结构在衬底如蓝宝石、碳化硅(SiC)或硅(Si)上的沉积而沉积。在此，GaN在Si上的沉积由于在Si与GaN之间的大的晶格不匹配而导致在生长的GaN层中高的负荷。此外，硅在对于GaN生长的典型温度的情况下、通常在1000至1200℃范围内是机械不稳定的。为了减小该负荷，为了制造这种HEMT晶体管而将具有面心立方的晶格结构的掺杂硅使用于GaN的沉积，该晶格结构具有{111}面。在此不利的是，产生高衬底泄漏电流。此外，不利的是，这种HEMT晶体管的击穿电压限制构件的热耦合，由此限制排热。为了改善晶体管排热，文献DE 10 2013 211 374A1描述了绝缘层的使用和背面金属化。但是排热还是受到绝缘层厚度的限制。
已知，通过局部去除在有源晶体管区域下方的衬底来提高击穿电压并且限制衬底泄漏电流。在此不利的是，半导体背面到例如电路板或板材上的热耦合更差，因为部分去除的衬底布置在导热的耦合体与半导体之间，由此使构件的排热更差。
发明内容
本发明的任务是，改善晶体管的击穿特性和排热。
所述装置包括横向HEMT，其中，横向HEMT包括至少一个缓冲层，在该缓冲层上布置另一半导体层。在该半导体层上布置第一电极、栅极和第二电极。根据本发明，在缓冲层下方布置第一场板，其中，第一场板至少部分直接邻接到缓冲层上。
在此有利的是，改善晶体管的截止特性和导通特性，由此提高所述晶体管的击穿电压。
在扩展方案中，第一场板具有至少一个台阶，其中，所述台阶基本上垂直于缓冲层布置。
在此有利的是，第一场板与第二电极、所谓的漏极绝缘，使得可以实现高的截止电压。
在另一构型中，所述台阶布置在栅极下方。
在扩展方案中，所述台阶布置在栅极的底点下方，其中，所述底点布置在栅极的一侧上，该侧面向第二电极。
在此优点是，在第一场板与缓冲层的接触长度与绝缘部的长度之间的比例可以调整，使得实现在高排热与高截止能力之间的优化。
在扩展方案中，第一电极代表源极，并且第二电极代表漏极。
在另一构型中，第一绝缘层在缓冲层下方布置，其中，第一绝缘层至少部分直接邻接到缓冲层上。
在此有利的是，改善HEMT的排热。
在扩展方案中，第一绝缘层具有横向长度，该横向长度至少从栅极、尤其从栅极底点一直延伸至第二电极。
在此优点是，动态的导通电阻(On-Widerstand)小，因为第一场板在空间上位于第二电极附近，这影响其间的电场。术语导通电阻在此理解为源极与漏极之间的电阻，它在HETM动态接通和断开的情况下产生。
在另一构型中，第一绝缘层设计成用于使第一场板结构化。在此第一场板部分地布置在第一绝缘层下方并且部分地直接邻接到第一绝缘层上。
在此优点是，在构件内部形成的场峰值转移到绝缘层中，使得可以降低在绝缘层内部的场峰值并且由此不会使构件的有效功率或可靠性变差。由此防止在极限情况下损坏构件。
在另一构型中，结构化的、掺杂的半导体衬底至少部分地布置在缓冲层下方。在此，结构化的、掺杂的半导体衬底直接邻接到缓冲层上。
在此有利的是，减小在HEMT内部的泄漏流。
在扩展方案中，第一过孔布置在第一电极与第一场板之间。术语过孔理解为垂直的电连接。在此第一过孔将第一电极与第一场板电连接。
在此优点是，第一电极和第一场板具有相同的电位。由此可以在开关过程中使由于在高截止电压情况下的电负载而产生的、充电的空穴更快速地放电。因此能够有效率地导通HEMT，因为开关过程快速地进行。此外，有针对性地改变尤其在场板上的电场分布，使得改善构件的动态有效功率。
在另一构型中，栅极包括第二场板，其中，第二场板直接布置在栅极上并且横向地至少向着第一电极的方向延伸。
在此有利的是，可以在有源的晶体管区域中调节场分布。通过第一绝缘层的结构化可以变化地调节场板与漏极侧的距离和与缓冲层的距离，使得有针对性地控制在构件中的电场分布。在此最大电场强度移动到绝缘层内部的场板棱边上。
在扩展方案中，背面电极在缓冲层下方与缓冲层隔开一垂直距离地布置在第一绝缘层内部。在此第二过孔将背面电极与第二场板电连接，使得形成背面空穴。
在此优点是，可以调整栅极电压或者说栅极-源极电压(在该电压的情况下，晶体管从截止状态变换到导通状态或者反之)、即所谓的使用电压。由此例如不仅能够运行自导通的、所谓的常通构件，而且能够运行自截止的、所谓的常断构件。
根据本发明的方法用于制造横向HEMT，该横向HEMT具有至少一个缓冲层，在该缓冲层上布置另一半导体层，其中，在另一半导体层上布置第一电极、栅极和第二电极，并且缓冲层布置在掺杂的半导体衬底的正面上，其中，掺杂的半导体衬底具有背面，该背面与正面对置，所述方法包括通过处理或者蚀刻掺杂的半导体衬底的背面来至少部分去除掺杂的半导体衬底。此外，所述方法包括在缓冲层下方结构化地施加第一绝缘层，使得第一绝缘层具有横向长度，该横向长度至少在栅极的底点与第二电极之间延伸。所述方法还包括在缓冲层和第一绝缘层下方产生第一金属层，使得形成第一场板。
在此优点是，晶体管具有高击穿电压。
其它优点由下面的实施例描述以及由从属权利要求中给出。
附图说明
下面参照优选的实施方式和附图阐述本发明。附图示出：
图1根据本发明的第一装置，
图2根据本发明的第二装置，
图3根据本发明的第三装置，
图4根据本发明的第四装置，和
图5用于制造根据本发明的装置的方法。
具体实施方式
图1示出根据本发明的具有横向HEMT的装置100。在此横向HEMT具有缓冲层101，该缓冲层具有第一半导体材料。在缓冲层101上布置另一半导体层102，该半导体层具有第二半导体材料，其中，第二半导体材料具有不同于第一半导体材料的电极运动性。换言之，形成了异质结构，因为第一半导体材料和第二半导体材料是不同的。在该另一半导体层102上布置第一电极103、栅极104和第二电极105。可选择地，在另一半导体层102上布置栅极介电层107。在第一电极103、栅极104和第二电极105上布置绝缘的保护层，该保护层保护电极103、104和105免受机械影响。在缓冲层101下方布置第一场板109。该场板通过第一绝缘层108成形。
图2示出根据本发明的具有横向HEMT的第二装置200。在此与图1的附图标记的后面位置一致的附图标记的后面位置表示相同的特征。在缓冲层201下方布置场板209、掺杂的硅衬底210的结构化区域和第一绝缘层208。在此第一场板209的形状通过结构化的硅衬底210和第一绝缘层208成形。
图3示出根据本发明的具有横向HEMT的第三装置300。在此与图1和图2的附图标记的后面位置一致的附图标记的后面位置表示相同的特征。在缓冲层301下方布置第一场板309。过孔311将第一电极303与第一场板309连接起来。
在实施例中，横向HEMT的第一场板109、209和309具有台阶，该台阶垂直于缓冲层101、201和301布置。该台阶118、218和318是基本垂直的，这意味着考虑制造误差。
可选择地，在栅极104、204和304下方布置台阶118、218和318。在此栅极104、204和304的底点116、216和316布置在栅极104、204和304一侧上，该侧面向第二电极105、205和305。在另一可选择的实施例中，台阶118、218和318布置在栅极104、204和304的底点上，该底点面向第一电极103、203和303。
在实施例中，第一电极103、203和303是源极，第二电极105、205和305是漏极。
在另一实施例中，第一绝缘层具有横向长度，该长度至少从栅极104、204和304的底点116、216和316一直延伸至第二电极105、205和305。这意味着，第一绝缘层108、208和308也可以覆盖第二电极105、205和305。
因为掺杂的半导体衬底210至少部分地布置在缓冲层101、201和301下方，掺杂的半导体衬底210首先形成第一绝缘层108、208和308，其中，第一场板109、209和309一方面由结构化的、掺杂的半导体衬底210成形，另一方面由第一绝缘层108、208和308成形。
图4示出根据本发明的具有横向HEMT的第四装置400。横向HEMT具有缓冲层410，在该缓冲层上布置另一半导体层402。在另一半导体层402上布置第一电极403、栅极404和漏极405。可选择地，在第二层402上布置栅极介电层407。栅极404具有第二场板412，该第二场板从栅极404横向向着源极403的方向延伸。在此横向HEMT 400具有分体的源极场板，该源极场板通过过孔420与源极403连接。分体的源极场板包括区域421和422。此外，横向HEMT400具有背面电极423，该背面电极借助于第二过孔424与第二场板412电连接。分体的源极场板和背面电极423都通过第一绝缘层408成形。
在实施例中，缓冲层101、201、301和401包括GaN。另一半导体层102、202、302和402包括AlGaN或InGaN或AlN。
第一绝缘层108、208、308和408包括例如氧化硅或者SiN。
第一场板109、209和309是金属的，其中，该金属具有高导热能力，该导热能力能够可选择地使第一场板作为附加电极使用。金属例如是铜、铝、钛、镍、银或金。第一场板109、209和309也可以由多层金属堆叠构造。半导体衬底210例如是掺杂的Si或SiC。
图5示出用于制造具有横向HEMT的装置的方法。在此所述方法在HEMT的背面、即在背离电极的一侧上实施。因此涉及到背面处理。所述方法通过步骤1030启动，在该步骤中通过对掺杂的半导体衬底背面进行处理或蚀刻至少部分地去除横向HEMT的掺杂的半导体衬底。在下面的步骤1060中，将第一绝缘层施加到掺杂的半导体衬底的背面上并且进行结构化，使得第一绝缘层具有横向长度，该长横向度至少在栅极的底点与第二电极之间延伸。
在另一实施例中绝缘层没有完全达到栅极。
在下面的步骤1070中，将第一金属层施加到缓冲层和第一绝缘层上并且进行结构化，使得形成第一场板。
在另一实施例中，将横向HEMT在可选择的步骤1020中施加到异质衬底、例如玻璃上。该步骤在步骤1030之前进行。在此通过保护层保护的HEMT正面、即具有电极的一侧被施加到异质衬底上。这使得横向HEMT的处理变简单。可选择地，在结束制造方法时在步骤1150中去除异质衬底。
在另一实施例中，在步骤1030与1060之间实施另一步骤。在此步骤1040直接衔接到步骤1030上，其中，在步骤1040中借助于干蚀刻去除在第一电极区域中由缓冲层和另一半导体层组成的异质结构。由此通过在步骤1070中施加第二金属层也实现敷镀通孔。
在另一实施例中，在可选择的步骤1040之后进行另一步骤1050，在该步骤中去除第一电极的区域直到正面的保护层。在实施步骤1060和1070之后进行另一步骤1080，在该步骤中第一金属层进行结构化，由此露出在栅极与漏极之间的部段下方的区域。在下面的步骤1090中，去除在第一电极下方的区域中的第一金属层，使得产生用于第二过孔的区域。在下面的步骤1100中，将第二绝缘层施加在栅极与漏极之间的部段下方的区域中。在下面的步骤1110中，去除在源极触点下方的区域中的第二绝缘层。在下面的步骤1120中，施加第二金属层，并且在下面的步骤1130中，施加第三绝缘层。在下面的步骤1140中，施加第三金属层。通过构造分体的源极场板(该源极场板由第一、第二和第三金属层组成)，可以有针对性地控制在构件中的电场分布。最大场强可以以这种方式移动到场板棱边上并由此移动到第一绝缘层内部。这降低了在GaN缓冲层中直到上侧保护层的峰值场强。由此提高晶体管的击穿电压并减少空穴转移或者说空穴产生。因此提高动态性能。同时提高构件的可靠性。以这种方式制造的晶体管可以在许多功率电子变换器中使用，例如在汽车领域中的混合动力车或者电动车，以及在光伏领域中用于实现例如逆变系统。

Claims (13)

1.包括横向HEMT的装置(100、200、300、400)，其中，所述横向HEMT包括至少一个缓冲层(101、201、301、401)，在该缓冲层上布置另一半导体层(102、202、302、402)，其中，在所述另一半导体层(102、202、302、402)上布置第一电极(103、203、303、403)、栅极(104、204、304、404)和第二电极(105、205、305、405)，其特征在于，在所述缓冲层(101、201、301、401)下方布置第一场板(109、209、309、409)，其中，所述第一场板(109、209、309、409)至少部分地邻接到所述缓冲层(101、201、301、401)上。
2.根据权利要求1所述的装置(100、200、300、400)，其特征在于，所述第一场板(109、209、309、409)具有至少一个台阶(118、218、318、418)，其中，所述台阶(118、218、318、418)尤其基本上垂直于所述缓冲层(101、201、301、401)布置。
3.根据权利要求2所述的装置(100、200、300、400)，其特征在于，所述台阶(118、218、318、418)布置在所述栅极(104、204、304、404)下方。
4.根据权利要求2或3所述的装置(100、200、300、400)，其特征在于，所述台阶(118、218、318、418)布置在所述栅极(104、204、304、404)的底点(116、216、316、416)下方，其中，所述底点(116、216、316、416)布置在所述栅极(104、204、304、404)的一侧上，该侧面向所述第二电极(105、205、305、405)。
5.根据上述权利要求中任一项所述的装置(100、200、300、400)，其特征在于，所述第一电极(103、203、303、403)是源极，并且所述第二电极(105、205、305、405)是漏极。
6.根据上述权利要求中任一项所述的装置(100、200、300、400)，其特征在于，所述第一绝缘层(108、208、308、408)布置在所述缓冲层(101、201、301、401)下方，并且至少部分地直接邻接到所述缓冲层(101、201、301、401)上。
7.根据权利要求6所述的装置(100、200、300、400)，其特征在于，所述第一绝缘层(108、208、308、408)具有横向长度，该横向长度至少从所述栅极(104、204、304、404)、尤其是所述底点(116、216、316、416)一直延伸到所述第二电极(105、205、305、405)。
8.根据权利要求6或7所述的装置(100、200、300、400)，其特征在于，所述第一绝缘层(108、208、308、408)设计成使所述第一场板(109、209、309)结构化，其中，所述第一场板(109、209、309)部分地布置在所述第一绝缘层(108、208、308、408)下方并且部分地直接邻接到所述第一绝缘层(108、208、308、408)上。
9.根据上述权利要求中任一项所述的装置(100、200、300、400)，其特征在于，结构化的、掺杂的半导体衬底(210)至少部分地布置在所述缓冲层(101、201、301、401)下方，其中，所述半导体衬底(210)直接邻接到所述缓冲层(101、201、301、401)上。
10.根据上述权利要求中任一项所述的装置(100、200、300、400)，其特征在于，第一过孔(311)布置在所述第一电极(103、203、303、403)与所述第一场板(109、209、309)之间，其中，所述第一过孔(311)将所述第一电极(103、203、303、403)与所述第一场板(109、209、309)电连接。
11.根据上述权利要求中任一项所述的装置(100、200、300、400)，其特征在于，所述栅极(104、204、304、404)包括第二场板(412)，其中，所述第二场板(412)直接布置在所述栅极(104、204、304、404)上并且横向至少向着所述第一电极(103、203、303、403)的方向延伸。
12.根据权利要求11所述的装置(100、200、300、400)，其特征在于，背面电极(415)在所述缓冲层(101、201、301、401)下方与所述缓冲层(101、201、301、401)隔开一垂直距离地布置在所述第一绝缘层(108、208、308、408)内部，其中，第二过孔(413)将所述背面电极(415)与所述第二场板(412)电连接，使得形成背面空穴。
13.用于制造横向HEMT(100、200、300、400)的方法，其中，所述横向HEMT包括至少一个缓冲层(101、201、301、401)，在该缓冲层上布置另一半导体层(102、202、302、402)，其中，在所述另一半导体层(102、202、302、402)上布置第一电极(103、203、303、403)、栅极(104、204、304、404)和第二电极(105、205、305、405)，并且所述缓冲层(101、201、301、401)布置在掺杂的半导体衬底(210)的正面上，并且所述掺杂的半导体衬底(210)具有背面，该背面通过以下步骤与正面对置：
·通过蚀刻所述掺杂的半导体衬底(210)的背面，至少部分地去除(1030)所述掺杂的半导体衬底(210)，
·将所述第一绝缘层(108、208、308、408)结构化地施加(1060)在所述缓冲层(101、201、301、401)下方，使得所述第一绝缘层(108、208、308、408)从所述栅极(104、204、304、404)的底点(116、216、316、416)横向向着所述第二电极(105、205、305、405)的方向延伸，其中，所述第一绝缘层尤其至少从所述栅极的底点一直延伸到所述第二电极，和
·将第一金属层施加(1070)并结构化到所述缓冲层(101、201、301、401)和所述第一绝缘层(108、208、308、408)上，使得形成第一场板(109、209、309)。
CN201710043636.8A 2016-01-21 2017-01-19 用于制造横向hemt的装置和方法 Active CN106992210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016200825.0 2016-01-21
DE102016200825.0A DE102016200825A1 (de) 2016-01-21 2016-01-21 Vorrichtung und Verfahren zur Herstellung eines lateralen HEMTs

Publications (2)

Publication Number Publication Date
CN106992210A true CN106992210A (zh) 2017-07-28
CN106992210B CN106992210B (zh) 2022-08-16

Family

ID=59295682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710043636.8A Active CN106992210B (zh) 2016-01-21 2017-01-19 用于制造横向hemt的装置和方法

Country Status (3)

Country Link
CN (1) CN106992210B (zh)
DE (1) DE102016200825A1 (zh)
TW (1) TWI718233B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
CN102623493A (zh) * 2011-01-26 2012-08-01 株式会社东芝 半导体元件
CN103053015A (zh) * 2010-08-06 2013-04-17 松下电器产业株式会社 半导体装置及其制造方法
CN103178108A (zh) * 2011-12-20 2013-06-26 英飞凌科技奥地利有限公司 具有掩埋式场板的化合物半导体器件
CN103329256A (zh) * 2010-12-15 2013-09-25 宜普电源转换公司 具有后表面隔离的半导体装置
CN103582951A (zh) * 2011-05-17 2014-02-12 Hrl实验室有限责任公司 具有连接至源极的背栅的GaN HEMT
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
WO2014202409A1 (de) * 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors
US20150084103A1 (en) * 2013-09-24 2015-03-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US20150357422A1 (en) * 2014-06-06 2015-12-10 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
CN103053015A (zh) * 2010-08-06 2013-04-17 松下电器产业株式会社 半导体装置及其制造方法
CN103329256A (zh) * 2010-12-15 2013-09-25 宜普电源转换公司 具有后表面隔离的半导体装置
CN102623493A (zh) * 2011-01-26 2012-08-01 株式会社东芝 半导体元件
CN103582951A (zh) * 2011-05-17 2014-02-12 Hrl实验室有限责任公司 具有连接至源极的背栅的GaN HEMT
CN103178108A (zh) * 2011-12-20 2013-06-26 英飞凌科技奥地利有限公司 具有掩埋式场板的化合物半导体器件
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
WO2014202409A1 (de) * 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors
US20150084103A1 (en) * 2013-09-24 2015-03-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US20150357422A1 (en) * 2014-06-06 2015-12-10 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI718233B (zh) 2021-02-11
DE102016200825A1 (de) 2017-07-27
CN106992210B (zh) 2022-08-16
TW201737352A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
CN103582951B (zh) 具有连接至源极的背栅的GaN HEMT
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
US10381473B2 (en) High-electron-mobility transistor with buried interconnect
JP5888027B2 (ja) 半導体装置の製造方法
CN107424962A (zh) 用于hfet器件的保护绝缘体
KR102193086B1 (ko) 감소된 출력 커패시턴스를 갖는 GaN 장치 및 그 제조 공정
JP2010522993A (ja) ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス
CN108565283A (zh) GaN基T型栅高频器件及其制备方法和应用
CN103579329A (zh) 高电子迁移率晶体管及其制造方法
TWI434354B (zh) 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障
CN204946885U (zh) 一种GaN基倒装HEMT器件结构
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN105070701B (zh) 一种GaN基倒装HEMT器件结构及其制备方法
CN108807524A (zh) 半导体器件及其制造方法
KR20220138756A (ko) 파워 소자 및 그 제조방법
CN108155234B (zh) 半导体器件和用于制造半导体器件的方法
CN108346695A (zh) 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN106158949A (zh) Ⅲ族氮化物增强型hemt器件
CN106992210A (zh) 用于制造横向hemt的装置和方法
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
JP2012028637A (ja) 半導体装置の製造方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
US11728419B2 (en) High electron mobility transistor
CN112490278B (zh) 具有减少的缺陷的半导体外延结构
CN115440591A (zh) Iii族氮化物半导体元件的欧姆接触的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant