[go: up one dir, main page]

CN106816468B - 具有resurf结构的横向扩散金属氧化物半导体场效应管 - Google Patents

具有resurf结构的横向扩散金属氧化物半导体场效应管 Download PDF

Info

Publication number
CN106816468B
CN106816468B CN201510864548.5A CN201510864548A CN106816468B CN 106816468 B CN106816468 B CN 106816468B CN 201510864548 A CN201510864548 A CN 201510864548A CN 106816468 B CN106816468 B CN 106816468B
Authority
CN
China
Prior art keywords
gate
region
effect transistor
oxide semiconductor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510864548.5A
Other languages
English (en)
Other versions
CN106816468A (zh
Inventor
祁树坤
孙贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201510864548.5A priority Critical patent/CN106816468B/zh
Priority to EP16869730.8A priority patent/EP3385993B1/en
Priority to JP2018527941A priority patent/JP6615348B2/ja
Priority to US15/779,666 priority patent/US10505036B2/en
Priority to KR1020187017322A priority patent/KR102144625B1/ko
Priority to PCT/CN2016/096730 priority patent/WO2017092419A1/zh
Publication of CN106816468A publication Critical patent/CN106816468A/zh
Application granted granted Critical
Publication of CN106816468B publication Critical patent/CN106816468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种具有RESURF结构的横向扩散金属氧化物半导体场效应管，包括衬底，栅极，源极，漏极，体区，源极和漏极之间的场氧区，以及衬底上的第一、第二阱区，所述栅极下方的第二阱区内设有多个栅极掺杂区，所述栅极的多晶硅栅为多段式结构，各段之间相互分离，各个所述栅极掺杂区设于各段多晶硅栅之间的空隙下方，每个所述栅极掺杂区均与其两侧的两段多晶硅栅中靠源极方向的一段电性连接。本发明沟道电子的数量得到了增加，且电子在从源极流向漏极的过程中被多次加速，相当于提高了沟道电场和沟道电流，因此沟道电阻得到降低，从而降低了导通电阻。

Description

具有RESURF结构的横向扩散金属氧化物半导体场效应管
技术领域
本发明涉及半导体工艺，特别是涉及一种具有RESURF结构的横向扩散金属氧化物半导体场效应管。
背景技术
采用RESURF(降低表面电场)原理的基本结构由低掺杂的P型衬底和低掺杂的N型外延层组成。在外延层上形成P阱并注入N+、P+，形成一个横向的P-well/N-epi结和一个纵向的P-sub/N-epi结。由于横向结两端有着更高的掺杂浓度，因此击穿电压比纵向结更低。RESURF的基本原理是利用横向结和纵向结的相互作用，使外延层在横向结达到临界雪崩击穿电场前完全耗尽，通过合理优化器件参数使得器件的击穿发生在纵向结，从而起到降低表面电场的作用。
传统RESURF结构的横向扩散金属氧化物半导体场效应管(LDMOSFET)要改善导通电阻Rsp，主要通过调整漂移区的杂质浓度，同时满足RESURF要求。但由于掺杂浓度与关态击穿是呈现反比关系，仅通过改善漂移区电阻Rdr来改善导通电阻有其局限性。
发明内容
基于此，有必要提供一种导通电阻较低的具有RESURF结构的横向扩散金属氧化物半导体场效应管。
一种具有RESURF结构的横向扩散金属氧化物半导体场效应管，包括衬底，栅极，源极，漏极，体区，源极和漏极之间的场氧区，以及衬底上的第一、第二阱区，其中第一阱区为第一导电类型，第二阱区为第二导电类型，第一导电类型和第二导电类型为相反的导电类型，所述源极和体区设于所述第二阱区内，所述漏极设于所述第一阱区内；所述栅极下方的第二阱区内设有多个第一导电类型的栅极掺杂区，所述栅极的多晶硅栅为多段式结构，各段之间相互分离，各个所述栅极掺杂区设于各段多晶硅栅之间的空隙下方，每个所述栅极掺杂区均与其两侧的两段多晶硅栅中靠源极方向的一段多晶硅栅电性连接。
在其中一个实施例中，所述栅极中的一段多晶硅栅延伸至所述场氧区上。
在其中一个实施例中，还包括金属连线层，每个所述栅极掺杂区是通过所述金属连线层与多晶硅栅电性连接。
在其中一个实施例中，各相邻的两段多晶硅栅在垂直于源极和漏极之间的沟道电流的方向上也设置有多个栅极掺杂区。
在其中一个实施例中，源极和漏极之间的沟道电流的方向上相邻的栅极掺杂区的间距不大于0.8微米。
在其中一个实施例中，在源极和漏极之间的沟道电流的方向上设置有3～5组所述栅极掺杂区，每组包括至少一个栅极掺杂区。
在其中一个实施例中，每组栅极掺杂区包括多个，每组中的各栅极掺杂区的排列方向为垂直于源极和漏极之间的沟道电流的方向。
在其中一个实施例中，每个栅极掺杂区的宽度为1～2.5微米。
在其中一个实施例中，各栅极掺杂区峰值浓度为1.0～2.0E17/cm3。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
上述具有RESURF结构的横向扩散金属氧化物半导体场效应管，沟道电子的数量增加，且电子在从源极流向漏极的过程中被多次加速，相当于提高了沟道电场和沟道电流，因此沟道电阻得到降低，从而降低了导通电阻。同时，由于沟道电阻的降低有助于提高漂移区的优化空间，漂移区的浓度可以进一步降低，从而改善了器件的耐压(击穿电压)，或者可以在保持耐压不变的前提下进一步缩短漂移区长度，从而降低成本。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是一实施例中具有RESURF结构的横向扩散金属氧化物半导体场效应管的结构示意图；
图2是一实施例中器件的俯视角度局部示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
本发明提供一种具有RESURF结构的横向扩散金属氧化物半导体场效应管，该LDMOSFET的新结构能够使得其具有较低的导通电阻。该LDMOSFET包括衬底，栅极，源极，漏极，体区，源极和漏极之间的场氧区，以及衬底上的第一、第二阱区。其中第一阱区为第一导电类型，第二阱区为第二导电类型，在本实施例中第一导电类型为N型，第二导电类型为P型；在其他实施例中也可以是第一导电类型为P型，第二导电类型为N型。源极和体区设于第二阱区内，漏极设于第一阱区内。栅极下方的第二阱区内设有多个第一导电类型的栅极掺杂区，本发明中栅极的多晶硅栅为多段式结构，各段之间相互分离，各个栅极掺杂区设于各段多晶硅栅之间的空隙下方，每个栅极掺杂区均与其两侧的两段多晶硅栅中靠源极方向的一段电性连接(可以是直接接触，也可以通过金属连线层连接)，使得各栅极掺杂区的电位均与栅极相等。
图1是一实施例中具有RESURF结构的横向扩散金属氧化物半导体场效应管的结构示意图，包括P型的衬底110，N阱122，P阱124，P阱124内的N+源极150和P+体区160，N阱122内的N+漏极140，P阱124内的栅极掺杂区184，源极150和漏极140之间的场氧区170。多晶硅栅182为多段式结构，最靠近漏极140的一段多晶硅栅182延伸至场氧区170上，作为多晶场板；最靠近源极150的一段多晶硅栅182一端延伸至源极150上。
上述具有RESURF结构的横向扩散金属氧化物半导体场效应管，在开态时，电子由源极150注入进栅极下方的沟道中(图1中最左边的一段多晶硅栅182下方的子沟道)，由于栅极和源极150之间的电位差，形成高电场加速沟道电子，使之进入图1中最左边的一个栅极掺杂区184。之后电子继续向漏极140运动，进入第二个子沟道(图1中左起第二段多晶硅栅182下方的沟道)，同样被该沟道右侧的栅极掺杂区184加速。以此类推，电子在从源极150向漏极130运动的过程中，在相邻的两个栅极掺杂区184间被连续加速。
相比于传统结构，上述LDMOSFET沟道电子的数量增加，且电子在从源极流向漏极的过程中被多次加速，相当于提高了沟道电场和沟道电流，因此沟道电阻得到降低，从而降低了导通电阻。同时，沟道电阻的降低有助于提高漂移区的优化空间，漂移区的浓度可以进一步降低，从而改善了器件的耐压(击穿电压)，或者可以在保持耐压不变的前提下进一步缩短漂移区长度，从而降低器件成本。
本发明的LDMOSFET还包括金属连线层。在图1所示实施例中，各个栅极掺杂区184上方、各段多晶硅栅182之间的空隙中设有金属电极以形成金属连线层，每个栅极掺杂区184是通过金属连线层(图1中未示)连接其左边的一段多晶硅栅182，确保每段多晶硅栅182形成的子沟道均工作在饱和区，以提供高电场下的高载流子迁移率。
设置较多数量的栅极掺杂区184有助于进一步降低导通电阻。但可以理解的，在器件宽度一定的条件下，在宽度方向上设置越多的栅极掺杂区184，意味着各栅极掺杂区184的宽度和间距就越小，那么在制造精度不够高的情况下，就可能导致在设计上相互分离的掺杂区184在制造时成片地连通在一起，这样会失去RESURF的作用，对器件的击穿电压BV有不利影响。因此，在其中一个实施例中，LDMOSFET在源极和漏极连线方向上设置有3～5组栅极掺杂区184。在图1所示实施例中，设置有4组栅极掺杂区184。
在其中一个实施例中，每组栅极掺杂区184包括多个，每组中各栅极掺杂区184的排列方向为垂直于源极150和漏极140之间的沟道电流方向，参见图2。图2为俯视图，以源极150和漏极140之间的沟道电流方向(即源极150和漏极140的连线方向)为X轴，器件的高度方向Z轴建立空间直角坐标系，则栅极掺杂区184不仅在X轴上设置多个，在Y轴方向上(或者XY平面上与Y轴呈一定角度的方向上)也设置多个。这种设计较成片的(即单个)栅极掺杂区结构，更有助于实现P阱124和栅极掺杂区184的电荷平衡，同时可以提高注入工艺的冗余，使得小范围的注入剂量偏差不会引起较大的耐压波动。该结构还可以保证最大限度的电流路径，降低P阱124的导通电阻，同时这些栅极掺杂区184可以辅助耗尽P阱124，提高器件耐压。
在其中一个实施例中，在源极150和漏极140连线方向上相邻的栅极掺杂区184的间距不大于0.8微米。这样既使得栅极掺杂区184在制造时不会连通在一起，也能获得较好的降低导通电阻效果。相应地，每个栅极掺杂区184的宽度(即源极150和漏极140的连线方向上尺寸)为1～2.5微米。
在其中一个实施例中，栅极掺杂区184的注入剂量为0.8～1.5E13/cm2，结深为0.8微米左右，峰值浓度为1.0～2.0E17/cm3。在上述条件下，器件能达到的最小击穿电压大约为600V。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种具有RESURF结构的横向扩散金属氧化物半导体场效应管，包括衬底，栅极，源极，漏极，体区，源极和漏极之间的场氧区，以及衬底上的第一、第二阱区，其中第一阱区为第一导电类型，第二阱区为第二导电类型，第一导电类型和第二导电类型为相反的导电类型，所述源极和体区设于所述第二阱区内，所述漏极设于所述第一阱区内；其特征在于，所述栅极下方的第二阱区内设有多个第一导电类型的栅极掺杂区，所述栅极的多晶硅栅为多段式结构，各段之间相互分离，各个所述栅极掺杂区设于各段多晶硅栅之间的空隙下方，每个所述栅极掺杂区均与其两侧的两段多晶硅栅中靠源极方向的一段多晶硅栅电性连接；在源极和漏极之间的沟道电流的方向上相邻的栅极掺杂区的间距不大于0.8微米；在源极和漏极之间的沟道电流的方向上设置有3～5组所述栅极掺杂区，每组包括至少一个栅极掺杂区；每个栅极掺杂区的宽度为1～2.5微米；其中，各段多晶硅栅沿源极和漏极之间的沟道电流的方向排列。
2.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，所述栅极中的一段多晶硅栅延伸至所述场氧区上。
3.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，还包括金属连线层，每个所述栅极掺杂区是通过所述金属连线层与多晶硅栅电性连接。
4.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，各相邻的两段多晶硅栅在垂直于源极和漏极之间的沟道电流的方向上也设置有多个栅极掺杂区。
5.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，每组栅极掺杂区包括多个，每组中的各栅极掺杂区的排列方向为垂直于源极和漏极之间的沟道电流的方向。
6.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，各栅极掺杂区峰值浓度为1.0～2.0E17/cm3。
7.根据权利要求1所述的具有RESURF结构的横向扩散金属氧化物半导体场效应管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
CN201510864548.5A 2015-11-30 2015-11-30 具有resurf结构的横向扩散金属氧化物半导体场效应管 Active CN106816468B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201510864548.5A CN106816468B (zh) 2015-11-30 2015-11-30 具有resurf结构的横向扩散金属氧化物半导体场效应管
EP16869730.8A EP3385993B1 (en) 2015-11-30 2016-08-25 Lateral diffused metal oxide semiconductor field effect transistor
JP2018527941A JP6615348B2 (ja) 2015-11-30 2016-08-25 横方向拡散金属酸化物半導体電界効果トランジスタ
US15/779,666 US10505036B2 (en) 2015-11-30 2016-08-25 Lateral diffused metal oxide semiconductor field effect transistor
KR1020187017322A KR102144625B1 (ko) 2015-11-30 2016-08-25 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
PCT/CN2016/096730 WO2017092419A1 (zh) 2015-11-30 2016-08-25 横向扩散金属氧化物半导体场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510864548.5A CN106816468B (zh) 2015-11-30 2015-11-30 具有resurf结构的横向扩散金属氧化物半导体场效应管

Publications (2)

Publication Number Publication Date
CN106816468A CN106816468A (zh) 2017-06-09
CN106816468B true CN106816468B (zh) 2020-07-10

Family

ID=58796181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510864548.5A Active CN106816468B (zh) 2015-11-30 2015-11-30 具有resurf结构的横向扩散金属氧化物半导体场效应管

Country Status (6)

Country Link
US (1) US10505036B2 (zh)
EP (1) EP3385993B1 (zh)
JP (1) JP6615348B2 (zh)
KR (1) KR102144625B1 (zh)
CN (1) CN106816468B (zh)
WO (1) WO2017092419A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158956B (zh) * 2015-04-08 2020-02-11 无锡华润上华科技有限公司 具有resurf结构的ldmosfet及其制造方法
CN106483758B (zh) 2015-09-02 2019-08-20 无锡华润上华科技有限公司 光学邻近效应修正方法和系统
CN106653842B (zh) 2015-10-28 2019-05-17 无锡华润上华科技有限公司 一种具有静电释放保护结构的半导体器件
CN107465983B (zh) 2016-06-03 2021-06-04 无锡华润上华科技有限公司 Mems麦克风及其制备方法
CN110518056B (zh) * 2019-08-02 2021-06-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110534514B (zh) * 2019-09-05 2022-01-25 电子科技大学 一种横向高压功率半导体器件的槽型终端结构
CN113130647B (zh) * 2019-12-30 2023-01-13 比亚迪半导体股份有限公司 碳化硅器件及其制备方法和半导体器件
CN114784106A (zh) * 2022-03-31 2022-07-22 西安电子科技大学 一种具有额外电极的折叠硅ldmos及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117807A (zh) * 2010-01-05 2011-07-06 台湾积体电路制造股份有限公司 高压装置及形成此高压装置的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873011B1 (en) 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
US20100003271A1 (en) * 2006-12-15 2010-01-07 Board Of Regents Of The University Of Texas System Nitric oxide increases switching of t cells into t regulatory cells
US8174069B2 (en) * 2008-08-05 2012-05-08 Cambridge Semiconductor Limited Power semiconductor device and a method of forming a power semiconductor device
KR101049876B1 (ko) 2008-11-19 2011-07-19 주식회사 동부하이텍 횡형 디모스 소자 및 그의 제조 방법
US8319283B2 (en) * 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US20150061008A1 (en) * 2009-11-13 2015-03-05 Maxim Integrated Products, Inc. Ldmosfet having a bridge region formed between two gate electrodes
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
US8610206B2 (en) 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
CN104332494B (zh) 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
CN104347401B (zh) 2013-07-29 2017-05-10 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
CN104425245B (zh) 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
CN104701356B (zh) 2013-12-06 2018-01-12 无锡华润上华科技有限公司 半导体器件及其制备方法
CN104760925B (zh) 2014-01-07 2016-05-25 无锡华润上华半导体有限公司 一种薄膜支撑梁的制作方法
CN105097776B (zh) 2014-04-29 2018-03-16 无锡华润上华科技有限公司 绝缘体上硅器件及其金属间介质层结构和制造方法
CN105097795B (zh) 2014-05-04 2018-03-16 无锡华润上华科技有限公司 具esd保护结构的半导体器件
CN105092110A (zh) 2014-05-06 2015-11-25 无锡华润上华半导体有限公司 压力传感器及其制作方法
CN105095537B (zh) 2014-05-08 2018-03-23 无锡华润上华科技有限公司 高压器件的仿真模型和高压器件仿真模型的建模方法
CN105174203B (zh) 2014-05-28 2016-09-28 无锡华润上华半导体有限公司 基于mems的传感器的制作方法
CN105223781B (zh) 2014-06-26 2017-06-23 无锡华润上华科技有限公司 一种步进式光刻机对位监控方法
CN105226101B (zh) 2014-06-30 2018-04-10 无锡华润上华科技有限公司 结型场效应晶体管及其制造方法
CN105445529B (zh) 2014-07-28 2018-06-15 无锡华润上华科技有限公司 具有时序控制功能的掉电检测电路
CN105446404B (zh) 2014-08-19 2017-08-08 无锡华润上华半导体有限公司 低压差线性稳压器电路、芯片和电子设备
JP6534813B2 (ja) * 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN105789306B (zh) 2015-01-12 2020-12-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN106158957B (zh) 2015-04-10 2019-05-17 无锡华润上华科技有限公司 横向扩散金属氧化物半导体场效应管及其制造方法
CN106158921B (zh) 2015-04-10 2019-07-23 无锡华润上华科技有限公司 具resurf结构的横向扩散金属氧化物半导体场效应管
CN106303867B (zh) 2015-05-13 2019-02-01 无锡华润上华科技有限公司 Mems麦克风
CN106483758B (zh) 2015-09-02 2019-08-20 无锡华润上华科技有限公司 光学邻近效应修正方法和系统
CN106571370B (zh) 2015-10-08 2019-12-10 无锡华润上华科技有限公司 基于soi工艺的介质电容

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117807A (zh) * 2010-01-05 2011-07-06 台湾积体电路制造股份有限公司 高压装置及形成此高压装置的方法

Also Published As

Publication number Publication date
US10505036B2 (en) 2019-12-10
KR20180083925A (ko) 2018-07-23
WO2017092419A1 (zh) 2017-06-08
KR102144625B1 (ko) 2020-08-14
EP3385993B1 (en) 2022-11-02
JP6615348B2 (ja) 2019-12-04
EP3385993A1 (en) 2018-10-10
JP2018535559A (ja) 2018-11-29
EP3385993A4 (en) 2019-07-24
US20180342609A1 (en) 2018-11-29
CN106816468A (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
CN106816468B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
US7626233B2 (en) LDMOS device
CN102194858B (zh) 半导体装置
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US9472614B2 (en) Super junction semiconductor device
CN105814690B (zh) 用于半导体器件的边缘终止和对应的制造方法
CN105097914B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN104347683A (zh) 半导体器件
CN106165101A (zh) 半导体装置
CN103137661A (zh) 横向双扩散金属氧化物半导体器件及其制造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN102306659A (zh) 一种基于体电场调制的ldmos器件
US11049938B2 (en) P-type lateral double diffused MOS transistor and method of manufacturing the same
CN106887451B (zh) 超结器件及其制造方法
CN106575666A (zh) 超结金属氧化物半导体场效应晶体管
CN104064461A (zh) 半导体器件的制造方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
CN109616522B (zh) 一种横向高压器件
CN108258052B (zh) 超级结器件的工艺方法
WO2018040871A1 (zh) 集成耗尽型结型场效应晶体管的器件
KR102078295B1 (ko) 이너 웰을 가진 슈퍼 정션 트랜지스터
CN108122990B (zh) 一种增强抗单粒子能力加固的槽型栅功率器件
US20140061786A1 (en) Double Diffused Metal Oxide Semiconductor Device and Manufacturing Method Thereof
CN106158964B (zh) 一种超结功率器件和制造方法
US9502498B2 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant