[go: up one dir, main page]

CN106783968A - 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法 - Google Patents

含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法 Download PDF

Info

Publication number
CN106783968A
CN106783968A CN201611221303.1A CN201611221303A CN106783968A CN 106783968 A CN106783968 A CN 106783968A CN 201611221303 A CN201611221303 A CN 201611221303A CN 106783968 A CN106783968 A CN 106783968A
Authority
CN
China
Prior art keywords
layer
nitride
aluminum
gallium nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611221303.1A
Other languages
English (en)
Other versions
CN106783968B (zh
Inventor
金荣善
李东键
骆薇薇
孙在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovo Secco (zhuhai) Technology Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201611221303.1A priority Critical patent/CN106783968B/zh
Publication of CN106783968A publication Critical patent/CN106783968A/zh
Application granted granted Critical
Publication of CN106783968B publication Critical patent/CN106783968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法。该半导体器件包括：衬底、设在该衬底上部的籽晶层、设在该籽晶层的上部的包括氮镓铝层和氮镓铟层的缓冲层以及设在该缓存层上部的Ⅲ族氮化物外延层。本发明通过设置包括氮镓铝层和氮镓铟层的缓冲层，有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配，而且因为在缓冲层中层叠设置氮镓铟层，使缓冲层中生长的氮镓铝层处于压应变状态，抑制了氮镓铝层随着厚度增加产生的较多的位错缺陷和较大的内应力，进而可以得到高质量的Ⅲ族氮化物外延层。

Description

含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
技术领域
本发明涉及半导体器件领域，特别是涉及一种含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法。
背景技术
Ⅲ族氮化物半导体材料被誉为是第三代半导体材料，包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)以及他们之间形成的三、四元合金，如氮镓铝(AlGaN)、氮铝铟(InAlN)和氮镓铟(InGaN)。以氮化镓(GaN)为主的Ⅲ族氮化物半导体材料具有宽的直接代隙(Eg＝3.36eV)、高熔点、高热导率、高饱和电子速率、高临界击穿电场强度和高电子室温迁移率，被广泛应用于金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)、发光二极管(LED)等耐高温、高压和高频交换器件。
由于目前很难得到大尺寸的氮化镓单晶体材料，为了获得高质量的氮化镓薄膜，通过在硅、蓝宝石或碳化硅等衬底材料上进行异质外延生长。其中硅具有高质量、价格低、易于解理和制作电极等优势，是最具有潜力的衬底材料。但是由于硅和氮化镓有较大的晶格失配和热失配，如氮化镓与硅之间的热失配为56％，晶格失配为19.6％，在硅衬底生长的氮化镓外延层上会产生较多的位错缺陷和较大的内应力，而这些缺陷会导致外延层生产裂纹，制约着高质量的氮化镓薄膜的生长。
为了更好的抑制氮化镓层因应力产生的裂纹，提高其晶体质量，在异质外延生长中通常包含籽晶层和缓冲层。传统的半导体器件的缓存层在硅衬底氮化铝籽晶层上部，形成一定厚度的氮镓铝缓冲层的结构。但是氮镓铝缓存层随着厚度的增加，会产生较多的位错缺陷和较大的内应力，导致其上成长的氮化镓层的品质低下。
发明内容
基于此，有必要针对氮镓铝缓存层随着厚度的增加，会产生较多的位错缺陷和较大的内应力的问题，提供一种含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法。
一种含有氮镓铝和氮镓铟的缓存层的半导体器件，包括：
衬底；
籽晶层，所述籽晶层设在所述衬底的上部；
缓冲层，所述缓冲层设置在所述籽晶层的上部，所述缓冲层包括氮镓铝层和氮镓铟层；以及
Ⅲ族氮化物外延层，所述Ⅲ族氮化物外延层设置在所述缓冲层的上部。
在其中一个实施例中，所述缓冲层包括单层氮镓铝层和单层氮镓铟层。
在其中一个实施例中，所述氮镓铝层和/或氮镓铟层为多层，且所述氮镓铟层与所述氮镓铝层交替层叠。
在其中一个实施例中，当所述氮镓铝层有多层时，所述缓存层中的每一层氮镓铝层中铝的掺杂浓度是不同的，所述氮镓铝层中铝的掺杂浓度小于等于1。
在其中一个实施例中，所述衬底为蓝宝石衬底、硅衬底或碳化硅衬底。
在其中一个实施例中，所述籽晶层为氮化铝层和/或氮镓铝层。
在其中一个实施例中，所述Ⅲ族氮化物外延层包括氮化镓外延层及氮镓铝外延层中的至少一层，且所述Ⅲ族氮化物外延层中具有由氮化镓外延层与氮镓铝外延层构成的异质结构。
在其中一个实施例中，还包括设置在所述Ⅲ族氮化物外延层中间的氮化铝插入层和/或氮镓铝插入层。
上述半导体器件，在籽晶层上部形成一个氮镓铝层与氮镓铟层层叠设置的缓冲层，通过变更铝掺杂浓度调整缓冲层中氮镓铝层的结构构造，有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配，而且因为在缓冲层中层叠设置氮镓铟层，使缓冲层中生长的氮镓铝层处于压应变状态，抑制了氮镓铝层随着厚度增加产生的较多的位错缺陷和较大的内应力，进而可以得到高质量的Ⅲ族氮化物外延层。
此外，还有必要提供一种含有氮镓铝和氮镓铟的缓存层的半导体器件的制造方法。
一种含有氮镓铝和氮镓铟的缓存层的半导体器件的制造方法，其特征在于，所述制造方法包括以下步骤：
1)在衬底上形成包含硅掺杂氮化铝层的籽晶层；
2)在所述籽晶层上形成缓冲层，所述缓冲层包括氮镓铝层和氮镓铟层；
3)在所述缓冲层上形成Ⅲ族氮化物外延层。
在其中一个实施例中，其特征在于，还包括在所述Ⅲ族氮化物外延层中间形成插入层的步骤。
通过该方法制造的含有氮镓铝和氮镓铟的缓存层的半导体器件，具有较高的高临界击穿电场强度和高电子室温迁移率，半导体器件的工作性能较好。
附图说明
图1为一实施方式的含有氮镓铝和氮镓铟的缓存层的半导体器件的结构示意图；
图2为一实施方式的含有氮镓铝和氮镓铟的缓存层的半导体器件的缓冲层的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明的含有硅掺杂氮化铝层的半导体器件及其制造方法进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，一实施方式的半导体器件包括衬底101、籽晶层102、缓冲层103、第一Ⅲ族氮化物外延层104以及第二Ⅲ族氮化物外延层106。
在本实施方式中，衬底101的材料选择除了要考虑晶格失配度、材料的热膨胀系数，还要综合考虑材料的尺寸和价格。在本实施方式中，衬底101的材料选用硅。可以理解，在其他实施方式中，衬底101的材料还可以为蓝宝石或碳化硅等。
籽晶层102位于衬底101的上表面，主要作用是在衬底表面形成成核点，有利于Ⅲ族氮化物在衬底上形核和生长。在本实施方式中，籽晶层102的材料是氮化铝。籽晶层102由一层或多层氮化铝层构造而成。优选的，籽晶层102的厚度小于等于500nm。可以理解，在其他实施方式中，籽晶层102的材料是氮镓铝、氮化镓、氮化硅等其他Ⅲ族氮化物，或几者的组合。籽晶层102是含有氮化铝层、氮化镓层、氮化硅层等其他Ⅲ族氮化物层构成的一层或多层结构。
缓冲层103位于籽晶层102的上部，主要作用是有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配，减少了Ⅲ族氮化物外延层因应力产生的应变，降低位错和缺陷的发生，进而形成较好的Ⅲ族氮化物外延层。在本实施方式中，缓冲层103的材料是氮镓铟和氮化铝，其中氮化铝材料可以根据外延层生长要求变更铝掺杂浓度(铝相对于氮化铝层的质量分数)。优选的，缓冲层103的厚度小于等于5um。
如图2所示，缓冲层103为氮镓铝层111与氮镓铟层112依次交替层叠成长构成的超晶格层结构。其中，缓冲层103中第二层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加15％，第三层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加35％，第三层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加60％。缓冲层103中每一层氮镓铝层111中的铝的掺杂浓度可以是不固定的，每一层氮镓铝层111中铝的掺杂浓度的可以根据Ⅲ族氮化物外延层的生长需求进行调整，可以是不规律变化的。优选的，氮镓铝层111中铝的掺杂浓度不超过1。
可以理解，在其他实施方式中，缓冲层103可以是一层氮镓铝层111与一层氮镓铟层112构成的两层结构、两层氮镓铝层111与一层氮镓铟层112构成的三层结构、一层氮镓铝层111与两层氮镓铟层112构成的三层结构、两层氮镓铝层111与两层氮镓铟层112构成的四层结构等氮镓铝层111与氮镓铟层112交替层叠成长构成的超晶格层结构。其中，缓冲层103中每一层氮镓铝层111中的铝的掺杂浓度可以是固定的，也可以是不固定的。每一层氮镓铝层111中铝的掺杂浓度可以根据Ⅲ族氮化物外延层的生长需求进行调整，可以是规律变化的，也可以是不规律变化的。优选的，氮镓铝层111中铝的掺杂浓度不超过1。
Ⅲ族氮化物外延层由第一Ⅲ族氮化物外延层104和第二Ⅲ族氮化物外延层106构成。第一Ⅲ族氮化物外延层104位于缓冲层103的上部，第二Ⅲ族氮化物外延层106位于第一Ⅲ族氮化物外延层104的上部。在本实施方式中，第一Ⅲ族氮化物外延层104的材料是氮化镓，第二Ⅲ族氮化物外延层106的材料是氮镓铝。
在氮化镓外延层和氮镓铝外延层之间构成一个氮镓铝/氮化镓异质结构，氮镓铝/氮化镓异质结构是半导体器件的核心部件。在氮镓铝/氮化镓异质结构界面形成三角形势阱，电子的德布罗意波长比势阱的宽度大，垂直于表面方向上的能量将发生量子化形成子能带，电子在垂直表面方向的运动丧失了自由度，只存在沿表面两个方向的自由度，这些势阱中具有很高的迁移速度的电子即为二维电子气(2DEG)。
可以理解，在其他实施方式中，第一Ⅲ族氮化物外延层104的材料是氮嫁铝或氮镓铟等其他Ⅲ族氮化物，第二Ⅲ族氮化物外延层106的材料是氮化镓或氮化铟等其他Ⅲ族氮化物。Ⅲ族氮化物外延层为一层第一Ⅲ族氮化物外延层104与一层第二Ⅲ族氮化物外延层106构成的两层结构、两层第一Ⅲ族氮化物外延层104与一层第二Ⅲ族氮化物外延层106构成的三层结构、一层第一Ⅲ族氮化物外延层104与两层第二Ⅲ族氮化物外延层106构成的三层结构、两层第一Ⅲ族氮化物外延层104与两层第二Ⅲ族氮化物外延层106构成的四层结构等包括第一Ⅲ族氮化物外延层104及第二Ⅲ族氮化物外延层106构成的多层结构，且Ⅲ族氮化物外延层具有至少一个异质结构。
优选的，如图1所示，在本实施方式中，在第一Ⅲ族氮化物外延层104的中间还有插入层105。插入层105的主要作用是使后续生长的外延层处于压应变状态，减少外延层中的应力和位错，进而消除外延层中的裂纹，得到高质量无裂纹的Ⅲ族氮化物外延层。在本实施方式中，插入层105的材料是氮化铝。优选的，插入层105的厚度小于等于100nm。插入层105是氮化铝层构成的一层或多层结构。可以理解，在其他实施方式中，插入层105的材料是氮镓铝，插入层可以是氮镓铝层构成的一层或多层结构，也可以是氮化铝层与氮镓铝层构成的多层混合结构。
此外，本实施方式还提供了一种上述含有硅掺杂氮化铝层的半导体器件的制造方法，其具体包括如下步骤：
步骤一：在提供的衬底101上沉积形成含有硅掺杂氮化铝的籽晶层102。
在本实施方式中，在1000度以上的NH3氛围中注入三甲基铝通过气相外延生长(MOCDV)的方式形成籽晶层102。
在形成籽晶层102之前，还包含用湿刻或者干刻蚀去除衬底101的自然氧化层的步骤。
步骤二：在籽晶层102上形成缓冲层103。
优选的，缓冲层包括氮镓铝层和氮镓铟层，所述氮镓铝层与所述氮镓铟层层叠设置。
步骤三：在缓冲层103上形成成核点，促进Ⅲ族氮化物的岛状生长和小岛联并，逐步形成第一Ⅲ族氮化物外延层104。
优选的，在第一Ⅲ族氮化物外延层104的形成过程中，还包括在预先生长的Ⅲ族氮化物层表面形成插入层105的步骤，接着在插入层105上继续生长Ⅲ族氮化物以与预先生长的Ⅲ族氮化物层形成第一Ⅲ族氮化物外延层104。在第一Ⅲ族氮化物外延层104中形成插入层105可以减少随着Ⅲ族氮化物层厚度增加产生的内应力和位错。
步骤四：在第一Ⅲ族氮化物外延层104上形成第二Ⅲ族氮化物外延层106，完成Ⅲ族氮化物外延层的生长。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种含有氮镓铝和氮镓铟的缓存层的半导体器件，其特征在于，包括：
衬底；
籽晶层，所述籽晶层设在所述衬底的上部；
缓冲层，所述缓冲层设置在所述籽晶层的上部，所述缓冲层包括氮镓铝层和氮镓铟层；以及
Ⅲ族氮化物外延层，所述Ⅲ族氮化物外延层设置在所述缓冲层的上部。
2.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层包括单层氮镓铝层和单层氮镓铟层。
3.根据权利要求1所述的半导体器件，其特征在于，所述氮镓铝层和/或氮镓铟层为多层，且所述氮镓铟层与所述氮镓铝层交替层叠。
4.根据权利要求3所述的半导体器件，其特征在于，当所述氮镓铝层有多层时，所述缓存层中的每一层氮镓铝层中铝的掺杂浓度是不同的，所述氮镓铝层中铝的掺杂浓度小于等于1。
5.根据权利要求1所述的半导体器件，其特征在于，所述衬底为蓝宝石衬底、硅衬底或碳化硅衬底。
6.根据权利要求1所述的半导体器件，其特征在于，所述籽晶层为氮化铝层和/或氮镓铝层。
7.根据权利要求1所述的半导体器件，其特征在于，所述Ⅲ族氮化物外延层包括氮化镓外延层及氮镓铝外延层中的至少一层，且所述Ⅲ族氮化物外延层中具有由氮化镓外延层与氮镓铝外延层构成的异质结构。
8.根据权利要求1-7任一项所述的半导体器件，其特征在于，还包括设置在所述Ⅲ族氮化物外延层中间的氮化铝插入层和/或氮镓铝插入层。
9.一种含有氮镓铝和氮镓铟的缓存层的半导体器件的制造方法，其特征在于，所述制造方法包括以下步骤：
1)在衬底上形成包含硅掺杂氮化铝层的籽晶层；
2)在所述籽晶层上形成缓冲层，所述缓冲层包括氮镓铝层和氮镓铟层；以及
3)在所述缓冲层上形成Ⅲ族氮化物外延层。
10.根据权利要求9所述的含有氮镓铝和氮镓铟的缓存层的半导体器件的制造方法，其特征在于，还包括在所述Ⅲ族氮化物外延层中间形成插入层的步骤。
CN201611221303.1A 2016-12-26 2016-12-26 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法 Active CN106783968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611221303.1A CN106783968B (zh) 2016-12-26 2016-12-26 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611221303.1A CN106783968B (zh) 2016-12-26 2016-12-26 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106783968A true CN106783968A (zh) 2017-05-31
CN106783968B CN106783968B (zh) 2024-07-26

Family

ID=58926396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611221303.1A Active CN106783968B (zh) 2016-12-26 2016-12-26 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106783968B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446285A (zh) * 2020-03-23 2020-07-24 深圳市汇芯通信技术有限公司 一种半导体结构及其制作方法和集成电路
CN111969974A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种体声波滤波器及其制作方法和集成芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054926A1 (en) * 2004-09-13 2006-03-16 Hacene Lahreche High electron mobility transistor piezoelectric structures
US20060261370A1 (en) * 2005-05-19 2006-11-23 Raytheon Company Gallium nitride high electron mobility transistor structure
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
US20100244101A1 (en) * 2009-03-31 2010-09-30 Furukawa Electric Co., Ltd. Semiconductor device and method for manufacturing the same
CN103531612A (zh) * 2012-07-02 2014-01-22 三星电子株式会社 半导体器件
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN105789296A (zh) * 2015-12-29 2016-07-20 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
CN206516634U (zh) * 2016-12-26 2017-09-22 英诺赛科（珠海）科技有限公司 含有氮镓铝和氮镓铟的缓存层的半导体器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054926A1 (en) * 2004-09-13 2006-03-16 Hacene Lahreche High electron mobility transistor piezoelectric structures
US20060261370A1 (en) * 2005-05-19 2006-11-23 Raytheon Company Gallium nitride high electron mobility transistor structure
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
US20100244101A1 (en) * 2009-03-31 2010-09-30 Furukawa Electric Co., Ltd. Semiconductor device and method for manufacturing the same
CN103531612A (zh) * 2012-07-02 2014-01-22 三星电子株式会社 半导体器件
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN105789296A (zh) * 2015-12-29 2016-07-20 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
CN206516634U (zh) * 2016-12-26 2017-09-22 英诺赛科（珠海）科技有限公司 含有氮镓铝和氮镓铟的缓存层的半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梅霆 等: "《半导体照明技术现状与应用前景》", 31 May 2015, 广东经济出版社, pages: 116 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446285A (zh) * 2020-03-23 2020-07-24 深圳市汇芯通信技术有限公司 一种半导体结构及其制作方法和集成电路
CN111969974A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种体声波滤波器及其制作方法和集成芯片

Also Published As

Publication number Publication date
CN106783968B (zh) 2024-07-26

Similar Documents

Publication Publication Date Title
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
US20140252366A1 (en) Semiconductor Structure Including Buffer With Strain Compensation Layers
TW200301016A (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
TWI717679B (zh) 具有緩衝層的異質結構及其製造方法
CN102549729A (zh) 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿
CN112242435B (zh) 半导体外延结构及其形成方法
JP2013021330A (ja) 窒化物系半導体素子
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
JP6313809B2 (ja) 半導体装置
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
TW202016977A (zh) 高電子遷移率電晶體裝置及其製造方法
US8614129B2 (en) Method for fabricating a semiconductor device
CN106783968B (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
TW202017187A (zh) 高電子遷移率電晶體裝置及其製造方法
JP2021500747A (ja) 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法
JP5223202B2 (ja) 半導体基板及び半導体装置
CN106449375B (zh) 含有硅掺杂氮化铝层的半导体器件及其制造方法
JP5546133B2 (ja) 半導体電子デバイス
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
CN106783955B (zh) 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法
CN206516634U (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant