[go: up one dir, main page]

CN106715767A - 碳化硅外延基板 - Google Patents

碳化硅外延基板 Download PDF

Info

Publication number
CN106715767A
CN106715767A CN201580053722.6A CN201580053722A CN106715767A CN 106715767 A CN106715767 A CN 106715767A CN 201580053722 A CN201580053722 A CN 201580053722A CN 106715767 A CN106715767 A CN 106715767A
Authority
CN
China
Prior art keywords
silicon carbide
epitaxial layer
less
main surface
pits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580053722.6A
Other languages
English (en)
Inventor
西口太郎
和田圭司
玄番润
伊东洋典
土井秀之
平塚健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN106715767A publication Critical patent/CN106715767A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

碳化硅外延基板(100)包含：碳化硅单晶基板(10)；和在碳化硅单晶基板(10)上的外延层(20)。碳化硅单晶基板(10)具有100mm以上的直径。外延层(20)具有10μm以上的厚度。外延层(20)具有1×1014cm‑3以上且1×1016cm‑3以下的载流子浓度。外延层(20)的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。外延层(20)具有主表面(21)。主表面(21)在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。在主表面(21)中，源于贯通螺旋位错的凹坑的面密度为1000个cm‑2以下。凹坑(2)各自具有自主表面(21)起算8nm以上的最大深度。

Description

碳化硅外延基板
技术领域
本公开涉及碳化硅外延基板。
背景技术
日本特开2014-17439号公报(专利文献1)公开了可以用于碳化硅的外延生长的CVD(化学气相沉积)装置。
现有技术文献
专利文献
专利文献1：日本特开2014-17439号公报
发明内容
本公开的碳化硅外延基板包含：碳化硅单晶基板；和在所述碳化硅单晶基板上的外延层。所述碳化硅单晶基板具有100mm以上的直径。所述外延层具有10μm以上的厚度。所述外延层具有1×1014cm-3以上且1×1016cm-3以下的载流子浓度。所述外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。所述外延层具有主表面。所述主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。在所述主表面中，源于贯通螺旋位错的凹坑的面密度为1000个cm-2以下。所述凹坑各自具有自所述主表面起算8nm以上的最大深度。
附图说明
图1为显示载流子浓度的测量点的示意图。
图2为显示本公开中的碳化硅外延基板的构造的示意剖视图。
图3为显示凹坑的平面形状的第一例的概略示意图。
图4为显示凹坑的平面形状的第二例的概略示意图。
图5为显示凹坑的平面形状的第三例的概略示意图。
图6为示意性显示本公开中的碳化硅外延基板的制造方法的流程图。
图7为CVD设备的示意侧面透视图。
图8为沿图7的VIII-VIII线的示意剖视图。
图9为显示基座周围的构造的示意平面图。
图10为显示外延层的直径方向上的氮浓度分布的第一例的图。
图11为显示基座周围的构造的示意剖视图。
图12为显示外延层的直径方向上的氮浓度分布的第二例的图。
具体实施方式
[本公开的实施方式的说明]
[第一实施方式]
首先，列出并说明本公开的第一实施方式。
[1]本公开的碳化硅外延基板包含：碳化硅单晶基板；和在所述碳化硅单晶基板上的外延层。所述碳化硅单晶基板具有100mm以上的直径。所述外延层具有10μm以上的厚度。所述外延层具有1×1014cm-3以上且1×1016cm-3以下的载流子浓度。所述外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。所述外延层具有主表面。所述主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。在所述主表面中，源于贯通螺旋位错的凹坑的面密度为1000个cm-2以下。所述凹坑各自具有自所述主表面起算8nm以上的最大深度。
本公开的碳化硅外延基板为同时具有外延层中的载流子浓度的面内均匀性和外延层的表面性质的基板。换句话说，在本公开的外延基板中，载流子浓度的面内均匀性高，外延层的表面粗糙度小，并且外延层的表面中的深凹坑的量减少。
在[1]中，面内的载流子浓度的标准偏差(σ)对面内的载流子浓度的平均值(ave)的比率(σ/ave)表示载流子浓度的面内均匀性。该比率越低，可以评价为载流子浓度的面内均匀性越高。载流子浓度表示通过汞探针型C-V测量装置测量的有效载流子浓度。假设探针的面积为0.01cm2。假设载流子浓度的平均值和标准偏差是基于面内的9个点处的测量结果来确定的。所述9个点在面内以十字状进行设定。
图1为显示载流子浓度的测量位置的示意图。如图1所示，在碳化硅外延基板100中，十字交叉点是碳化硅外延基板100的中心附近的测量点5中的一个。测量点5以基本上相等的间隔设置。
在上述[1]中，算术平均粗糙度Sa为国际标准ISO25178中定义的三维表面性质参数。算术平均粗糙度Sa为通过将算术平均粗糙度Ra扩展到平面而获得的粗糙度。例如，可以使用白光干涉显微镜等来测量算术平均粗糙度Sa。在测量时，假设要测量的面积为255μm见方。
在上述[1]中，各个凹坑为以沟槽状在外延层的表面中形成的微小缺陷。据认为凹坑源于外延层中的贯通螺旋位错、贯通刃型位错和贯通混合位错。在本说明书中，包含螺型位错分量的贯通混合位错也被认为是贯通螺旋位错。
源于贯通螺旋位错的凹坑容易变深。这大概是因为位错周围的应变相对大。本发明人发现了如下制造方法：通过该方法，源于贯通螺旋位错的凹坑的深度可以是浅的。具体地，根据本公开的制造方法，可以将源于贯通螺旋位错且具有自外延层的主表面起算8nm以上的最大深度的凹坑的面密度抑制为1000个cm-2。此外，根据本公开的制造方法，在外延层的表面中的算术平均粗糙度Sa也可以为0.3nm以下。后面将对本公开的制造方法的详情进行说明。
通过蚀坑法或X射线形貌法确认凹坑是否源于贯通螺旋位错。当外延层形成在碳化硅单晶基板的(0001)面侧时，使用蚀坑法。在蚀坑法的情况下，例如可以如下确定源于贯通螺旋位错的凹坑。需要说明的是，在此的蚀刻条件仅仅是示例性的，并且可以根据例如外延层的厚度、掺杂浓度等而改变。以下条件假设的是外延层的厚度为约10μm至约50μm的情况。
在蚀刻中，使用熔融氢氧化钾(KOH)。熔融KOH的温度设定为约500℃至约550℃。蚀刻时间设定为约5分钟至约10分钟。蚀刻后，使用Nomarski微分干涉显微镜观察外延层的表面。源于贯通螺旋位错的凹坑形成比源于贯通刃型位错的凹坑所形成的蚀坑大的蚀坑。例如，源于贯通螺旋位错的蚀坑具有六边形平面形状，并且六边形的对角线长度通常为约30μm至约50μm。例如，源于贯通刃型位错的蚀坑具有六边形平面形状并且比源于贯通螺旋位错的蚀坑小。在源于贯通刃型位错的蚀坑中，六边形的对角线长度通常为约15μm至约20μm。
当外延层形成在碳化硅单晶基板的(000-1)面侧时，使用X射线形貌法。当外延层的厚度为约10μm至约50μm时，衍射矢量g可以设定为g＝11-28，并且穿透长度可以设定为约20μm。在比贯通刃型位错的对比度强的对比度下观察贯通螺旋位错。
使用AFM(原子力显微镜)测量凹坑自主表面起算的最大深度。在此使用的AFM可以例如为由Veeco提供的“Dimension 300”等。对于AFM的悬臂，由Bruker提供的“NCHV-10V”等是合适的。在测量时，AFM的各条件设定如下。测量模式设定为轻敲模式。轻敲模式中的测量区域设定为5μm见方。对于在轻敲模式中的采样，将测量区域中的扫描速度设定为每周期5秒，将扫描行数(走査ライン数)设定为512，并且对于一个扫描行设定512个测量点。此外，悬臂的受控位移设定为15.50nm。
使用上述AFM测量和包含共焦微分干涉显微镜的缺陷检查装置两者，测量各自具有自主表面起算8nm以上的最大深度的凹坑的面密度。作为包含共焦微分干涉显微镜的缺陷检查装置，可以使用由Lasertec提供的WASAVI系列“SICA 6X”等。物镜的放大倍率设定为10倍。
通过将AFM测量中的深度数据与共焦显微镜测量中的凹坑图像相结合，定义具有8nm以上的最大深度的凹坑的形状。通过分析外延层的整个表面，检测出满足定义的凹坑。通过将检测出的凹坑的数目除以外延层的表面的面积，可以计算出凹坑的面密度。假设该测量中的整个表面通常不包括不用于半导体装置的区域。不用于半导体装置的区域例如为自基板的边缘起算3mm的区域。
[2]凹坑的面密度可以为100个cm-2以下。
[3]凹坑的面密度可以为10个cm-2以下。
[4]凹坑的面密度可以为1个cm-2以下。
[5]碳化硅单晶基板可以具有150mm以上的直径。
[6]碳化硅单晶基板可以具有200mm以上的直径。
[7]外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率可以为5％以下。
[8]凹坑各自可以具有自主表面起算20nm以上的最大深度。
[9]凹坑各自可以具有包含第一宽度和第二宽度的平面形状，所述第一宽度在第一方向上延伸，所述第二宽度在垂直于所述第一方向的第二方向上延伸。在这种情况下，第一宽度为第二宽度的两倍以上。
[10]本公开的碳化硅外延基板可以为如下构造。
也就是说，碳化硅外延基板包含：碳化硅单晶基板；和在所述碳化硅单晶基板上的外延层。所述碳化硅单晶基板具有100mm以上的直径。所述外延层具有10μm以上的厚度。所述外延层具有1×1014cm-3以上且1×1016cm-3以下的载流子浓度。所述外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。所述外延层具有主表面。所述主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。在主表面中，源于贯通螺旋位错的凹坑的面密度为1000个cm-2以下。凹坑各自具有包含第一宽度和第二宽度的平面形状，所述第一宽度在第一方向上延伸，所述第二宽度在垂直于所述第一方向的第二方向上延伸。第一宽度为第二宽度的两倍以上。凹坑各自具有自主表面起算20nm以上的最大深度。
[第一实施方式的详情]
下文中，将对本公开的实施方式的详情进行说明。然而，本公开的实施方式不限于下面的说明。在下面的说明中，相同或相应的要素被给予相同的附图标记，并且不再重复说明。关于晶体学表示，个别取向由[]表示，集合取向由<>表示，并且个别平面由()表示，集合平面由{}表示。通常，通过在数字上方加上“-”(棒)来表示具有负结晶学指数的平面。然而，在本说明书中，为了便于说明，通过在数字之前加上负号来表示负结晶学指数。
[碳化硅外延基板]
图2为显示本公开中的碳化硅外延基板的示例性构造的示意剖视图。如图2中所示，碳化硅外延基板100包含碳化硅单晶基板10，和在碳化硅单晶基板10上的外延层20。
[碳化硅单晶基板]
碳化硅单晶基板由碳化硅单晶构成。碳化硅单晶可以具有例如4H-SiC的多型体。4H-SiC在电子迁移率、介电强度等方面倾向于比其它多型体优异。例如，碳化硅单晶基板可以具有n型导电性。
碳化硅单晶基板具有100mm以上的直径。所述直径可以为150mm以上、200mm以上或250mm以上。直径的上限没有特别限制。例如，直径的上限可以为300mm。碳化硅单晶基板可以具有例如约10μm至约5mm的厚度。碳化硅单晶基板的厚度优选为250μm以上且650μm以下。
碳化硅单晶基板包含第一主表面11和第一主表面11相反侧的第二主表面12。第一主表面11与外延层20接触。第一主表面可以对应于(0001)面或(000-1)面。或者，第一主表面可以对应于相对于(0001)面或(000-1)面倾斜1°以上且8°以下的面。第一主表面倾斜的方向可以例如为<11-20>方向。第一主表面相对于预定晶面倾斜的角度也称为“偏角”。偏角可以为2°以上或3°以上。偏角可以为7°以下、6°以下或5°以下。
[外延层]
外延层20为在第一主表面11上形成的同质外延层。外延层20在第一主表面11上。外延层20具有在其与碳化硅单晶基板10的界面的相反侧的主表面21。
外延层具有10μm以上的厚度。外延层的厚度可以为15μm以上、30μm以上或50μm以上。外延层的厚度的上限没有特别限制。外延层的厚度的上限可以例如为200μm、150μm或100μm。
[载流子浓度的面内均匀性]
外延层含有氮作为掺杂剂。在外延层中，载流子浓度的平均值为1×1014cm-3以上且1×1016cm-3以下。载流子浓度的平均值可以为5×1014cm-3以上或1×1015cm-3以上。此外，载流子浓度的平均值可以为8×1015cm-3以下或5×1015cm-3以下。
在外延层中，载流子浓度的面内均匀性(σ/ave)为10％以下。面内均匀性的值越小越好，并且面内均匀性理想地为零。面内均匀性可以为5％以下、3％以下或1％以下。
[算术表面粗糙度Sa]
主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。算术平均粗糙度Sa越小，预期越可以提高半导体装置的可靠性。算术平均粗糙度Sa可以为0.2nm以下或0.15nm以下。
[凹坑]
在外延层的主表面21中，存在各自具有小于8nm的最大深度的“浅凹坑1”，和各自具有8nm以上的最大深度的“深凹坑2”。这些凹坑可能源于外延层中的贯通螺旋位错(TSD)、贯通刃型位错(TED)等。
在本公开的外延层的主表面中，源于贯通螺旋位错且各自具有8nm以上的最大深度的凹坑的面密度为1000个cm-2以下。凹坑的面密度越小越好。凹坑的面密度可以为100个cm-2以下、10个cm-2以下或1个cm-2以下。外延层的主表面可以包含源于贯通刃型位错且各自具有小于8nm的最大深度的凹坑。
在外延层的表面中，源于贯通螺旋位错且各自具有20nm以上的最大深度的凹坑的面密度可以为1000个cm-2以下。可以基于上述缺陷检查装置中的形状定义来检测各自具有20nm以上的最大深度的凹坑。源于贯通螺旋位错且各自具有20nm以上的最大深度的凹坑的面密度可以为100个cm-2以下、10个cm-2以下或1个cm-2以下。
图3至图5为各自显示凹坑的示例性平面形状的示意图。本公开的凹坑的平面形状可以为圆形，例如图3中所示的圆形凹坑30；三角形，例如图4中所示的三角形凹坑40；或棒状，例如图5中所示的棒状凹坑50。
棒状凹坑50可以包含：在第一方向上延伸的第一宽度51；和在垂直于所述第一方向的第二方向上延伸的第二宽度52。在图5中，第一方向表示X轴方向并且第二方向表示Y轴方向。在这种情况下，第一宽度51为第二宽度52的两倍以上。第一宽度51可以为第二宽度52的5倍以上。第一宽度可以例如为5μm以上或25μm以上。第一宽度可以例如为50μm以下或35μm以下。第二宽度可以例如为1μm以上或2μm以上。第二宽度可以例如为5μm以下或4μm以下。第一方向可以例如为<11-20>方向或<01-10>方向。根据本公开中的制造方法，预期也可以减少这样的棒状凹坑。
[碳化硅外延基板的制造方法]
本公开的碳化硅外延基板可以使用以下制造方法来制造。可以预期，所述制造方法提供了获得源于贯通螺旋位错的凹坑的浅深度的效果。此外，与后述第二实施方式等中所示的CVD设备的构造相结合，可以提高载流子浓度的面内均匀性。
图6为示意性显示本公开中的碳化硅外延基板的制造方法的流程图。如图6中所示，本公开的制造方法包括：准备碳化硅单晶基板的步骤(S01)；在碳化硅单晶基板上形成第一层的步骤(S02)；重构第一层的表面的步骤(S03)；和形成第二层的步骤(S04)。
1.准备碳化硅单晶基板的步骤(S01)
在该步骤(S01)中，将使用例如升华-再结晶法生长的4H型碳化硅锭(未示出)切割成预定厚度。因此，准备碳化硅单晶基板。
2.形成第一层的步骤(S02)
在图7和图8中所示的CVD设备中进行后续步骤。图7为CVD设备的示意侧面透视图。图8为沿图7的VIII-VIII线取的示意剖视图。如图8中所示，CVD设备200包含加热元件220、热绝缘体205、石英管204和感应加热线圈203。各加热元件220例如由石墨构成。如图9中所示，加热元件220具有包含弯曲部207和平坦部208的半圆柱形中空结构。加热元件220设置两个，并且以使得两个加热元件220各自的平坦部208彼此面对的方式进行配置。由这些平坦部208包围的空间为沟道202。在沟道202中，配置有可以在其上保持碳化硅单晶基板的基座210。基座是可旋转的。将在第二实施方式中对CVD设备的结构进行详细说明。
碳化硅单晶基板10以第一主表面11朝上的方式放置在基座210上。在该步骤中，使用C/Si比率小于1的原料气体在第一主表面11上外延生长第一层101(参见图2)。首先，在沟道2中的气体置换后，在使载气流动的同时将沟道202中的压力调节至预定压力，例如60毫巴至100毫巴(6kPa至10kPa)。载气可以例如为氢气(H2)、氩气(Ar)、氦气(He)等。载气的流量可以例如为约50slm至约200slm。在此所用的流量单位即“slm(标准升每分钟)”表示在标准条件(0℃和101.3kPa)下的“L/分钟”。
接着，向感应加热线圈203供给预定的交流电，从而对加热元件220进行感应加热。由此，将沟道202和基座210各自加热到预定反应温度。在这种情况下，基座被加热到例如约1500℃至约1750℃。
接着，供给原料气体。所述原料气体包括Si源气体和C源气体。Si源气体的例子包括硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯硅烷(SiH2Cl2)气体、三氯硅烷(SiHCl3)气体、四氯化硅(SiCl4)气体等。也就是说，Si源气体可以为选自由硅烷气体、乙硅烷气体、二氯硅烷气体、三氯硅烷气体和四氯化硅气体构成的组中的至少一种。
C源气体的例子包括甲烷(CH4)气体、乙烷(C2H6)气体、丙烷(C3H8)气体、乙炔(C2H2)气体等。也就是说，C源气体可以为选自由甲烷气体、乙烷气体、丙烷气体和乙炔气体构成的组中的至少一种。
原料气体可以包含掺杂剂气体。掺杂剂气体的例子包括氮气、氨气等。
形成第一层的步骤中的原料气体可以例如为硅烷气体和丙烷气体的混合气体。在形成第一层的步骤中，将原料气体的C/Si比率调节至小于1。例如，C/Si比率只要小于1即可，可以为0.5以上、0.6以上或0.7以上。此外，C/Si比率可以例如为0.95以下、0.9以下或0.8以下。硅烷气体的流量和丙烷气体的流量可以在例如约10sccm至约100sccm的范围内适当调节，以实现期望的C/Si比率。在此所用的流量单位即“sccm(标准立方厘米每分钟)”表示在标准条件(0℃和101.3kPa)下的“mL/分钟”。
形成第一层的步骤中的成膜速率可以例如为约3μm/小时以上且约30μm/小时以下。第一层具有例如0.1μm以上且150μm以下的厚度。第一层的厚度可以为0.2μm以上、1μm以上、10μm以上或15μm以上。此外，第一层的厚度可以为100μm以下、75μm以下或50μm以下。
3.重构第一层的表面的步骤(S03)
接着，进行重构第一层的表面的步骤。重构表面的步骤可以与形成第一层的步骤连续进行。或者，可以在形成第一层的步骤与重构表面的步骤之间设置预定的停止时间。在重构表面的步骤中，基座的温度可以增加约10℃至约30℃。
在重构表面的步骤中，使用包含具有小于1的C/Si比率的原料气体和氢气的混合气体。原料气体的C/Si比率可以低于形成第一层的步骤中的C/Si比率。C/Si比率只要小于1即可，可以为0.5以上、0.6以上或0.7以上。此外，C/Si比率可以例如为0.95以下、0.9以下或0.8以下。
在重构表面的步骤中，可以使用与形成第一层的步骤和后述形成第二层的步骤中各自使用的原料气体不同的原料气体。以这种方式，预期可提高抑制深凹坑形成的效果。例如，考虑在形成第一层的步骤和后述形成第二层的步骤中分别使用硅烷气体和丙烷气体、而在重构表面的步骤中使用二氯硅烷和乙炔等方式。
在重构表面的步骤中，与形成第一层的步骤和后述形成第二层的步骤中相比，原料气体流量对氢气流量的比率可以降低。因此，预期可提高抑制深凹坑形成的效果。
混合气体中的氢气流量可以例如为约100slm以上且约150slm以下。氢气的流量可以例如为约120slm。混合气体中的Si源气体的流量可以例如为1sccm以上且5sccm以下。Si源气体的流量下限可以为2sccm。Si源气体的流量上限可以为4sccm。混合气体中的C源气体的流量可以例如为0.3sccm以上且1.6sccm以下。C源气体的流量下限可以为0.5sccm或0.7sccm。C源气体的流量上限可以为1.4sccm或1.2sccm。
在重构表面的步骤中，期望以使得通过氢气进行的蚀刻与通过原料气体进行的外延生长相当的方式调节各个条件。例如，考虑调节氢气的流量和原料气体的流量以获得约0±0.5μm/小时的成膜速率。成膜速率可以调节至约0±0.4μm/小时，可以调节至约0±0.3μm/小时、约0±0.2μm/小时或约0±0.1μm/小时。因此，预期可提高抑制深凹坑形成的效果。
重构表面的步骤中的处理时间例如为约30分钟以上且约10小时以下。处理时间可以为8小时以下、6小时以下、4小时以下或2小时以下。
4.形成第二层的步骤(S04)
在重构第一层的表面后，进行在该表面上形成第二层的步骤。使用具有1以上的C/Si比率的原料气体形成第二层102(参见图2)。C/Si只要为1以上即可，例如可以为1.05以上、1.1以上、1.2以上、1.3以上或1.4以上。此外，C/Si比率可以为2.0以下、1.8以下或1.6以下。
形成第二层的步骤中的原料气体与形成第一层的步骤中使用的原料气体可以相同或不同。原料气体可以例如为硅烷气体和丙烷气体。硅烷气体的流量和丙烷气体的流量可以在例如约10sccm至约100sccm的范围内适当调节以实现期望的C/Si比率。载气流量可以例如为约50slm至约200slm。
形成第二层的步骤中的成膜速率可以例如为约5μm/小时以上且约100μm/小时以下。第二层具有例如1μm以上且150μm以下的厚度。此外，第二层的厚度可以为5μm以上、10μm以上或15μm以上。此外，第二层的厚度可以为100μm以下、75μm以下或50μm以下。
第二层102的厚度与第一层101的厚度可以相同或不同。第二层102可以比第一层101薄。例如，第二层102的厚度对第一层101的厚度的比率可以为约0.01以上且约0.9以下。在此，厚度的比率表示通过将第二层的厚度除以已经通过重构表面的步骤的第一层的厚度而获得的值。厚度的比率可以为0.8以下、0.7以下、0.6以下、0.5以下、0.4以下、0.3以下、0.2以下或0.1以下。因此，预期可提高抑制深凹坑形成的效果。
以这种方式，如图2中所示，形成包含第一层101和第二层102的外延层20。在外延层20中，第一层和第二层可以以不能彼此区分的方式完全合并。在外延层20中，源于贯通螺旋位错的深凹坑的产生得到抑制，由此导致低的算术平均粗糙度Sa。
[第二实施方式]
[第二实施方式的概述]
列出并说明本公开的第二实施方式的概述。
[1]碳化硅外延基板包含：碳化硅单晶基板；和外延层，其形成在所述碳化硅单晶基板上并具有主表面。在所述主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑，并且主表面中的凹坑的面密度为8个cm-2以下。所述外延层的面内的氮浓度的标准偏差对所述面内的氮浓度的平均值的比率为8％以下。
在碳化硅外延基板中，作为氮浓度(载流子浓度)的面内均匀性的指标，使用外延层的面内的氮浓度的标准偏差(σ)对面内的氮浓度的平均值(ave)的比率，即使用通过将标准偏差(σ)除以平均值(ave)而获得的值(σ/ave)的百分比。可以说，“σ/ave”的值越小，氮浓度的面内均匀性越高。根据本发明人的研究，当“σ/ave”的百分比为8％以下时，可以充分降低半导体装置的性能变化。
具有这样的高氮浓度的面内均匀性的外延层可以例如以如下方式形成：当通过CVD生长外延层时，将原料气体中的碳(C)原子数对硅(Si)原子数的比率(下文称为“C/Si比率”)调节高以减少其中包含的氮的量。然而，在被设定为高的C/Si比率的情况下生长的外延层中，凹坑的面密度倾向于增加。根据本发明人的研究，在这些凹坑中，各自具有自外延层的主表面起算8nm以上的最大深度的凹坑特别地影响半导体装置的长期可靠性。也就是说，当在外延层上形成氧化物膜时，深凹坑周围的氧化物膜的厚度变化。此外，据认为电场很有可能集中在氧化物膜中厚度薄的部分，由此导致氧化物膜的寿命降低。
因此，在上述碳化硅外延基板中，各自具有自主表面起算8nm以上的最大深度的凹坑的面密度被限制为8个cm-2以下。因此，可以提高半导体装置的长期可靠性。
[2]主表面在三维表面粗糙度测量中优选具有0.5nm以下的算术平均粗糙度Sa。因此，可以提高半导体装置的长期可靠性。
[3]氮浓度可以为2×1016cm-3以下。因此，可以提高半导体装置的击穿电压性能。
然而，如果将氮浓度设定为2×1016cm-3以下的低浓度，则背景对面内均匀性的影响可能变大。背景是指源于除有意引入的氮以外的氮的氮。为了降低背景浓度，例如在CVD设备中，考虑使用具有低氮浓度的构件用于碳化硅单晶基板周围的构件。
[4]碳化硅单晶基板优选具有100mm以上的直径。这可能有助于降低半导体装置的制造成本。例如，当外延层生长时，考虑使用氨气(NH3)作为掺杂剂气体，提前加热掺杂剂气体，并将其供给至CVD设备的反应室。因此，即使在具有100mm以上的大直径的基板的情况下，也可以将面内均匀性控制为8％以下。
[5]碳化硅外延基板包含：碳化硅单晶基板，其具有100mm以上的直径；和外延层，其形成在所述碳化硅单晶基板上并具有主表面。所述外延层具有5μm以上且50μm以下的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑，并且主表面中的凹坑的面密度为8个cm-2以下。所述主表面在三维表面粗糙度测量中具有0.5nm以下的算术平均粗糙度Sa。所述外延层的面内的氮浓度的标准偏差对所述面内的氮浓度的平均值的比率为8％以下。氮浓度为2×1016cm-3以下。
因此，可以提供具有高的氮浓度的面内均匀性并能够提高半导体装置的长期可靠性的碳化硅外延基板。
[第二实施方式的详情]
[碳化硅外延基板]
下文对第二实施方式的碳化硅外延基板的构造进行说明。如图2中所示，碳化硅外延基板100包含：碳化硅单晶基板10；和形成在碳化硅单晶基板10上的外延层20。
[碳化硅单晶基板]
期望碳化硅单晶基板10中的碳化硅的多型体为4H-SiC，因为4H-SiC在电子迁移率、介电强度等方面比其它多型体优异。碳化硅单晶基板10优选具有100mm以上、更优选150mm以上的直径。较大直径的碳化硅单晶基板10可以更有助于降低半导体装置的制造成本。
碳化硅单晶基板10具有其上形成有外延层20的第一主表面11。作为生长表面的第一主表面优选对应于相对于(0001)面或(000-1)面倾斜1°以上且8°以下的面。也就是说，碳化硅单晶基板10优选具有1°以上且8°以下的偏角。这样的向碳化硅单晶基板10中引入偏角可诱导所谓的“台阶流动生长”，即当通过CVD法生长外延层20时从生长表面上显现的原子台阶的横向生长。以这种方式，单晶可以生长为具有承接自碳化硅单晶基板10的多型体。也就是说，可以抑制在其中混入不同类型的多型体。在此，期望设置偏角的方向为<11-20>方向。偏角更优选为2°以上且7°以下，特别优选为3°以上且6°以下，并且最优选为3°以上且5°以下。
[外延层]
外延层20为在作为生长表面的第一主表面11上外延生长的碳化硅单晶层。外延层20具有5μm以上且50μm以下的厚度。外延层的厚度下限可以为10μm或15μm。外延层的厚度上限可以为40μm或30μm。外延层20含有氮作为掺杂剂，并且具有n型导电性。
在第二实施方式中，主表面21中的深凹坑2(各自具有8nm以上的最大深度)的面密度为8个cm-2以下。因此，可以提高使用碳化硅外延基板100制造的半导体装置的长期可靠性。深凹坑的面密度越低越好，并且面密度理想地为0(零)。深凹坑的面密度更优选为5个cm-2以下，特别优选为1个cm-2以下，并且最优选为0.5个cm-2以下。
主表面在三维表面粗糙度测量中优选具有0.5nm以下的算术平均粗糙度Sa，以提高半导体装置的长期可靠性。算术平均粗糙度Sa越小越好，并且算术平均粗糙度Sa理想地为零。算术平均粗糙度Sa更优选为0.3nm以下，并且特别优选为0.15nm以下。
外延层中的氮浓度的面内均匀性(“σ/ave”的百分比)为8％以下。因此，可以减少使用碳化硅外延基板100制造的半导体装置的性能变化。“σ/ave”的百分比越小越好，并且该百分比理想地为零。“σ/ave”的百分比更优选为6％以下，并且特别优选为4％以下。
为了提高半导体装置的击穿电压性能，外延层的氮浓度(载流子浓度)优选为2×1016cm-3以下。通常，当氮浓度降低到约2×1016cm-3以下时，难以将氮浓度的面内均匀性降低到8％以下。然而，在本实施方式中，通过如下所述减少氮背景，可以获得8％以下的面内均匀性。氮浓度更优选为1.8×1016cm-3以下，并且特别优选为1.5×1016cm-3以下。此外，考虑到半导体装置的导通电阻，氮浓度优选为1×1015cm-3以上。
在此，可以通过在不供给掺杂剂气体的情况下生长外延层并通过用SIMS(二次离子质谱法)分析外延层中的氮浓度来测量“氮的背景浓度”。
在外延层中，氮的背景浓度优选为1×1015cm-3以下，因为可以提高氮浓度的面内均匀性。氮的背景浓度越低越好，并且背景浓度更优选为8×1014cm-3以下，并且特别优选为5×1014cm-3。
[CVD设备]
将对CVD设备的构造进行说明。根据该构造，可以提高载流子浓度的面内均匀性。如图7和图8中所示，CVD设备200包含加热元件220、热绝缘体205、石英管204和感应加热线圈203。
如图9中所示，设置两个加热元件220，并且加热元件220各自具有包含弯曲部207和平坦部208的半圆柱形中空结构。两个平坦部208被配置成彼此相对。由两个平坦部208包围的空间用作反应室(沟道202)。沟道202上设置有凹部，基板保持架(基座210)设置于该凹部中。基座210能够保持碳化硅单晶基板10并且被构造为可旋转的。
热绝缘体205被配置成包围加热元件220的外周部。沟道202通过热绝缘体205与CVD设备200的外部热绝缘。石英管204被配置成包围热绝缘体205的外周部。感应加热线圈203沿着石英管204的外周部卷绕。在CVD设备200中，向感应加热线圈203供给交流电，从而对加热元件220进行感应加热。以这种方式，可以控制沟道内的温度。
图9为显示基座210周围的构造的示意平面图。图9中的第二箭头92表示基座210的旋转方向。此外，第一箭头91表示原料气体的供给方向。原料气体包含掺杂剂气体。如第一箭头91所示，原料气体沿一个方向流动。然而，由于基座210旋转，因此碳化硅单晶基板10在基座210的旋转方向上基本上被均匀地供给原料气体。因此，在外延层20中，可以提高氮浓度的面内均匀性。
[基座和加热元件的构造]
为了降低外延层中的氮的背景浓度，期望基座210和加热元件220各自由具有低氮浓度的材料构成。图9中的第三箭头93表示从基座210放出的氮，并且第四箭头94表示从加热元件220放出的氮。如第三箭头93和第四箭头94所示，当基座210和加热元件220各自含有氮时，该氮与原料气体一起被供给到碳化硅单晶基板10和外延层，并且变成氮背景。
图10为显示外延层的直径方向上的氮浓度分布的第一例的图。在图10中，虚线301表示源于掺杂剂气体的氮的分布，而点线302表示源于基座210等放出的氮的氮分布。也就是说，点线302表示背景。在这种情况下，实际的氮分布由通过加和虚线301和点线302而获得的实线303表示。以这种方式，面内均匀性由于背景的影响而变低。这样的倾向在外延层的氮浓度被设定为低的情况下变得显著。氮浓度被设定为低的情况是指例如氮浓度被设定为2×1016cm-3以下的情况。
鉴于此，在本实施方式中，基座210和加热元件220各自被构造为具有低的氮含量。图11为显示基座周围的构造的示意剖视图。如图11中所示，基座210包含第一基础构件211和覆盖第一基础构件211的第一涂层部212。此外，加热元件220包含第二基础构件221和覆盖第二基础构件221的第二涂层部222。
第一基础构件211和第二基础构件221各自例如由碳材料构成。第一基础构件211和第二基础构件221各自优选具有10ppm以下且更优选5ppm以下的氮浓度。第一涂层部212和第二涂层部222各自例如由碳化硅(SiC)或碳化钽(TaC)构成。第一涂层部212和第二涂层部222各自的氮浓度优选为10ppm以下且更优选为5ppm以下。
在图11中，第五箭头95表示从第一基础构件211放出的氮，并且第六箭头96表示从第一涂层部212放出的氮。此外，第七箭头97表示从第二基础构件221放出的氮，并且第八箭头98表示从第二涂层部222放出的氮。如上所述，通过将各构件的氮浓度设定得低，可以充分地减少来自所述构件的氮。因此，外延层中的氮的背景浓度可以为1×1015cm-3以下。
图12为显示外延层的直径方向上的氮浓度分布的第二例的图。在第二例中，各自具有低氮浓度的构件用于基座等。如图12中所示，通过充分降低表示背景的点线302，表示外延层20中的氮浓度分布的实线303可以更接近于表示理想分布的虚线301。
[预热结构]
如图7中的第一箭头91所示，原料气体经由管道256供给到反应室(沟道202)。原料气体包含硅烷(SiH4)气体、丙烷(C3H8)气体、氨(NH3)气体等。对于载气，例如使用氢气(H2)。载气可以包含稀有气体，例如氩气。以使得各原料气体在到达碳化硅单晶基板10之前热分解的方式对沟道202的环境进行调节。
期望作为原料气体中的掺杂剂气体的氨气在被供给到沟道202之前通过对其进行充分加热而预先热分解，以提高外延层中的氮浓度(载流子浓度)的面内均匀性。例如，在图7中所示的预热结构257中，可以预先加热氨气。预热结构257包含加热至1300℃以上的室。氨气在通过预热结构257内部时被充分热分解，然后被供给到沟道202。利用这样的构造，氨气可以被热分解而不会在气体的流动中产生大的湍流。在此，预热结构257中包含的“室”是指用于加热气体的空间。例如，预热结构257中包含的“室”广义地涵盖：从外部进行加热的细长管道；内部设置有电加热线圈的室；和具有设置有散热片等的内壁面的宽室等。
预热结构257的内壁面的温度更优选为1350℃以上，以促进氨气的热分解。此外，考虑到热效率，预热结构257的内壁面的温度优选为1600℃以下。预热结构257可以与沟道202成一体，且可以与其分开。此外，通过预热结构257内部供给的气体可以仅仅是氨气或者可以包含不同的气体。例如，全部原料气体可以通过预热结构257的内部进行供给。
[第三实施方式]
[第三实施方式的概述]
列出并说明本公开的第三实施方式。
[1]外延晶片(碳化硅外延基板)包含具有主表面的碳化硅层(外延层)。在外延层的主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。外延层的主表面中的凹坑的面密度为1000个cm-2以下。
当在碳化硅基板(碳化硅单晶基板)上形成外延层时，可以在外延层的主表面中形成微小的凹坑。这些凹坑各自为具有约数纳米至约数十纳米的深度的凹陷，并且具有包含{0001}面的侧表面。本发明人发现，这样的凹坑是增加作为碳化硅半导体装置的栅极绝缘膜的氧化物膜的膜厚度变化的原因。
具体地，具有4H型六方晶体结构的碳化硅具有氧化速率的面取向依赖性，使得氧化速率根据面取向而不同。因此，(000-1)面(C面)的氧化速率最快，并且(0001)面(Si面)的氧化速率最慢。因此，当在外延层的主表面上形成用于碳化硅半导体装置的栅极绝缘膜(氧化物膜)时，氧化物膜的厚度由于氧化速率的面取向依赖性而变化。特别地，由于包含(0001)面的凹坑的侧表面的氧化速率最慢，因此在凹坑的侧表面附近形成的氧化物膜的厚度局部变薄。因此，在凹坑的侧表面附近，局部地形成电流的泄漏路径，结果是氧化物膜的绝缘性能可能劣化。在使用这样的碳化硅外延基板制造的碳化硅半导体装置中，由于施加高电场而导致栅极绝缘膜的绝缘性能随着时间推移而劣化。当栅极绝缘膜的绝缘性能劣化时，漏电流可能增加，结果是碳化硅半导体装置的击穿电压随着时间推移而劣化。换句话说，碳化硅半导体装置的长期可靠性受损。
根据上述说明，随着凹坑的深度变深，氧化物膜的膜厚度的变化变大。特别地，当自外延层的主表面起算的最大深度(对应于整个凹坑的最大深度)变为8nm以上时，氧化物膜的膜厚度的变化显著增加，由此影响碳化硅半导体装置的长期可靠性。另一方面，当凹坑自主表面起算的最大深度小于8nm时，氧化物膜的膜厚度的变化几乎不影响碳化硅半导体装置的长期可靠性。因此，通过降低各自具有自主表面起算8nm以上的最大深度的凹坑的面密度，可以减小氧化物膜的膜厚度的变化，由此提高碳化硅半导体装置的长期可靠性。
此外，本发明人坚持不懈地进行了将主表面中的凹坑的面密度降低到可降低氧化物膜的厚度的变化对长期可靠性的影响的程度的研究。结果发现，通过将主表面中的凹坑的面密度降低到至少1000个cm-2以下，可以降低对碳化硅半导体装置的长期可靠性的影响。外延层的主表面中的凹坑的面密度优选为1000个cm-2以下，更优选为100个cm-2以下，并且进一步优选为10个cm-2以下。
[2]优选地，在[1]中，外延层中的贯通螺旋位错密度低于外延层中的贯通刃型位错密度。
在外延层的主表面中形成的凹坑源于主要在外延层中的贯通位错。具体地，各自具有自主表面起算8nm以上的最大深度的凹坑源于贯通螺旋位错，而各自具有自主表面起算小于8nm的最大深度的凹坑源于贯通刃型位错。因此，为了降低凹坑的面密度，降低外延层中的贯通螺旋位错密度是有效的。另一方面，无需降低外延层中的贯通刃型位错密度。因此，根据包含具有低于贯通刃型位错密度的贯通螺旋位错密度的上述外延层的碳化硅外延基板，使深凹坑的面密度降低。因此，可以减小氧化物膜的膜厚度的变化。
[3]优选地，在[2]中，外延层中的贯通刃型位错密度为1000个cm-2以上。因此，外延层中的贯通螺旋位错的比率小于其中的贯通刃型位错的比率，结果是深凹坑的面密度降低到1000个cm-2以下。由此，可以降低氧化物膜的膜厚度的变化。
可以通过经由选择性蚀刻形成蚀坑并使用例如光学显微镜观察所述蚀坑来测量贯通螺旋位错密度和贯通刃型位错密度。用于选择性蚀刻的方法的例子包括在加热的氢氧化钾的熔融盐(熔融KOH)中浸渍等。或者，基于深凹坑和浅凹坑分别源于贯通螺旋位错和贯通刃型位错的这样的事实，可以通过使用缺陷检查装置观察外延层的主表面来测量贯通螺旋位错密度和贯通刃型位错密度。
[4]优选地，在[1]至[3]中，外延晶片还包含碳化硅单晶基板，其具有第一主表面，在所述第一主表面上形成有外延层。第一主表面对应于相对于{0001}面具有10°以下的偏角的面。当将具有相对于基面倾斜的第一主表面的这样的偏基板(オフ基板)用于碳化硅单晶基板时，基板中的大部分基面位错在外延生长期间被转换为贯通刃型位错。由此，可以增加外延层中的贯通刃型位错密度。因此，外延层中的贯通螺旋位错密度降低，从而降低深凹坑的面密度。
[第三实施方式的详情]
[碳化硅外延基板的构造]
如图2中所示，碳化硅外延基板100主要包含碳化硅单晶基板10和外延层20。碳化硅单晶基板10例如由碳化硅单晶构成。碳化硅单晶基板的碳化硅具有六方晶体结构，并且具有例如4H型的多型体。碳化硅单晶基板包含n型杂质，例如氮(N)。碳化硅单晶基板具有例如5.0×1018cm-3以上且2.0×1019cm-3以下的杂质浓度。碳化硅单晶基板具有例如100mm以上(4英寸以上)、优选150mm以上(6英寸以上)的直径。
碳化硅单晶基板10具有第一主表面11和第一主表面11相反侧的第二主表面12。第一主表面11和第二主表面12各自可以对应于{0001}面或相对于{0001}面具有预定偏角(例如、10°以下的偏角)的面。例如，第一主表面11可以对应于(0001)面(Si面)或相对于(0001)面(Si面)具有上述偏角的面，并且第二主表面12可以对应于(000-1)面(C面)或相对于(000-1)面(C面)具有上述偏角的面。
外延层20形成在碳化硅单晶基板10的第一主表面11上。外延层例如由碳化硅单晶构成。与碳化硅单晶基板一样，外延层包含n型杂质，例如氮。外延层的杂质浓度例如为1.0×1015cm-3以上且1.0×1016cm-3以下。因此，外延层中的杂质浓度优选低于碳化硅单晶基板中的杂质浓度。需要说明的是，可以通过使用例如二次离子质谱法(SIMS)测量基板的厚度方向上的杂质浓度来确定碳化硅外延基板中的碳化硅单晶基板与外延层之间的边界。
外延层为通过气相外延生长法例如CVD在碳化硅单晶基板的第一主表面11上形成的外延生长层。更具体地，通过使用硅烷(SiH4)和丙烷(C3H8)作为原料气体并使用氮气(N2)或氨气(NH3)作为掺杂剂气体的CVD来形成外延层。外延层包含通过上述氮气或氨气的热分解而产生的氮(N)原子，并且因此具有n型导电型。
需要说明的是，如上所述当第一主表面11相对于(0001)面倾斜时，通过台阶流动生长形成外延层。因此，与碳化硅单晶基板一样，外延层由4H型碳化硅构成，因此抑制了不同类型的多型体混入其中。外延层具有例如约10μm以上且约50μm以下的厚度。
在外延层20的主表面21上形成有多个凹坑。所述多个凹坑包括：各自具有自主表面起算相对深的深度的凹坑；和各自具有自主表面起算相对浅的深度的凹坑。
深凹坑各自具有自主表面起算8nm以上的最大深度。该最大深度为整体凹坑的最大深度。另一方面，浅凹坑各自具有自主表面起算小于8nm的最大深度。
在主表面中形成的凹坑各自具有侧表面。所述侧表面相对于主表面倾斜，结果是凹坑以锥状向开口扩展。凹坑的侧表面包含{0001}面。
在此，在外延层的主表面中形成的凹坑源于主要在外延层中的贯通位错。4H型碳化硅单晶中的代表性位错的例子包括贯通螺旋位错(TSD)、贯通刃型位错(TED)和基面位错(BPD)。这些位错包含在4H型碳化硅单晶基板中，并且传播并承接到外延层。在传播期间，这些位错的结构可以以各种方式转换。
贯通螺旋位错(TSD)在4H型碳化硅单晶中基本上沿c轴方向传播。如图2中所示，在外延生长期间，4H型碳化硅单晶基板中的大部分贯通螺旋位错毫无变化地承接到外延层中。由于贯通螺旋位错已经在外延层中传播，因此在外延层的主表面中形成相对深的凹坑。
贯通刃型位错(TED)在4H型碳化硅单晶中基本上沿c轴方向传播。另一方面，基面位错(BPD)在4H型碳化硅单晶内的基面((0001)面)中传播。由于贯通刃型位错和基面位错具有相等的伯格斯矢量，因此贯通刃型位错与基面位错各自的结构可以在它们之间转换。在使用具有相对于基面倾斜的第一主表面的偏基板的外延生长中，基板中的大部分基面位错转换为贯通刃型位错，如图2中所示。另一方面，基板中的大部分贯通刃型位错在相比于贯通刃型位错无变化的同时在外延层中传播。由于从基面位错转换来的贯通刃型位错和在外延层中传播的贯通刃型位错，在外延层的主表面中形成相对浅的凹坑。
主表面中的深凹坑的面密度优选为1000个cm-2以下，更优选为100个cm-2以下，并且进一步优选为10个cm-2以下。如上所述，深凹坑源于主要存在于外延层中的贯通螺旋位错，而浅凹坑源于主要存在于外延层中的贯通刃型位错。因此，为了将主表面中的深凹坑的面密度降低到上述范围，将外延层中的贯通螺旋位错密度降低到上述范围是有效的。另一方面，由于外延层中的贯通刃型位错密度无需降低，因此外延层中的贯通刃型位错密度优选高于外延层中的贯通螺旋位错密度。优选地，外延层中的贯通刃型位错密度为1000个cm-2以上，并且更优选为3000个cm-2以上。
需要说明的是，例如可以通过对将碳化硅外延基板在加热到520℃的熔融KOH中浸渍5分钟进行蚀刻而产生的蚀坑数目进行计数来测量外延层中的贯通螺旋位错密度和贯通刃型位错密度。
[第四实施方式]
[第四实施方式的概述]
列出并说明本公开的第四实施方式。
[1]碳化硅外延基板包含：具有第一主表面的碳化硅单晶基板；和外延层，其形成在所述碳化硅单晶基板上并具有所述碳化硅单晶基板相反侧的主表面。所述外延层具有10μm以上的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。主表面中的凹坑的面密度为1000个cm-2以下。外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。
根据这种碳化硅外延基板，可以实现对深凹坑的抑制和载流子浓度的面内均匀性两者。由此，可以在保持半导体装置的成品率的同时提高半导体装置的可靠性。
各个半导体装置的击穿电压取决于外延层的载流子浓度。当外延层中的载流子浓度的面内均匀性变低时，半导体装置的击穿电压改变，由此影响成品率。因此，当生长外延层时，需要选择使载流子浓度的面内均匀性变得尽可能高的条件。
还期望提高半导体装置的可靠性。然而，在本发明人的研究中，发现载流子浓度的面内均匀性与半导体装置的可靠性具有权衡关系。也就是说，当外延层在载流子浓度的面内均匀性变高的条件下生长时，很有可能在外延层的表面中产生各自呈沟槽状的微小缺陷(凹坑)。当在这样的外延层上形成氧化物膜时，氧化物膜的膜厚度在深凹坑周围变化。在氧化物膜中膜厚度薄的部分，电场易于集中。因此，当深凹坑增加时，也认为氧化物膜的寿命降低。
在此，本发明人发现了关于凹坑的以下新知识。凹坑的深度取决于外延层的生长条件。凹坑只形成在外延层的表面中。当凹坑自外延层的表面起算的最大深度变为8nm以上时，凹坑引起氧化物膜的厚度变化。
可以根据外延层的面内的载流子浓度的标准偏差(σ)对面内的载流子浓度的平均值(ave)的比率来评价“载流子浓度的面内均匀性”。也就是说，当通过将标准偏差(σ)除以平均值(ave)获得的值(σ/ave)的百分比为较低的值时，可以将载流子浓度的面内均匀性评价为较高。根据本发明人的研究，当“σ/ave”的百分比为10％以下时，可以保持半导体装置的成品率。
[2]碳化硅单晶基板可以具有100mm以上且200mm以下的直径。
[3]外延层可以具有200μm以下的厚度。
[4]载流子浓度可以为1×1014cm-3以上且1×1016cm-3以下。
[5]第一主表面可以对应于(000-1)面或相对于(000-1)面倾斜1°以上且8°以下的面。
[6]碳化硅外延基板包含：碳化硅单晶基板，其具有第一主表面并具有100mm以上且200mm以下的直径；和外延层，其形成在所述碳化硅单晶基板上并具有所述碳化硅单晶基板相反侧的主表面。外延层具有10μm以上且200μm以下的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。主表面中的凹坑的面密度为1000个cm-2以下。外延层的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。
根据这种碳化硅外延基板，可以实现对深凹坑的抑制和载流子浓度的面内均匀性两者。
[第四实施方式的详情]
[碳化硅外延基板]
如图2中所示，碳化硅外延基板100包含：碳化硅单晶基板10；和形成在碳化硅单晶基板10上的外延层20。
[碳化硅单晶基板]
期望碳化硅单晶基板10的碳化硅具有4H-SiC的多型体，因为4H-SiC在电子迁移率、介电强度等方面比其它多型体优异。碳化硅单晶基板10可以具有100mm以上的直径。当其直径为100mm以上时，可以降低半导体装置的制造成本。从同样的观点来看，碳化硅单晶基板10的直径可以为150mm以上。碳化硅单晶基板10的直径可以为200mm以下。当其直径为200mm以下时，可以提高半导体装置的成品率。
碳化硅单晶基板10具有第一主表面11。外延层20形成在第一主表面11上。第一主表面11可以对应于(0001)面或相对于(0001)面倾斜1°以上且8°以下的面。(0001)面也被称为“硅面”。通过使外延层在硅面侧生长，可以抑制引入作为背景的杂质。
第一主表面11优选对应于相对于(0001)面倾斜1°以上且8°以下的面。也就是说，碳化硅单晶基板10优选具有1°以上且8°以下的偏角。通过将偏角引入碳化硅单晶基板10中，在第一主表面11中诱导台阶流动生长。由此，可以抑制不同的多型体混入其中。期望设置偏角的方向为<11-20>方向。偏角的上限更优选为7°，特别优选为6°并且最优选为5°。偏角的下限更优选为2°并且特别优选为3°。
[外延层]
外延层20为在第一主表面11上外延生长的碳化硅单晶层。例如，外延层含有氮(N)作为掺杂剂。
外延层具有10μm以上的厚度。当外延层的厚度小于10μm时，可能难以在抑制深凹坑产生的同时维持载流子浓度的高面内均匀性。外延层20的厚度的下限可以为20μm或50μm。外延层的厚度的上限可以为200μm、150μm或100μm。
外延层20具有碳化硅单晶基板10相反侧的主表面21。在主表面上形成有凹坑。凹坑大致分为：各自具有自主表面起算8nm以上的最大深度的深凹坑；和各自具有自主表面起算小于8nm的最大深度的浅凹坑。根据本发明人的研究，氧化物膜的寿命主要受这样的深凹坑的影响。
在第四实施方式中，主表面中的深凹坑的面密度为1000个cm-2以下。由此，可以提高使用碳化硅外延基板100制造的半导体装置的可靠性。深凹坑的面密度越低越好，并且面密度理想地为0。深凹坑的面密度优选为100个cm-2以下，更优选为10个cm-2以下，特别优选为1个cm-2以下，并且最优选为0.1个cm-2以下。
外延层中的载流子浓度的面内均匀性，即σ/ave的百分比为10％以下。因此，可以维持半导体装置的成品率。“σ/ave”的百分比越小越好，并且百分比理想地为0。“σ/ave”的百分比更优选为8％以下，特别优选为6％以下，并且最优选为4％以下。
外延层的载流子浓度可以为1×1014cm-3以上且1×1016cm-3以下。通过将载流子浓度设定为1×1016cm-3以下，可以实现具有高击穿电压的半导体装置。考虑到半导体装置的导通电阻，载流子浓度可以为1×1014cm-3以上。载流子浓度的上限可以为8×1015cm-3或5×1015cm-3。载流子浓度的下限可以为5×1014cm-3或1×1015cm-3。
掺杂剂的背景浓度优选为1×1014cm-3以下。掺杂剂的背景是指除了有意引入外延层中的掺杂剂之外的掺杂剂。例如，从CVD设备中的构件放出并包含在外延层中的氮等是背景。可以通过在不供给掺杂剂气体的情况下使外延层生长并通过经由SIMS分析外延层中的掺杂剂浓度来测量背景浓度。
可以通过将背景浓度设定为1×1014cm-3以下来提高载流子浓度的面内均匀性。背景浓度越低越好。背景浓度更优选为8×1013cm-3以下，并且特别优选为5×1013cm-3以下。
[变形例]
接着，将对第四实施方式的变形例进行说明。以下主要对与上文的不同之处进行说明，并且不会重复地进行相同解释。
在变形例的碳化硅外延基板中，碳化硅单晶基板10的第一主表面11对应于(000-1)面或相对于(000-1)面倾斜1°以上且8°以下的面。(000-1)面被称为“碳面”。通常，与在硅面侧的外延生长相比，在碳面侧的外延生长中，更有可能从外部引入作为杂质的氮。因此，在碳面侧生长的外延层中，难以维持载流子浓度的高面内均匀性。
然而，根据本实施方式，在碳面侧生长的外延层中，也可以维持高的载流子浓度的面内均匀性。在碳面侧生长的外延层中，预期可以提高沟道迁移率等。
变形例的碳化硅单晶基板10的直径可以为100mm以上或200mm以下。外延层20具有主表面21。主表面中的凹坑的面密度为1000个cm-2以下。
尽管变形例的外延层20为在碳面侧生长的外延层，但通过将载流子浓度的标准偏差除以其平均值获得的值(σ/ave)的百分比为10％以下。例如，在具有6英寸的直径的碳化硅外延基板中，当在面内的25个点测量载流子浓度时，σ/ave的百分比可以降低到3％以下。
在此，如下设定面内的25个测量点。首先，假设碳化硅外延基板的平面形状为圆形，绘制经过圆的中心点并延伸穿过主表面的第一直线。接着，绘制经过圆的中心点、与第一直线正交并且延伸穿过主表面的第二直线。在第一直线上，从圆的中心点到线的一端以10mm的间隔设定六个测量点。同样，从圆的中心点到线的另一端以10mm的间隔设定六个测量点。因此，在第一直线上设定总共12个测量点。以相同的方式，在第二直线上设定总共12个测量点。以这种方式，在面内设定包括圆的中心点和24个测量点的25个测量点。
本文公开的实施方式在任何方面都是说明性而非限制性的。本发明的范围由权利要求限定，而不是由上述实施方式限定，并且旨在包括与权利要求等价的范围和含义内的任何修改。
标号说明
1：浅凹坑；2：深凹坑；5：测量点；10：碳化硅单晶基板；11：第一主表面；12：第二主表面；20：外延层；21：主表面；30：圆形凹坑；40：三角形凹坑；50：棒状凹坑；51：第一宽度；52：第二宽度；91：第一箭头；92：第二箭头；93：第三箭头；94：第四箭头；95：第五箭头；96：第六箭头；97：第七箭头；98：第八箭头；100：碳化硅外延基板；101：第一层；102：第二层；200：CVD设备；202：沟道；203：感应加热线圈；204：石英管；205：热绝缘体；207：弯曲部；208：平坦部；210：基座；211：第一基础构件；212：第一涂层部；220：加热元件；221：第二基础构件；222：第二涂层部；256：管道；257：预热结构；301：虚线；302：点线；303：实线。

Claims (10)

1.一种碳化硅外延基板，其包含：
碳化硅单晶基板、和
在所述碳化硅单晶基板上的外延层；
所述碳化硅单晶基板具有100mm以上的直径，
所述外延层具有10μm以上的厚度，
所述外延层具有1×1014cm-3以上且1×1016cm-3以下的载流子浓度，
所述外延层的面内的所述载流子浓度的标准偏差对所述面内的所述载流子浓度的平均值的比率为10％以下，
所述外延层具有主表面，
所述主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa，
在所述主表面中，源于贯通螺旋位错的凹坑的面密度为1000个cm-2以下，
所述凹坑各自具有自所述主表面起算8nm以上的最大深度。
2.根据权利要求1所述的碳化硅外延基板，其中，
所述面密度为100个cm-2以下。
3.根据权利要求1所述的碳化硅外延基板，其中，
所述面密度为10个cm-2以下。
4.根据权利要求1所述的碳化硅外延基板，其中，
所述面密度为1个cm-2以下。
5.根据权利要求1所述的碳化硅外延基板，其中，
所述直径为150mm以上。
6.根据权利要求1所述的碳化硅外延基板，其中，
所述直径为200mm以上。
7.根据权利要求1所述的碳化硅外延基板，其中，
所述比率为5％以下。
8.根据权利要求1所述的碳化硅外延基板，其中，
所述最大深度为20nm以上。
9.根据权利要求1所述的碳化硅外延基板，其中，
所述凹坑各自具有包含第一宽度和第二宽度的平面形状，所述第一宽度在第一方向上延伸，所述第二宽度在垂直于所述第一方向的第二方向上延伸，并且
所述第一宽度为所述第二宽度的两倍以上。
10.一种碳化硅外延基板，其包含：
碳化硅单晶基板、和
在所述碳化硅单晶基板上的外延层；
所述碳化硅单晶基板具有100mm以上的直径，
所述外延层具有10μm以上的厚度，
所述外延层具有1×1014cm-3以上且1×1016cm-3以下的载流子浓度，
所述外延层的面内的所述载流子浓度的标准偏差对所述面内的所述载流子浓度的平均值的比率为10％以下，
所述外延层具有主表面，
所述主表面在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa，
在所述主表面中，源于贯通螺旋位错的凹坑的面密度为1000个cm-2以下，
所述凹坑各自具有包含第一宽度和第二宽度的平面形状，所述第一宽度在第一方向上延伸，所述第二宽度在垂直于所述第一方向的第二方向上延伸，
所述第一宽度为所述第二宽度的两倍以上，
所述凹坑各自具有自所述主表面起算20nm以上的最大深度。
CN201580053722.6A 2014-10-01 2015-08-18 碳化硅外延基板 Pending CN106715767A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014-203159 2014-10-01
JP2014203159 2014-10-01
JP2014-226077 2014-11-06
JP2014226077 2014-11-06
JP2014-262111 2014-12-25
JP2014262111 2014-12-25
PCT/JP2015/073134 WO2016051975A1 (ja) 2014-10-01 2015-08-18 炭化珪素エピタキシャル基板

Publications (1)

Publication Number Publication Date
CN106715767A true CN106715767A (zh) 2017-05-24

Family

ID=55630021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053722.6A Pending CN106715767A (zh) 2014-10-01 2015-08-18 碳化硅外延基板

Country Status (5)

Country Link
US (1) US20180233562A1 (zh)
JP (2) JPWO2016051975A1 (zh)
CN (1) CN106715767A (zh)
DE (1) DE112015004520T5 (zh)
WO (1) WO2016051975A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844186A (zh) * 2017-09-08 2019-06-04 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN112210824A (zh) * 2019-07-11 2021-01-12 Skc株式会社 用于生长碳化硅晶锭的粉末以及碳化硅晶锭的制备方法
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底
WO2022006927A1 (zh) * 2020-07-07 2022-01-13 深圳市纳设智能装备有限公司 一种碳化硅外延设备的cvd反应模块
CN114761628A (zh) * 2019-12-02 2022-07-15 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005034T5 (de) * 2016-10-04 2019-06-27 Sumitomo Electric Industries, Ltd. Siliziumkarbid-epitaxiesubstrat und verfahren zur herstellung einer siliziumkarbid-halbleitervorrichtung
JP6233555B1 (ja) * 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
US20200043725A1 (en) * 2016-10-28 2020-02-06 Sumitomo Electric Industries, Ltd. Method for manufacturing a silicon carbide epitaxial substrate
JP6865431B2 (ja) * 2017-02-16 2021-04-28 国立大学法人埼玉大学 エッチング方法
JP6949358B2 (ja) * 2017-07-28 2021-10-13 学校法人関西学院 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、及びＳｉＣウエハの製造方法
JP7127283B2 (ja) * 2018-01-05 2022-08-30 富士電機株式会社 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP7001517B2 (ja) * 2018-03-26 2022-01-19 東京エレクトロン株式会社 成膜装置及び成膜方法
CN114651091B (zh) * 2019-12-02 2024-04-19 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法
FR3118284B1 (fr) * 2020-12-17 2022-11-04 Commissariat Energie Atomique Dispositif électronique en siliciure de carbone et son procédé de fabrication
JP7245586B1 (ja) 2022-06-02 2023-03-24 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP2024042428A (ja) * 2022-09-15 2024-03-28 株式会社レゾナック ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
JP7435880B2 (ja) * 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086518A (ja) * 2001-09-10 2003-03-20 Toshiba Corp 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2006066722A (ja) * 2004-08-27 2006-03-09 Shikusuon:Kk エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
JP2008074664A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
CN103789822A (zh) * 2012-10-31 2014-05-14 Lg伊诺特有限公司 外延片
WO2014125550A1 (ja) * 2013-02-13 2014-08-21 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014166957A (ja) * 2014-04-24 2014-09-11 Sumitomo Electric Ind Ltd 炭化珪素半導体およびその製造方法と製造装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2003086518A (ja) * 2001-09-10 2003-03-20 Toshiba Corp 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
JP2006066722A (ja) * 2004-08-27 2006-03-09 Shikusuon:Kk エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP2008074664A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
CN102576666A (zh) * 2009-08-28 2012-07-11 昭和电工株式会社 SiC外延晶片及其制造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
CN103789822A (zh) * 2012-10-31 2014-05-14 Lg伊诺特有限公司 外延片
WO2014125550A1 (ja) * 2013-02-13 2014-08-21 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844186A (zh) * 2017-09-08 2019-06-04 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN109844186B (zh) * 2017-09-08 2020-02-21 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底
CN112210824A (zh) * 2019-07-11 2021-01-12 Skc株式会社 用于生长碳化硅晶锭的粉末以及碳化硅晶锭的制备方法
CN114761628A (zh) * 2019-12-02 2022-07-15 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法
WO2022006927A1 (zh) * 2020-07-07 2022-01-13 深圳市纳设智能装备有限公司 一种碳化硅外延设备的cvd反应模块

Also Published As

Publication number Publication date
WO2016051975A1 (ja) 2016-04-07
JPWO2016051975A1 (ja) 2017-04-27
DE112015004520T5 (de) 2017-06-14
JP2016165004A (ja) 2016-09-08
US20180233562A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
CN106715767A (zh) 碳化硅外延基板
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
JP4946202B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法。
JP6677328B2 (ja) エピタキシャルウエハ
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
WO2015114961A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020125241A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2016031439A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN110214363A (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP6915627B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP2018177616A (ja) 炭化珪素エピタキシャル基板の製造方法
JP2017069239A (ja) 炭化珪素のエピタキシャル成長方法
JP2017057118A (ja) ＳｉＣ単結晶基板の前処理方法及びエピタキシャルＳｉＣウェハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524