CN106684139B - 基于Si衬底的GaN外延结构及其制备方法 - Google Patents
基于Si衬底的GaN外延结构及其制备方法 Download PDFInfo
- Publication number
- CN106684139B CN106684139B CN201510765108.4A CN201510765108A CN106684139B CN 106684139 B CN106684139 B CN 106684139B CN 201510765108 A CN201510765108 A CN 201510765108A CN 106684139 B CN106684139 B CN 106684139B
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- gan epitaxial
- substrate
- aln buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
本发明属于半导体技术领域，尤其公开了一种基于Si衬底的GaN外延结构，其包括在Si衬底上依次叠层设置的第一AlN缓冲层、层状滑移层、第二AlN缓冲层、AlxGa1‑xN缓冲层以及GaN外延层；AlxGa1‑xN缓冲层中Al的含量x的取值范围为0＜x＜1。本发明还公开了上述GaN外延结构的制备方法。根据本发明的GaN外延结构通过在Si衬底和GaN外延层之间制备层状滑移层，利用层状滑移层的内部层状结构，在受到张应力时，其内部的层状结构之间发生滑移，从而使后续外延的GaN外延层所承受的张应力大幅减小，抑制了GaN外延层表面裂纹的产生。
Description
技术领域
本发明属于半导体技术领域，具体地讲，涉及一种基于Si衬底的GaN外延结构及其制备方法。
背景技术
蓝宝石、Si和SiC是当下用于氮化镓基器件外延的主流衬底；其中，Si衬底的制备技术最为成熟，其可以制备成大尺寸、高质量的晶圆，且价格低廉。从器件的角度讲，Si衬底有利于器件散热，因此Si衬底上高电子迁移率晶体管(HEMT)器件是GaN功率器件研究的热点和重点。
在Si衬底上外延高质量的GaN的关键在于解决张应力问题。张应力的来源是Si和GaN在晶格常数和热膨胀系数上的差异。如果直接在Si衬底上外延，GaN会承受张应力，导致GaN表面出现裂纹，并且晶体质量差，不能用于器件制备。因此，如何降低GaN的张应力是抑制GaN表面裂纹产生和提高晶体质量的重点。目前，主要有如下几种技术：(1)AlxGa1-xN缓冲层技术；(2)插入层应力剪裁法；以及(3)选区外延方法。针对AlxGa1-xN缓冲层技术，其外延AlxGa1-xN缓冲层的工艺使得托盘上也覆盖一厚层AlxGa1-xN材料，高Al组分的AlxGa1-xN材料不易清除，覆盖的AlxGa1-xN材料会影响托盘的温度均匀性，导致工艺条件漂移；而为了彻底清除AlxGa1-xN材料，需要把托盘放入炉中进行清洁，增加了托盘的维护费用和时间。针对插入层应力剪裁法，常用的插入层有AlN/GaN超晶格、SiN插入层以及低温AlN插入层，但AlN/GaN超晶格插入层对设备的要求较高，外延工艺复杂，外延过程中需要阀门频繁地开关，对设备有损伤；而SiN插入层以及低温AlN插入层对外延工艺要求很高，插入层过厚会降低上层GaN的晶体质量，过薄又不能阻挡张应力的传播。针对选区外延方法，其需要增加一次外延工艺以及光刻、刻蚀等工艺；同时，在光刻等工艺过程中，无法避免对表面的沾污，导致二次外延后材料内部存在漏电通道，这会降低HEMT器件的性能。
发明内容
为解决上述现有技术存在的问题，本发明提供了一种基于Si衬底的GaN外延结构及其制备方法，该外延结构通过制备层状滑移层，利用该层内部的层状结构，在受到张应力时可产生内部层与层之间的滑移，从而大幅降低施加给GaN外延层的张应力，可有效抑制GaN外延层表面裂纹的产生。
为了达到上述发明目的，本发明采用了如下的技术方案：
一种基于Si衬底的GaN外延结构，包括在Si衬底上依次叠层的第一AlN缓冲层、层状滑移层、第二AlN缓冲层、AlxGa1-xN缓冲层以及GaN外延层；所述AlxGa1-xN缓冲层中Al的含量x的取值范围为0＜x＜1。
进一步地，所述GaN外延结构还包括设置于所述Si衬底与所述第一AlN缓冲层之间的铝阻隔层。
进一步地，所述层状滑移层的材料为六方氮化硼。
进一步地，所述层状滑移层的厚度为40nm～50nm。
进一步地，所述AlxGa1-xN缓冲层中Al的含量x的取值范围为0.2～0.4。
本发明的另一目的还在于公开了一种基于Si衬底的GaN外延结构的制备方法，包括：在Si衬底上制备第一AlN缓冲层；在所述第一AlN缓冲层上制备层状滑移层；在所述层状滑移层上逐层制备第二AlN缓冲层、AlxGa1-xN缓冲层以及GaN外延层；其中，所述AlxGa1-xN缓冲层中Al的含量x的取值范围为0＜x＜1。
进一步地，所述制备方法还包括：在所述Si衬底与所述第一AlN缓冲层之间制备铝阻隔层。
进一步地，所述层状滑移层的材料为六方氮化硼。
进一步地，在所述第一AlN缓冲层上制备所述层状滑移层的具体方法包括：在980℃～1100℃下通入硼源和氮源，采用脉冲原子层沉积法在所述第一AlN缓冲层上外延生长六方氮化硼。
进一步地，所述硼源和氮源采用交替通入方式，所述硼源的通入流量为15sccm～20sccm，所述氮源的通入流量为1900sccm～2200sccm，所述硼源和氮源的通入时间之比为12s～18s:10s～15s；其中，所述硼源与所述氮源的通入之间具有10s～25s的间隔时间，以使所述硼源中的硼原子进行迁移。
进一步地，所述硼源、氮源分别为B(C2H5)3、NH3。
进一步地，所述层状滑移层的厚度为40nm～50nm；所述第一AlN缓冲层的厚度为20nm～60nm；所述第二AlN缓冲层的厚度为200nm～400nm；所述AlxGa1-xN缓冲层的厚度为500nm～1μm；所述GaN外延层的厚度不超过1.5μm。
本发明通过在Si衬底和GaN外延层之间制备层状滑移层，利用层状滑移层的内部层状结构，在受到张应力时，其内部的层状结构之间发生滑移，从而使后续外延的GaN外延层所承受的张应力大幅减小，抑制了GaN外延层表面产生裂纹。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的基于Si衬底的GaN外延结构的结构示意图；
图2是根据本发明的基于Si衬底的GaN外延结构的制备方法的步骤流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
图1是根据本发明的实施例的基于Si衬底的GaN外延结构的结构示意图。
参照图1所示，根据本发明的实施例的基于Si衬底的GaN外延结构包括：Si衬底1，以及在其上依次叠层设置的铝阻隔层2、第一AlN缓冲层31、层状滑移层4、第二AlN缓冲层32、AlxGa1-xN缓冲层33以及GaN外延层5；所述AlxGa1-xN缓冲层中Al的含量x的取值范围为0＜x＜1，优选为0.2～0.4。
一般地，用作GaN外延技术的硅衬底均指表面为(111)晶面的硅片；也就是说，所述Si衬底1为Si(111)。
优选地，设置在Si衬底1上的铝阻隔层2可进一步对NH3与Si(111)起到良好的阻隔作用，以防止SiN的生成。铝阻隔层2由一层铝原子构成，其厚度为0.5nm～1nm，在本实施例中，铝阻隔层2的厚度为1nm。
具体地，在本实施例中，层状滑移层4的材料为六方氮化硼(h-BN)；h-BN具有层状结构，其内部层与层之间依靠范德瓦尔斯力维持，且其晶格常数和热膨胀系数均小于Si衬底1。因此在制备的过程中，在高温下，h-BN的晶格结构因承受张应力而产生层与层之间的滑移，后续生长的第二AlN缓冲层32、AlxGa1-xN缓冲层33以及GaN外延层5所承受的张应力会大幅降低，从而抑制了GaN外延层5上裂纹的产生；也就是说，上述层与层之间的滑移减弱了第二AlN缓冲层32、AlxGa1-xN缓冲层33以及GaN外延层5等后续生长的结构所承受的张应力。但本发明的层状滑移层4的材料并不限于本实施例中的h-BN，其他如石墨烯等其他具有层状结构的材料均可。
设置在铝阻隔层2上的第一AlN缓冲层31、以及设置在层状滑移层4上的第二AlN缓冲层32、AlxGa1-xN缓冲层33均可为GaN外延层5提供压应力，抑制张应力，从而防止GaN外延层5出现裂纹。所述第一AlN缓冲层31的厚度为20nm～60nm，第二AlN缓冲层32的厚度为200nm～400nm，AlxGa1-xN缓冲层33的厚度为500nm～1μm，GaN外延层5的厚度不超过1.5μm；在本实施例中，AlN缓冲层31、第二AlN缓冲层32、AlxGa1-xN缓冲层33、GaN外延层5的厚度分别为20nm、200nm、700nm、1.5μm。
在本实施例中，第一AlN缓冲层31的设置同时起到了改善Si衬底1的浸润性的作用，以保证后续其他结构的生长。另外，在所述第一AlN缓冲层31以及后续其他含氮层的制备过程中，均需通入NH3作为氮源，而Al较Si(111)优先与NH3反应生成第一AlN缓冲层31，在一定程度上抑制了NH3与Si(111)的接触，从而防止SiN的生成。
值得说明的是，所述AlxGa1-xN缓冲层33中Al的含量x的取值范围为0＜x＜1，优选为0.2～0.4，在本实施例中，x的取值为0.3；根据本发明的实施例，AlxGa1-xN仅需一层即可，无需若干x取值的渐变层的叠层。本实施例中x的取值较小，因此，在制备AlxGa1-xN缓冲层33的过程中，可避免在托盘上覆盖高Al组分(一般为x取值大于0.5)的AlxGa1-xN材料，不会增加额外的托盘清洁维护工作，从而降低了制备成本、缩短了制备时间。
以下将结合图2对本实施例的基于Si衬底的GaN外延结构的制备方法进行详细的描述。
在步骤110中，在Si衬底1上逐层制备铝阻隔层2、第一AlN缓冲层31。
具体地，采用金属有机化合物气相外延技术(MOCVD)，于950℃～980℃下，在Si(111)上沉积1nm厚的金属铝，然后再向MOCVD生长反应室中同时通入Al(CH3)3和NH3作为铝源和氮源，沉积20nm厚的AlN；也就是说，Si衬底1为晶面取向为(111)的硅片，铝阻隔层2的材料为金属铝，第一AlN缓冲层31的材料为AlN。在第一AlN缓冲层31的制备过程中，所通入的NH3优先与铝源Al(CH3)3反应形成第一AlN缓冲层31，可防止NH3与Si(111)接触生成SiN；而铝阻隔层2的设置可更好地防止通入的NH3与Si(111)相接触生成SiN。与此同时，第一AlN缓冲层31可提供压应力，抑制张应力，防止GaN外延层5出现裂纹；还可改善Si衬底1的浸润性，以保证GaN外延层5良好的晶体质量以及表面形貌。
根据本发明的实施例的铝阻隔层2以及第一AlN缓冲层31的生长厚度一般分别控制在0.5nm～1nm和20nm～60nm即可。
在步骤120中，在第一AlN缓冲层31上制备层状滑移层4。
具体地，将MOCVD生长反应室升温至1020℃，采用脉冲原子层沉积法，按照硼源20sccm的通入流量、15s的通入时间，停歇18s的间隔时间，以及氮源2000sccm的通入流量、10s的通入时间的规律向MOCVD生长反应室中反复交替通入B(C2H5)3和NH3分别作为硼源和氮源，直至在第一AlN缓冲层31上外延生长40nm～50nm厚的层状滑移层4。当然，本发明的制备方法并不限于本实施例中的温度，一般地，此温度控制在980℃～1100℃的范围内即可；硼源和氮源采用交替通入方式，硼源和氮源的通入流量比例为15sccm～20sccm:1900sccm～2200sccm、时间比例为12s～18s:10s～15s、间隔时间为10s～25s也是可以实现本发明目的的；而外延生长层状滑移层4的方法还可以是其他传统外延方法，仅需同时通入硼源B(C2H5)3和氮源NH3，使其反应生成层状滑移层4即可。也就是说，在本实施例中，层状滑移层4的材料为六方氮化硼(h-BN)。值得说明的是，在停止通入硼源与开始通入氮源之间，设置10s～25s的间隔时间是为了使硼源中的硼原子进行迁移。以上sccm均表示标况下毫升每分钟。
h-BN具有层状结构，其内部层与层之间依靠范德瓦尔斯力维持，且其晶格常数和热膨胀系数均小于Si衬底1。因此在制备的过程中，在高温下，h-BN的晶格结构因承受张应力而内部的多层之间产生滑移，可使后续生长的其他结构所承受的张应力大幅降低，从而抑制了GaN外延层5上裂纹的产生。但本发明的层状滑移层4的材料并不限于本实施例中的h-BN，其他如石墨烯等其他具有层状结构的材料均可。
在步骤130中，在层状滑移层4上逐层制备第二AlN缓冲层32以及AlxGa1-xN缓冲层33。
具体地，降温至950℃～980℃，采用MOCVD法，先同时向MOCVD生长反应室中通入Al(CH3)3和NH3分别作为铝源和氮源，在层状滑移层4上生长200nm厚的第二AlN缓冲层32；再同时通入Al(CH3)3、Ga(CH3)3和NH3分别作为铝源、镓源和氮源，在第二AlN缓冲层32上生长700nm厚的AlxGa1-xN缓冲层33(x为0.3)。
在层状滑移层4和后续待制备的GaN外延层5之间生长第二AlN缓冲层32以及AlxGa1-xN缓冲层33，使得第二AlN缓冲层32、AlxGa1-xN缓冲层33及GaN外延层5的晶格常数呈递减变化，可对传递至GaN外延层5的张应力起到进一步缓冲降低的作用，从而防止GaN外延层5出现裂纹，保证GaN外延层5的晶体质量；同时，第二AlN缓冲层32以及AlxGa1-xN缓冲层33的设置还可保证GaN外延层5具有良好的表面形貌，以使其可应用于HEMT器件中。
本发明所采用的AlxGa1-xN缓冲层33，其中表示Al含量的x的取值并不限于本实施例中的0.3，其优选在0.2～0.4的范围内均可达到要求。值得说明的是，所述AlxGa1-xN缓冲层33是x为某一固定值的单层结构，与现有技术中的渐变AlxGa1-xN缓冲层相比，在制备过程中，其不会因高Al组分(x一般大于0.5)而在托盘上覆盖一厚层AlxGa1-xN材料，从而避免了托盘的清洁维护工作，可降低制备成本、缩短制备时间。
根据本发明的实施例的第二AlN缓冲层32以及AlxGa1-xN缓冲层33的生长厚度一般分别控制在200nm～400nm和500nm～1μm的范围内即可。
在步骤140中，在AlxGa1-xN缓冲层33上制备GaN外延层5。
具体地，保持温度不变，继续采用MOCVD法，同时向MOCVD生长反应室中通入Ga(CH3)3和NH3分别作为镓源和氮源，在AlxGa1-xN缓冲层33上制备1.5μm厚的GaN外延层5。
根据本实施例的制备方法，通过在Si衬底1和GaN外延层5之间制备层状滑移层4，利用该层材料特有的层状结构的属性，使得其内部份多层之间在受到张应力时产生滑移，从而减小了传递至GaN外延层5的张应力，避免了GaN外延层5出现裂纹，有效提高了晶体质量；同时，该层状滑移层4的制备过程简单，仅需生长具有层状结构的材料即可；该层状滑移层4的设置避免了若干渐变AlxGa1-xN缓冲层的叠层设置，仅需设置一层AlxGa1-xN缓冲层33即可，也可防止在制备过程中，高Al组分(x一般大于0.5)的AlxGa1-xN材料覆盖在托盘上，而对托盘的温度均匀性造成不良影响，因此无需对托盘进行清洁维护，从而减少了制备成本、缩短了制备时间。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (5)
1.一种基于Si衬底的GaN外延结构的制备方法，其特征在于，包括：
在Si衬底上制备第一AlN缓冲层；
在所述第一AlN缓冲层上制备层状滑移层，所述层状滑移层的材料为六方氮化硼，在980℃～1100℃下通入硼源和氮源，采用脉冲原子层沉积法在所述第一AlN缓冲层上外延生长六方氮化硼；
在所述层状滑移层上逐层制备第二AlN缓冲层、AlxGa1-xN缓冲层以及GaN外延层；其中，所述AlxGa1-xN缓冲层中Al的含量x的取值范围为0＜x＜1。
2.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：在所述Si衬底与所述第一AlN缓冲层之间制备铝阻隔层。
3.根据权利要求1所述的制备方法，其特征在于，所述硼源和氮源采用交替通入方式，所述硼源的通入流量为15sccm～20sccm，所述氮源的通入流量为1900sccm～2200sccm，所述硼源和氮源的通入时间之比为12s～18s:10s～15s；其中，所述硼源与所述氮源的通入之间具有10s～25s的间隔时间，以使所述硼源中的硼原子进行迁移。
4.根据权利要求3所述的制备方法，其特征在于，所述硼源、氮源分别为B(C2H5)3、NH3。
5.根据权利要求1所述的制备方法，其特征在于，所述层状滑移层的厚度为40nm～50nm；所述第一AlN缓冲层的厚度为20nm～60nm；所述第二AlN缓冲层的厚度为200nm～400nm；所述AlxGa1-xN缓冲层的厚度为500nm～1μm；所述GaN外延层的厚度不超过1.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510765108.4A CN106684139B (zh) | 2015-11-11 | 2015-11-11 | 基于Si衬底的GaN外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510765108.4A CN106684139B (zh) | 2015-11-11 | 2015-11-11 | 基于Si衬底的GaN外延结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106684139A CN106684139A (zh) | 2017-05-17 |
| CN106684139B true CN106684139B (zh) | 2020-02-04 |
Family
ID=58865617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510765108.4A Active CN106684139B (zh) | 2015-11-11 | 2015-11-11 | 基于Si衬底的GaN外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684139B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110246890A (zh) * | 2019-06-14 | 2019-09-17 | 大连芯冠科技有限公司 | Hemt器件的外延结构 |
| CN112786746B (zh) * | 2020-12-31 | 2024-02-13 | 华灿光电（浙江）有限公司 | 发光二极管的外延片及其制备方法 |
| EP4312248A1 (en) | 2022-07-27 | 2024-01-31 | Siltronic AG | A heteroepitaxial wafer for the deposition of gallium nitride |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1436365A (zh) * | 2000-06-09 | 2003-08-13 | 法国国家科学研究中心 | 氮化镓层的制备方法 |
| CN1825539A (zh) * | 2005-02-22 | 2006-08-30 | 中国科学院半导体研究所 | 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法 |
| CN102769081A (zh) * | 2011-05-03 | 2012-11-07 | 山东华光光电子有限公司 | 一种以石墨烯作为缓冲层外延GaN的结构及其制备方法 |
| CN103733308A (zh) * | 2011-09-05 | 2014-04-16 | 日本电信电话株式会社 | 氮化物半导体结构以及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090286402A1 (en) * | 2008-05-13 | 2009-11-19 | Applied Materials, Inc | Method for critical dimension shrink using conformal pecvd films |
-
2015
- 2015-11-11 CN CN201510765108.4A patent/CN106684139B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1436365A (zh) * | 2000-06-09 | 2003-08-13 | 法国国家科学研究中心 | 氮化镓层的制备方法 |
| CN1825539A (zh) * | 2005-02-22 | 2006-08-30 | 中国科学院半导体研究所 | 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法 |
| CN102769081A (zh) * | 2011-05-03 | 2012-11-07 | 山东华光光电子有限公司 | 一种以石墨烯作为缓冲层外延GaN的结构及其制备方法 |
| CN103733308A (zh) * | 2011-09-05 | 2014-04-16 | 日本电信电话株式会社 | 氮化物半导体结构以及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106684139A (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5785103B2 (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| CN104409319B (zh) | 一种石墨烯基底上生长高质量GaN 缓冲层的制备方法 | |
| US9437688B2 (en) | High-quality GaN high-voltage HFETs on silicon | |
| KR101672213B1 (ko) | 반도체장치의 제조방법 | |
| JP5788296B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| CN105161578B (zh) | Si衬底上GaN薄膜的生长方法及复合GaN薄膜 | |
| CN105720088B (zh) | 硅基氮化镓外延结构及其制造方法 | |
| CN106098749A (zh) | 一种硅衬底上AlGaN/GaN异质结构及其生长方法 | |
| WO2017095748A1 (en) | Stress control on thin silicon substrates | |
| CN106684139B (zh) | 基于Si衬底的GaN外延结构及其制备方法 | |
| JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| CN108039321A (zh) | 以SiC为衬底GaN基HEMT器件外延生长方法 | |
| CN110034174A (zh) | 高电子迁移率晶体管外延片及其制备方法 | |
| CN117374100A (zh) | 一种基于硅衬底的氮化镓材料外延结构及其制备方法 | |
| CN103255389A (zh) | 一种在硅衬底上外延生长iii族氮化物半导体材料的方法 | |
| CN115565876A (zh) | 基于硅衬底的氮化物外延结构及其制作方法和半导体器件 | |
| JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
| JP6108609B2 (ja) | 窒化物半導体基板 | |
| JP6484489B2 (ja) | 窒化物半導体エピタキシャルウェハおよびその製造方法 | |
| CN221239616U (zh) | 一种基于硅衬底的氮化镓材料外延结构 | |
| JP5230560B2 (ja) | 化合物半導体基板とその製造方法 | |
| JP2023039743A (ja) | 窒化物半導体基板の製造方法 | |
| WO2016031334A1 (ja) | 窒化物半導体および窒化物半導体の製造方法 | |
| TW202422656A (zh) | 半導體裝置的製法及其製品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |