CN106549018B - 单元接触结构 - Google Patents

Abstract

本发明公开了一种单元接触结构，包含有一半导体衬底，具有一主表面；一向上凸出结构，位在所述主表面上；一单元接触区域，位在所述主表面且邻近所述向上凸出结构；一界面薄膜，顺形的覆盖在所述向上凸出结构的侧壁上以及所述单元接触区域上；以及一接触插塞，位在所述单元接触区域上，其中所述界面薄膜介于所述接触插塞与所述单元接触区域之间。

Description

单元接触结构

技术领域

本发明是关于半导体器件，特别是一种动态随机存取存储器(DRAM)的单元接触(cell contact)结构。

背景技术

半导体领域中，动态随机存取存储器(DRAM)为一种整合于集成电路中，将个别数码数据存储于个别电容器且可随机读取的电容器式存储器件。DRAM通常由许多排列成阵列的电荷存储单元所构成，其中每个电荷存储单元通常包含一电容器与一晶体管。

一般而言，DRAM中的每个晶体管包含有一栅极、一位在半导体衬底中的漏极，以及一与漏极分隔开的源极。栅极通常与一字线电性连接，源极通常与一位线(digit line)电性连接，漏极则通常通过一单元接触(cell contact)结构，与一电容器电性连接。

持续微缩器件的需求加速了DRAM单元设计的演进，使其具有更小的特征尺寸、单元面积以及单位密度。然而，由于接触面积缩小，单元接触结构的尺寸也跟着微缩，导致较高的接触电阻以及较紧的工艺余裕(process window)。

因此，所述技术领域中仍需要一个改良的DRAM单元接触结构，可以在不增加工艺复杂度的情况下，避免上述现有技术面临的问题。

发明内容

本发明的主要目的在于提供一改良的单元接触结构与其制作方法，可以降低接触电阻并且改善工艺余裕。

根据本发明所提供的一种单元接触结构，包含有一半导体衬底，具有一主表面；一向上凸出结构，位在所述主表面上；一单元接触区域，位在所述主表面且邻近所述向上凸出结构；一界面薄膜，顺形的覆盖在所述向上凸出结构的侧壁上以及所述单元接触区域上；以及一接触插塞，位在所述单元接触区域上，其中所述界面薄膜介于所述接触插塞与所述单元接触区域之间。

根据本发明一实施例，所述界面薄膜包含金属氧化物。所述金属氧化物包含氧化铝、氧化钇、氧化镧、或氧化锶。其中所述界面薄膜厚度小于10纳米。

毋庸置疑的，本领域的技术人员读完接下来本发明优选实施例的详细说明与附图后，均可了解本发明的目的。

附图说明

图1到图8为剖面示意图，说明根据本发明一实施例制作一动态随机存取存储器(DRAM)器件的单元接触结构的方法。

其中，附图标记说明如下：

10 半导体衬底

10a 主表面

20 浅沟渠绝缘结构

21/22/23/24 沟渠式栅极结构

30/40 向上凸出结构

30a/30b/40a/40b 侧壁

50 多晶硅层

52a 侧壁子

54 凹陷沟槽

60 介电层

202 栅极介电层

210 导电层

220 盖层

230/240 单元接触区域

260 界面薄膜

300/400 硅质较低部位

310/410 金属部位

320/420 绝缘层

330/430 图案化的接触氧化层

500 单元接触结构

510 多晶硅接触插塞

510a 上表面

具体实施方式

在下面的说明中，已提供许多具体细节以便彻底理解本发明。然而，很明显，对本领域技术人员而言，本发明还是可以在没有这些具体细节的情况下实施。此外，一些公知的系统配置和工艺步骤没有被巨细靡遗的披露出来，因为这些应是本领域技术人员所熟知的

同样的，例示的装置的实施例的附图是半示意且未按比例绘制，并且，附图中为了清楚呈现，某些尺寸可能被放大。此外，公开和说明多个实施例中具有通用的某些特征时，相同或类似的特征通常以相同的附图标记标示，以方便于说明。

在晶体管与集成电路的制作工艺领域中，专有名词“主表面”普遍认为是例如在半导体的制作工艺中，形成多个晶体管的那一面。同样的，在本发明说明书中，专有名词“垂直”普遍认为是与所述主表面大致上呈直角。通常主表面与单晶硅层的<100>晶格面同面，为场效晶体管形成的地方。

图1到图8为根据本发明一实施例所绘示的制作动态随机存取存储器(DRAM)器件的单元接触结构的方法。首先，如图1所示，提供一半导体衬底10，例如，硅衬底。需了解的是半导体衬底10也可以由其它的半导体材料或晶圆所构成。半导体衬底10具有一主表面10a。根据本发明实施例，于半导体衬底10的主表面10a下形成有浅沟渠绝缘(STI)结构20和多个沟渠式栅极结构21、22、23和24。每一沟渠式栅极结构21、22、23和24包含有一栅极介电层202、一导电层210与一盖层220。其中，导电层210可以包含氮化钛或钨，但不限于此。盖层220可以包含氧化硅或氮化硅等。

根据本发明实施例，半导体衬底10的主表面10a上，具有至少两个相邻的向上凸出结构30与40。根据本发明的实施例，向上凸出结构30与40两者紧密靠近。由上方俯视时，向上凸出结构30与40沿着一第一方向延伸且互相平行。由上方俯视时，向上凸出结构30与40均具有一波浪状或锯齿状图案。须了解的是，为了方便说明，所述实施例只例示两个向上凸出结构。

根据本发明的实施例，向上凸出结构30包含有一硅质较低部位300、一直接位在硅质较低部位300上方的金属部位310，与一位在金属部位310上方且覆盖其侧壁的绝缘层320，例如，氮化硅层。在绝缘层320上方具有一图案化的接触氧化(contact oxide)层330，例如，氧化硅层。所述向上凸出结构30具有两相对的侧壁30a与30b。

根据本发明的实施例，向上凸出结构40包含有一硅质较低部位400、一直接位在所述硅质较低部位400上方的金属部位410，与一位在金属部位410上方且覆盖所述金属部位侧壁的绝缘层420，例如，氮化硅层。在绝缘层420上方具有一图案化的接触氧化层430，例如，氧化硅层。向上凸出结构40具有两相对的侧壁40a与40b。其中，侧壁40a靠近并且直接面对侧壁30b。

需了解的是向上凸出结构30与40只为说明目的。根据本发明实施例，直接位在硅质较低部位300与400上方的金属部位310与410可以作为DRAM器件中的位线(digit line)，但并不限于此。

由上方俯视时，图案化的接触氧化层330与430沿着一第二方向延伸且互相平行。根据本发明实施例，所述第一方向与第二方向呈直角正交，但并不限于此。根据本发明实施例，图案化的接触氧化层330与430可由旋涂式(SOD)介电材料组成，但并不限于此。图案化的接触氧化层330与430可以是直线图案，但并不限于此。

根据本发明实施例，在半导体衬底10上另有一单元接触区域230邻接沟渠式栅极结构22，以及一单元接触区域240邻接沟渠式栅极结构23。须了解的是浅沟渠绝缘(STI)结构20与所述多个沟渠式栅极结构21、22、23和24的布局配置只为例示说明，并非限制本发明范畴。

如图2所示，根据本发明实施例，利用化学气相沉积(CVD)工艺或其它合适工艺，在半导体衬底10上以及向上凸出结构30与40上，顺形的沉积一界面薄膜(interfacial thinfilm)260。根据本发明实施例，界面薄膜260顺形的覆盖在接触氧化层330与430的表面上、向上凸出结构30与40的侧壁30a、30b、40a、40b上，以及单元接触区域230、240上。

根据本发明实施例，界面薄膜260可以是金属氧化物薄膜，例如，氧化铝(AlxOy)、氧化钇(YxOy)、氧化镧(LaOx)、氧化锶(SrOx)等，但不限于此。在其它实施例中，界面薄膜260也可以是金属氮化物薄膜，例如，氮化钛。根据本发明实施例，界面薄膜260的厚度优选小于10纳米。根据本发明实施例，在沉积界面薄膜260之前，可以先进行一离子布植工艺，于单元接触区域230、240内形成掺杂区(图未示)，例如，N型掺杂区。

如图3所示，根据本发明实施例，接着利用化学气相沉积工艺，于界面薄膜260上沉积一多晶硅层50。多晶硅层50覆盖向上凸出结构30与40和图案化的接触氧化层330与430。然后，回蚀刻多晶硅层50使图案化的接触氧化层330与430凸出于多晶硅层50的一上表面50a。在图案化的接触氧化层330与430上的部分界面薄膜260此时被显露出来。

如图4所示，根据本发明实施例，通过另一次化学气相沉积(CVD)工艺，在多晶硅层50的上表面50a和凸出的图案化的接触氧化层330与430上沉积一顺形的侧壁子层，例如氮化硅层。接着进行一个各向异性的干蚀刻工艺，蚀刻侧壁子层，直到多晶硅层50的上表面50a暴露出来，因此在图案化的接触氧化层330与430的相对侧壁上形成侧壁子52a。侧壁子52a直接接触界面薄膜260。上述侧壁子层可以是氮化硅、氮氧化硅、氧化硅，但并不限于此。

如图5所示，根据本发明实施例，进行一干蚀刻工艺，以侧壁子52a为硬掩膜的自我对准的蚀刻方式，蚀刻未被侧壁子52a覆盖的多晶硅层50，直到半导体衬底10的主表面10a上的界面薄膜260被显露出来，因此在多晶硅层50形成凹陷沟槽54。在此蚀刻步骤中，界面薄膜260可以作为蚀刻停止层。上述自我对准的干蚀刻工艺，将向上凸出结构30与40之间的多晶硅层50一分为二，形成分离的多晶硅接触插塞510。

如图6所示，接着进行一蚀刻工艺，选择性的将凹陷沟槽54底部显露出来的界面薄膜260蚀刻掉，显露出半导体衬底10的主表面10a。此时，凹陷沟槽54底部显露出来的表面，可能包括浅沟渠绝缘结构20的表面以及部分单元接触区域230、240的表面。上述蚀刻工艺具有高蚀刻选择比，使得半导体衬底10的主表面10a被侵蚀的程度可被大幅降低，因此改善了过去多晶硅/硅基材蚀刻选择工艺余裕不足的问题，并解决了过去有源区域修剪(AAclipping)问题。

如图7所示，然后，再进行一化学气相沉积工艺，于半导体衬底10上沉积一介电层60，例如，硅氧层。根据本发明实施例，介电层60可以填满凹陷沟槽54，并覆盖侧壁子52a以及图案化的接触氧化层330与430。

最漏，如图8所示，进行一化学机械抛光(CMP)工艺，抛光介电层60、界面薄膜260、侧壁子52a以及图案化的接触氧化层330与430，直到多晶硅接触插塞510的上表面510a被显露出来。此时，侧壁子52a以及图案化的接触氧化层330与430已被抛光去除，且位在图案化的接触氧化层330与430表面上的界面薄膜260也被去除掉。

在结构上的特征，如图8所示，本发明的单元接触结构500是由多晶硅接触插塞510以及介于多晶硅接触插塞510与向上凸出结构30与40的侧壁30a、30b、40a、40b之间的界面薄膜260所构成的。界面薄膜260具有L型剖面轮廓，并且介于多晶硅接触插塞510与单元接触区域230、240之间。换句话说，多晶硅接触插塞510不是直接接触到单元接触区域230、240。

界面薄膜260可以是金属氧化物薄膜，例如，氧化铝(AlxOy)、氧化钇(YxOy)、氧化镧(LaOx)、氧化锶(SrOx)等，但不限于此。在其它实施例中，界面薄膜260也可以是金属氮化物薄膜，例如，氮化钛。根据本发明实施例，界面薄膜260的厚度较佳小于10纳米。通过提供多晶硅接触插塞510与单元接触区域230、240之间的界面薄膜260，可以降低此界面的能障(energy barrier)，因此能达到降低接触阻值的目的。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种单元接触结构，其特征在于，包含有:

一半导体衬底，具有一主表面；

一向上凸出结构，位在所述主表面上，所述向上凸出结构包含有一硅质较低部位、一直接位在所述硅质较低部位上的金属部位，与一位在所述金属部位上的绝缘层；

一单元接触区域，位在所述主表面且邻近所述向上凸出结构；

一界面薄膜，顺形地覆盖包含所述硅质较低部位、所述金属部位和所述绝缘层的所述向上凸出结构的侧壁并且顺形地覆盖所述单元接触区域；以及

一接触插塞，位在所述主表面上并位在所述单元接触区域上，其中所述界面薄膜介于所述接触插塞与所述单元接触区域之间。

2.根据权利要求1所述的单元接触结构，其特征在于，所述界面薄膜包含金属氧化物。

3.根据权利要求2所述的单元接触结构，其特征在于，所述金属氧化物包含氧化铝、氧化钇、氧化镧、或氧化锶。

4.根据权利要求2所述的单元接触结构，其特征在于，所述界面薄膜厚度小于10纳米。

5.根据权利要求1所述的单元接触结构，其特征在于，所述界面薄膜包含金属氮化物。

6.根据权利要求5所述的单元接触结构，其特征在于，所述金属氮化物包含氮化钛。

7.根据权利要求1所述的单元接触结构，其特征在于，于所述半导体衬底内另具有至少一沟渠式栅极结构，且所述单元接触区域紧邻于所述沟渠式栅极结构。

8.根据权利要求7所述的单元接触结构，其特征在于，于所述半导体衬底内另具有一浅沟渠绝缘结构，且所述单元接触区域位在所述沟渠式栅极结构与所述浅沟渠绝缘结构之间。

9.根据权利要求1所述的单元接触结构，其特征在于，所述金属部位是作为一动态随机存取存储器器件的位线。

10.根据权利要求1所述的单元接触结构，其特征在于，所述接触插塞是一多晶硅接触插塞。

11.一种单元接触结构，包括：

向上凸出结构，位在半导体衬底的主表面上；

单元接触区域，位在所述主表面且邻近所述向上凸出结构；

顺形的界面薄膜，位在所述向上凸出结构的相对侧壁上以及所述单元接触区域上；以及

接触插塞，位在所述主表面上并且位在所述单元接触区域上，其中所述顺形的界面薄膜介于所述接触插塞与所述单元接触区域之间。

Images