[go: up one dir, main page]

CN106548995B - 电路板模块及其半导体封装件 - Google Patents

电路板模块及其半导体封装件 Download PDF

Info

Publication number
CN106548995B
CN106548995B CN201510589047.0A CN201510589047A CN106548995B CN 106548995 B CN106548995 B CN 106548995B CN 201510589047 A CN201510589047 A CN 201510589047A CN 106548995 B CN106548995 B CN 106548995B
Authority
CN
China
Prior art keywords
pad
circuit board
pin
lead frame
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510589047.0A
Other languages
English (en)
Other versions
CN106548995A (zh
Inventor
林金松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201510589047.0A priority Critical patent/CN106548995B/zh
Publication of CN106548995A publication Critical patent/CN106548995A/zh
Application granted granted Critical
Publication of CN106548995B publication Critical patent/CN106548995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

电路板模块包括电路板及半导体封装件。电路板包括接垫。半导体封装件设于电路板上且包括导线架、晶片及封装体。导线架包括引脚。晶片设于导线架上。封装体包覆晶片及部分导线架，且封装体位于接垫的上方。引脚从封装体内往外延伸至与位于下表面下方的接垫连接。

Description

电路板模块及其半导体封装件
技术领域
本发明是有关于一种电路板模块及其半导体封装件，特别是有关于一种具有导线架的电路板模块及其半导体封装件。
背景技术
传统电路板模块包括半导体封装件及电路板。半导体封装件设于电路板上。电路板通常包括数个接垫及数条走线。一般来说，电路板的接垫须位于半导体封装件的封装体的覆盖范围之外，这样半导体封装件的引脚才能连接于接垫上。为了配合这样的设计，半导体封装件的尺寸设计及电路板的走线及接垫设计就会变得特别复杂。
因此，亟需要提出一种新的电路板，以简化电路板模块的设计。
发明内容
本发明系有关于一种电路板模块及其半导体封装件，可简化电路板模块的设计。
根据本发明一实施例，提出一种电路板模块。电路板模块包括一电路板及一半导体封装件。电路板包括一第一接垫。半导体封装件设于电路板上且包括一导线架、一晶片及一封装体。导线架包括一第一引脚。晶片设于导线架上。封装体包覆晶片及部分导线架，且封装体位于第一接垫的上方。其中，第一引脚从封装体内往外延伸至与位于下表面下方的第一接垫连接。
根据本发明另一实施例，提出一种半导体封装件。半导体封装件包括一导线架、一晶片及一封装体。导线架包括一第一引脚。晶片设于导线架上。封装体包覆晶片及部分导线架且具有一下表面。第一引脚从封装体内往外延伸至下表面下方。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的电路板模块的局部俯视图。
图1B绘示图1A的电路板模块沿方向1B-1B’的剖视图。
图1C绘示图1B的电路板模块的仰视图。
图2绘示第1图的电路板模块的阻抗模拟图。
图3绘示依照本发明另一实施例的电路板模块的剖视图。
图4绘示依照本发明另一实施例的电路板模块的局部剖视图。
具体实施方式
图1A绘示依照本发明一实施例的电路板模块100的局部俯视图，图1B绘示图1A的电路板模块100沿方向1B-1B’的剖视图。
电路板模块100包括至少一电子元件110、电路板120及半导体封装件130。
如图1A所示，电子元件110例如是记忆体、另一半导体封装件、有源元件或无源元件等。
电路板120包括至少一讯号线121、至少一第一走线122、至少一第一接垫123、至少一第二走线124、至少一第二接垫125、至少一第三走线126、第一接地层127及第二接地层128。为了避免图示过于复杂，图1B未绘示第一走线122及第二走线124。另一实施例中，图1B的第二接地层128可以讯号线或电源线取代。
讯号线121从电子元件110延伸至邻近半导体封装件130的区域。当半导体封装件130设于电路板120后，半导体封装件130的导线架133(绘示于图1B)可连接讯号线121，以电性连接于电子元件110。
如图1B所示，第一接垫123、第二接垫125及第二接地层128位于电路板120的同一面，如电路板120的上表面120u，而第一接地层127位于电路板120的另一面，如电路板120的下表面120b。
第一接垫123位于第一走线122上，第二接垫125位于第二走线124上。第三走线126位于第一走线122与第二走线124之间，而隔离第一走线122与第二走线124。虽然第一走线122与第二走线124彼此隔离，然透过半导体封装件130的导线架133可电连接第一走线122及第二走线124，使第一走线122及第二走线124传输同一电位。本实施例中，第一走线122及第二走线124例如是电源线，例如是传输第一供电电位的电源线。
第三走线126例如是电源线，其可传输第二供电电位，其中第二供电电位与第一供电电位相异。第三走线126电连接电子元件110，以提供第二供电电位给电子元件110，使电子元件110可正常工作。
本实施例中，半导体封装件130系以四方扁平式封装(Quad Flat Package,QFP)或薄型四方扁平式封装(Low-profile Quad Flat Package,LQFP)为例说明，然另一实施例中，半导体封装件130亦可为其它具有导线架的封装。
如图1B所示，半导体封装件130设于电路板110上。半导体封装件130包括晶片131、封装体132、导线架133及至少一焊线134，其中导线架133包括第一引脚1331、第二引脚1332及晶片座1333。
晶片131设于导线架133的晶片座1333上，并透过焊线134与导线架133的第一引脚1331电性连接。
封装体132包覆晶片131及部分导线架133，例如是包覆导线架133的第一引脚1331及晶片座1333，但不包覆第二引脚1332。封装体132具有下表面132b，封装体132的下表面132b位于第一接垫123的上方，如正上方，使整个第一接垫123位于下表面132b的覆盖范围之内。此外，半导体封装件130的下表面132b与第二接垫125不完全重叠，使第二接垫125的至少一部分位于下表面132b的覆盖范围之外。
导线架133的第一引脚1331、第二引脚1332与晶片座1333可以是一体成形结构。例如，可透过折弯及/或冲压一板金件，以一次形成第一引脚1331、第二引脚1332与晶片座1333。
第一引脚1331从封装体132内往外延伸至位于封装体132的下表面132b下方，如正下方。由于第一引脚1331延伸至下表面132b的下方，因此，即使第一接垫125位于下表面132b的下方，第一引脚1331仍可与第一接垫125电性接触。进一步地说，第一引脚1331可配合电路板120的接垫及/或走线布局，使导线架133可连接封装体132的下表面132b下方的电路板120的任何接垫，进而可使电路板120的接垫及/或走线设计简化。
第一引脚1331可具有多种延伸方式。以图1B的实施例来说，第一引脚1331从封装体132的侧面132s的一处突出后，由侧面132s的另一处进入封装体132内，再从封装体132的下表面132b突出，使第一引脚1331的端部可位于封装体132的下表面132b的正下方。
第二引脚1332连接第一引脚1331的突出于封装体132的部分，因此第二引脚1332与第一引脚1331的连接处S1位于封装体132之外。第二引脚1332的端部位于下表面132b覆盖范围外的区域，因此第二引脚1332可与位于半导体封装件130的下表面132b覆盖范围以外的第二接垫125连接。
此外，第二引脚1332与第一引脚1331可电性连接彼此分隔的第一接垫123与第二接垫125。进一步地说，第一引脚1331的端部抵接在第一接垫123上，而第二引脚1332的端部抵接在第二接垫125上，使彼此分隔的第一接垫123与第二接垫125可透过第一引脚1331与第二引脚1332电性连接。
此外，由于第一走线122与第二走线124可透过导线架133电性连接，因此，即使第一走线122与第二走线124只有一者电性连接第一供电电位，当第一引脚1331及第二引脚1332分别电性连接第一接垫123与第二接垫125时，可使第一走线122与第二走线124同时电性连接第一供电电位。
如图1B所示，第一接地层127的一部分1271位于第三走线126的正下方。由于第一接垫123与第二接垫125可透过位于电路板110外的第一引脚1331及第二引脚1332电性连接，因此第一接垫123与第二接垫125不需透过电路板110内的任何导电通孔(via)电性连接。如此一来，可缩短第一接垫123与第二接垫125之间的讯号传输路径长度，进而可减少第一接垫123与第二接垫125之间的讯号传输阻抗，提升讯号传输品质。
若图1B的电路板110具有二导电通孔分别电连接第一接垫123与第二接垫125，则该部分1271、第一接垫123正下方与第二接垫125正下方的第一接地层127须去除(镂空)，这样反而导致第一接地层127的镂空区域变多，使讯号回流品质劣化。如图1C所示，其绘示图1B的电路板模块100的仰视图。由于本发明实施例的电路板模块100可省略电连接第一接垫123与第二接垫125的导电通孔，因此第一接地层127的一部分1271可填满或形成于下表面120b(绘示于图1B)中对应第一接垫123与第二接垫125之间的区域。如此一来，可减少电子元件110的讯号回流至半导体封装件130过程中的阻碍，进而提升讯号回流品质。
此外，由于第一接地层127的一部分1271位于第三走线126的正下方，使电路板120的下表面120b的镂空区域减少，因此可增加第一接地层127的面积且/或简化第一接地层127的设计。
图2绘示第1图的电路板模块100的阻抗模拟图。图2中，曲线C1表示利用电路板内的二导电通孔分别电连接第一接垫123与第二接垫125的阻抗曲线，而曲线C2表示图1B的利用导线架133电连接第一接垫123与第二接垫125的阻抗曲线。比较曲线C1与C2可知，由于本发明实施例的导线架133的设计，可有效缩短讯号传输路径长度，进而降低讯号传输阻抗。
图3绘示依照本发明另一实施例的电路板模块100’的剖视图。电路板模块100’包括至少一电子元件110、电路板120、半导体封装件130及无源元件140。
无源元件140电性连接第二接垫125与第二接地层128。无源元件140透过第二接垫125电连接导线架133。此外，由于导线架133的第二引脚1332电连接第二接垫125，使无源元件140可透过第二引脚1332及焊线134电性连接晶片131。无源元件140例如是电阻、电容或电感。
图4绘示依照本发明另一实施例的电路板模块200的局部剖视图。电路板模块200包括至少一电子元件110、电路板120、半导体封装件230及至少一无源元件140。另一实施例中，电路板模块200可省略无源元件140。半导体封装件230包括晶片131、封装体132及导线架233。
导线架233包括第一引脚1331、第二引脚1332及晶片座1333。与上述导线架133不同的是，本实施例的导线架233的第一引脚1331与第二引脚1332的连接处S1位于封装体132内。由于连接处S1位于封装体132内，因此可缩短第一接垫123与晶片131之间的讯号传输路径，进而减少第一接垫123与晶片131之间的讯号传输阻抗，增加讯号传输品质。
综合上述，由于本发明实施例的导线架的延伸形式可配合电路板的走线及/接垫的布局而定，因此可使电路板的设计变得相对简化，例如，可选择性省略电路板内的导电通孔。此外，相较于以电路板内的导电通孔电性连接电路板的二接垫(或二走线)，由于本发明实施例以导线架电性连接电路板的二接垫(或二走线)，因此二接垫(或二走线)的讯号传输路径较短，因此讯号传输阻抗较低，讯号传输品质较佳。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种电路板模块，其特征在于，包括：
一电路板，包括一第一接垫；以及
一半导体封装件，设于该电路板上，包括：
一导线架，包括一第一引脚及一与该第一引脚连接的一第二引脚；
一晶片，设于该导线架上；及
一封装体，包覆该晶片及部分该导线架，该封装体具有一下表面，且该封装体位于该第一接垫的上方；
其中，该第一引脚从该封装体内往外延伸至与位于该下表面下方的该第一接垫连接；
该电路板更包括与该第一接垫隔离的一第二接垫，所述第一接垫位于第一走线上，所述第二接垫位于第二走线上，该第一接垫与该第二接垫透过该第一引脚与该第二引脚电性连接，所述第一走线与所述第二走线透过所述导线架电连接，以使所述第一走线及所述第二走线传输同一电位。
2.如权利要求1所述的电路板模块，其特征在于，该第二接垫与该半导体封装件的不完全重叠，该第二引脚延伸至与该第二接垫连接。
3.如权利要求1所述的电路板模块，其特征在于，该第一引脚与该第二引脚系一体成形。
4.如权利要求1所述的电路板模块，其特征在于，更包括：
一无源元件，电连接该第二接垫。
5.如权利要求1所述的电路板模块，其特征在于，该第一接垫与该第二接垫位于该电路板的同一面。
6.如权利要求1所述的电路板模块，其特征在于，该第一引脚与该第二引脚的连接处位于该封装体之外。
7.如权利要求1所述的电路板模块，其特征在于，该第一引脚与该第二引脚的连接处位于该封装体之内。
8.如权利要求1所述的电路板模块，其特征在于，该电路板更包括一第三走线，该第三走线位于该第一接垫与该第二接垫之间并与该第一接垫、该第二接垫分别具有一间距。
9.如权利要求8所述的电路板模块，其特征在于，该第一接垫及该第二接垫具有一第一供电电位，该走线具有一第二供电电位，该第一供电电位与该第二供电电位相异。
10.如权利要求9所述的电路板模块，其特征在于，该电路板更包括一接地层，该接地层位于该走线的正下方。
11.一种半导体封装件，其特征在于，包括：
一导线架，包括一第一引脚及一与该第一引脚连接的一第二引脚；
一晶片，设于该导线架上；以及
一封装体，包覆该晶片及部分该导线架，且具有一下表面；
其中，该第一引脚从该封装体内往外延伸至该下表面下方；该半导体封装件，设于一电路板上，该电路板包括一第一接垫；以及与该第一接垫隔离的一第二接垫；其中，所述第一接垫位于第一走线上，所述第二接垫位于第二走线上，该第一接垫与该第二接垫透过该第一引脚与该第二引脚电性连接，所述第一走线与所述第二走线透过所述导线架电连接，以使所述第一走线及所述第二走线传输同一电位。
CN201510589047.0A 2015-09-16 2015-09-16 电路板模块及其半导体封装件 Active CN106548995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510589047.0A CN106548995B (zh) 2015-09-16 2015-09-16 电路板模块及其半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510589047.0A CN106548995B (zh) 2015-09-16 2015-09-16 电路板模块及其半导体封装件

Publications (2)

Publication Number Publication Date
CN106548995A CN106548995A (zh) 2017-03-29
CN106548995B true CN106548995B (zh) 2019-07-12

Family

ID=58361396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510589047.0A Active CN106548995B (zh) 2015-09-16 2015-09-16 电路板模块及其半导体封装件

Country Status (1)

Country Link
CN (1) CN106548995B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2872796Y (zh) * 2006-01-18 2007-02-21 威盛电子股份有限公司 电子组装体
CN102005527A (zh) * 2010-09-25 2011-04-06 友达光电股份有限公司 发光二极管模块
CN202268348U (zh) * 2011-09-28 2012-06-06 浙江中宙光电股份有限公司 高对比度高光效全彩led器件
CN103985688A (zh) * 2013-02-07 2014-08-13 扬智科技股份有限公司 芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621221B (zh) * 2013-11-15 2018-04-11 矽品精密工業股份有限公司 半導體封裝件及導線架

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2872796Y (zh) * 2006-01-18 2007-02-21 威盛电子股份有限公司 电子组装体
CN102005527A (zh) * 2010-09-25 2011-04-06 友达光电股份有限公司 发光二极管模块
CN202268348U (zh) * 2011-09-28 2012-06-06 浙江中宙光电股份有限公司 高对比度高光效全彩led器件
CN103985688A (zh) * 2013-02-07 2014-08-13 扬智科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN106548995A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
TWI520190B (zh) 記憶卡及保全數位卡
CN104010432B (zh) 具有散热功能的印刷电路板结构
CN100442482C (zh) 电源装置的倒转j型引线封装
US10056343B2 (en) Packaged semiconductor device with interior polygonal pads
CN111952273A (zh) 半导体器件封装及其制造方法
US11037879B2 (en) Semiconductor device
CN103889145B (zh) 线路板及电子总成
JP2005142189A (ja) 半導体装置
KR20200015389A (ko) 모듈
CN106548995B (zh) 电路板模块及其半导体封装件
CN103337486A (zh) 半导体封装构造及其制造方法
JP2020025076A (ja) モジュール
TWI582905B (zh) 晶片封裝結構及其製作方法
US9324639B2 (en) Electronic device comprising an improved lead frame
US9142529B2 (en) Chip package with improved heat dissipation and manufacturing method thereof
JP2012227229A (ja) 半導体装置
CN204361080U (zh) 电路系统及其芯片封装
CN101807561B (zh) 电子元件
CN101488483A (zh) 半导体芯片封装结构
US20060186523A1 (en) Chip-type micro-connector and method of packaging the same
JP2008226943A (ja) 半導体装置
KR200426929Y1 (ko) 내부 접지층을 갖는 집적회로 패키지
TW201541593A (zh) 用於將焊球安裝至半導體封裝之外露焊墊或端子的方法及設備
TWI495068B (zh) 結合有導腳及基板之半導體封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant