[go: up one dir, main page]

CN103985688A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN103985688A
CN103985688A CN201310049660.4A CN201310049660A CN103985688A CN 103985688 A CN103985688 A CN 103985688A CN 201310049660 A CN201310049660 A CN 201310049660A CN 103985688 A CN103985688 A CN 103985688A
Authority
CN
China
Prior art keywords
chip
ground
lead frame
wire
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310049660.4A
Other languages
English (en)
Inventor
吴信宽
黄钲凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201310049660.4A priority Critical patent/CN103985688A/zh
Publication of CN103985688A publication Critical patent/CN103985688A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种芯片封装结构，包括一导线架、一芯片、至少一总线以及一导线组。导线架包括一芯片座、多个信号引脚以及多个接地引脚。信号引脚与接地引脚配置于芯片座的周围。芯片配置于导线架的芯片座上，且芯片具有多个接地焊垫。总线连接导线架的部分接地引脚。导线组连接芯片的接地焊垫、信号引脚、接地引脚以及总线。

Description

芯片封装结构
技术领域
本发明是有关于一种封装结构，且特别是有关于一种芯片(chip)封装结构。
背景技术
芯片封装的目的是提供芯片适当的信号路径、散热路径及结构保护。传统的打线（wire bonding）技术通常采用导线架（leadframe）作为芯片的承载器（carrier）。
一般来说，于进行打线接合工艺时，大都是从导线架的信号引脚打线至芯片的输出入接垫（I/O pad）上。然而，当芯片所需的功能较多时，即芯片上设置有较多不同功能的信号接垫时，则所需占用的导线架的信号引脚数也相对增加。因此，不但导线架上的信号引脚的数量容易出现不敷使用的情形外，芯片的信号接垫也因为需要与信号引脚一对一地相对应设置而限制了非信号接垫的位置与数量，进而影响非信号引脚的数量。此外，非信号引脚与信号引脚之间的距离也会因为上述的因素而增加。如此一来，易造成信号回流路径过大，且亦无法通过导线电连接非信号接垫与非信号引脚的方式来降低传输路径的等效电感，进而导致噪音(noise)的产生。
发明内容
本发明提供一种芯片封装结构，以解决现有非信号接垫与非信号引脚组数不足的问题，以及信号引脚与非信号引脚之间距离过大的问题。
本发明的芯片封装结构，其包括一导线架、一芯片、至少一总线（bus bar）以及一导线组。导线架包括一芯片座、多个信号引脚以及多个接地引脚，其中信号引脚与接地引脚配置于芯片座的周围。芯片配置于导线架的芯片座上，且芯片具有多个接地焊垫。总线连接导线架的部分接地引脚。导线组连接芯片的接地焊垫、信号引脚、接地引脚以及总线。
在本发明的一实施例中，上述的导线组包括至少一第一导线及至少一第二导线。第一导线连接于芯片的至少其中一个接地焊垫及导线架的芯片座，而第二导线连接于导线架的芯片座及总线。
在本发明的一实施例中，上述的导线组包括多个第三导线，分别连接芯片的部分接地焊垫以及导线架的接地引脚与该些信号引脚。
在本发明的一实施例中，上述的导线组包括至少一第四导线，第四导线连接于芯片的至少其中一个接地焊垫以及总线。
在本发明的一实施例中，上述的信号引脚位于接地引脚之间，且信号引脚与接地引脚呈现环状排列。
本发明的芯片封装结构，其包括一导线架、一芯片、至少一第一导线以及至少一第二导线。导线架包括一芯片座以及多个接地引脚，其中接地引脚配置于芯片座的周围。芯片配置于导线架的芯片座上，且芯片具有多个接地焊垫。第一导线连接芯片的其中一个接地焊垫及导线架的芯片座。第二导线连接导线架的芯片座以及导线架的至少其中一个接地引脚。
在本发明的一实施例中，上述的芯片封装结构，更包括多个第三导线，分别连接导线架的部分接地引脚以及芯片的部分的接地焊垫。
在本发明的一实施例中，上述的芯片封装结构，更包括一封装胶体，包覆导线架、芯片、第一导线及第二导线，且导线架的接地引脚的部分外露于封装胶体。
在本发明的一实施例中，上述的导线架更包括多个信号引脚，该些信号引脚与接地引脚交错设置且呈现环状排列。
基于上述，由于本发明的芯片封装结构通过总线的设置增加了接地引脚的打线接合面积，因此本发明无须通过增加接地焊垫的数量即可增加接地的效果。此外，通过总线的设计亦可缩短连接接地焊垫与接地引脚的导线组所需的导线长度，进而可缩减传输信号的路径以及降低传输信号的等效电感值，可避免噪音产生。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1绘示为本发明的一实施例的一种芯片封装结构的俯视示意图。
图2绘示为本发明的另一实施例的一种芯片封装结构的俯视示意图。
附图标号说明：
100a、100b：芯片封装结构
110a、110b：导线架
112：芯片座
114a、114b：接地引脚
116a、116b：信号引脚
120：芯片
122：接地焊垫
130：总线
150：导线组
152、152b：第一导线
154、154b：第二导线
156、156b：第三导线
158：第四导线
160：封装胶体
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
图1绘示为本发明的一实施例的一种芯片封装结构的俯视示意图。请参考图1，本实施例的芯片封装结构100a包括一导线架110a、一芯片120、至少一总线130（图1中示意地绘示两个）以及一导线组150。详细来说，导线架110a包括一芯片座112、多个接地引脚114a（图1中示意地绘示四个）以及多个信号引脚116a，其中信号引脚116a与接地引脚114a配置于芯片座112的周围。芯片120配置于导线架110a的芯片座112上，且芯片120具有多个接地焊垫122。总线130连接导线架110a的部分接地引脚114a。导线组150连接芯片120的至少其中一个接地焊垫122以及总线130。
更具体来说，如图1所示，导线架110a的信号引脚116a位于接地引脚114a之间，且信号引脚116a与接地引脚114a呈现环状排列。导线组150包括至少一第一导线152（图1中示意地绘示两个）及至少一第二导线154（图1中示意地绘示两个）。每一第一导线152连接于芯片120的至少其中一个接地焊垫122及导线架110a的芯片座112，而第二导线154连接于导线架110a的芯片座112及总线130。换言之，导线组150通过总线130而与接地引脚114a电连接。如此一来，本实施例的接地引脚114a的打线接合面积除了接地引脚114a的面积外，亦包含总线130的面积。意即，总线130的设计增加了接地引脚114a的打线接合面积。此处，本实施例的总线130彼此相对，且每一总线130的形状例如是条状，但并不以此为限。
此外，本实施例的芯片封装结构100a的导线组150可更包括多个第三导线156，其中第三导线156分别连接芯片120的部分接地焊垫122以及导线架110a的接地引脚114a。意即，第三导线156可直接连接接地焊垫122与接地引脚114a。当然，于其他未绘示的实施例中，第三导线亦可直接连接接地焊垫与导线架的接地引脚与信号引脚，本发明可采用的技术方案，不脱离本发明所欲保护的范围。再者，导线组150亦可更包括至少一第四导线158（图1中示意地绘示一个），其中第四导线158连接于芯片120的至少其中一个接地焊垫122以及总线130。意即，第四导线158可直接连接接地焊垫122与总线130。另外，本实施例的芯片封装结构100a可更包括一封装胶体160，其中封装胶体160包覆导线架110a、芯片120、总线130及导线组150，且导线架110a的信号引脚116a的部分与接地引脚114a的部分外露于封装胶体160。
由于本实施例的芯片封装结构100a是通过总线130的设置增加了接地引脚114a的打线接合面积，因此本实施例无须通过增加接地焊垫122的数量即可增加接地的效果。再者，通过总线130的设计亦可缩短连接于接地焊垫122与接地引脚114a之间所需的第一导线152及第二导线154的长度，进而可缩减传输信号的路径，可避免噪音产生。此外，第一导线152与第二导线154的设计可增加打线数量，有助于降低整体芯片封装结构100a的等效电感值。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2绘示为本发明的另一实施例的一种芯片封装结构的俯视示意图。请参考图2，本实施例的芯片封装结构100b与图1的芯片封装结构100a相似，其不同之处在于：本实施例的芯片封装结构100b必无设置图1中的总线130。
详细来说，本实施例的芯片封装结构100b包括一导线架110b、一芯片120、至少一第一导线152b（图2中示意地绘示两个）以及至少一第二导线154b（图2中示意地绘示两个）。导线架110b包括一芯片座112以及多个接地引脚114b，其中接地引脚114b配置于芯片座112的周围。芯片120配置于导线架110b的芯片座112上，且芯片120具有多个接地焊垫122。第一导线152b连接芯片120的其中一个接地焊垫122及导线架110b的芯片座112。第二导线154b连接导线架110b的芯片座112以及导线架110b的至少其中一个接地引脚114b。也就是说，本实施例的部分接地焊垫122与部分接地引脚114b电连接是通过第一导线152b与第二导线154b。
更具体来说，如图2所示，本实施例的导线架110b可更包括多个信号引脚116b，其中信号引脚116b与接地引脚114b交错设置且呈现环状排列。再者，本实施例的芯片封装结构100b可更包括多个第三导线156b，其中第三导线156b分别连接导线架110b的部分接地引脚114b以及芯片120的部分的接地焊垫122。意即，第三导线156b可直接电连接接地引脚114b与接地焊垫122。此外，本实施例的芯片封装结构100b亦可更包括一封装胶体160，其中封装胶体160包覆导线架110b、芯片120、第一导线152b、第二导线154b以及第三导线156b，且导线架110b的接地引脚114b的部分以及信号引脚116b的部分外露于封装胶体。
由于本实施例的芯片封装结构100b是通过第一导线152b与第二导线154b来电连接芯片120的接地焊垫122与导线架110b的接地引脚114b，因此相较于直接通过第三导线156b来电连接接地焊线122与接地引脚114b而言，第一导线152b与第二导线154b的设计可增加打线数量，有助于降低整体芯片封装结构100b的等效电感值。
综上所述，由于本发明的芯片封装结构通过总线的设置增加了接地引脚的打线接合面积，因此本发明无须通过增加接地焊垫的数量即可增加接地的效果。如此一来，芯片上的接地焊垫的位置也可具有较佳的设计灵活度。再者，通过总线的设计亦可减短连接接地焊垫与接地引脚的导线组所需的导线长度，进而可缩减传输信号的路径，可避免噪音产生。此外，第一导线与第二导线的设计可增加打线数量，有助于降低整体芯片封装结构的等效电感值。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (9)

1.一种芯片封装结构，其特征在于，包括：
一导线架，包括一芯片座、多个信号引脚以及多个接地引脚，其中所述信号引脚与所述接地引脚配置于所述芯片座的周围；
一芯片，配置于所述导线架的所述芯片座上，且所述芯片具有多个接地焊垫；
至少一总线，连接所述导线架的部分所述接地引脚；以及
一导线组，连接所述芯片的所述接地焊垫、所述信号引脚、所述接地引脚以及所述总线。
2.如权利要求1所述的芯片封装结构，其特征在于，所述导线组包括至少一第一导线及至少一第二导线，所述第一导线连接于所述芯片的至少其中一个所述接地焊垫及所述导线架的所述芯片座，而所述第二导线连接于所述导线架的所述芯片座及所述总线。
3.如权利要求1所述的芯片封装结构，其特征在于，所述导线组包括多个第三导线，分别连接所述芯片的部分所述接地焊垫以及所述导线架的所述接地引脚与所述信号引脚。
4.如权利要求1所述的芯片封装结构，其特征在于，所述导线组包括至少一第四导线，所述第四导线连接于所述芯片的至少其中一个所述接地焊垫以及所述总线。
5.如权利要求1所述的芯片封装结构，其特征在于，所述信号引脚位于所述接地引脚之间，且所述信号引脚及所述接地引脚呈现环状排列。
6.一种芯片封装结构，其特征在于，包括：
一导线架，包括一芯片座以及多个接地引脚，所述接地引脚配置于所述芯片座的周围；
一芯片，配置于所述导线架的所述芯片座上，且所述芯片具有多个接地焊垫；
至少一第一导线，连接所述芯片的其中一个所述接地焊垫及所述导线架的所述芯片座；以及
至少一第二导线，连接所述导线架的所述芯片座以及所述导线架的至少其中一个所述接地引脚。
7.如权利要求6所述的芯片封装结构，其特征在于，更包括：
多个第三导线，分别连接所述导线架的部分所述接地引脚以及所述芯片的部分的所述接地焊垫。
8.如权利要求6所述的芯片封装结构，其特征在于，更包括：
一封装胶体，包覆所述导线架、所述芯片、所述第一导线及所述第二导线，且所述导线架的所述接地引脚的部分外露于所述封装胶体。
9.如权利要求6所述的芯片封装结构，其特征在于，所述导线架更包括多个信号接引脚，所述信号引脚与所述接地引脚交错设置且呈现环状排列。
CN201310049660.4A 2013-02-07 2013-02-07 芯片封装结构 Pending CN103985688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310049660.4A CN103985688A (zh) 2013-02-07 2013-02-07 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310049660.4A CN103985688A (zh) 2013-02-07 2013-02-07 芯片封装结构

Publications (1)

Publication Number Publication Date
CN103985688A true CN103985688A (zh) 2014-08-13

Family

ID=51277601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049660.4A Pending CN103985688A (zh) 2013-02-07 2013-02-07 芯片封装结构

Country Status (1)

Country Link
CN (1) CN103985688A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548995A (zh) * 2015-09-16 2017-03-29 扬智科技股份有限公司 电路板模块及其半导体封装件
CN106936431A (zh) * 2015-12-30 2017-07-07 上海贝岭股份有限公司 一种高性能低噪音芯片及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548995A (zh) * 2015-09-16 2017-03-29 扬智科技股份有限公司 电路板模块及其半导体封装件
CN106548995B (zh) * 2015-09-16 2019-07-12 扬智科技股份有限公司 电路板模块及其半导体封装件
CN106936431A (zh) * 2015-12-30 2017-07-07 上海贝岭股份有限公司 一种高性能低噪音芯片及其制造方法
CN106936431B (zh) * 2015-12-30 2021-07-20 上海贝岭股份有限公司 一种高性能低噪音芯片及其制造方法

Similar Documents

Publication Publication Date Title
US8558398B1 (en) Bond wire arrangement for minimizing crosstalk
US8941221B2 (en) Semiconductor package
JP2014220439A5 (zh)
CN104851863B (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
JP2010186831A (ja) 半導体装置
US8084848B2 (en) Leadframe, leadframe type package and lead lane
CN103985688A (zh) 芯片封装结构
CN102487025A (zh) 用于长结合导线的支撑体
CN104167403B (zh) 多脚封装的引线框架
TWM534895U (zh) 多層晶片封裝結構
JP2014175665A (ja) ボンドワイヤのためのブレース
CN103904552A (zh) 投影用激光芯片封装结构
CN102931150B (zh) 无外引脚封装结构
CN108321141B (zh) 一种芯片的绑定结构和电子装置
CN103327737B (zh) 芯片组装结构及芯片组装方法
CN101404271B (zh) 音频功率放大器封装结构
CN103579161B (zh) 芯片封装结构
CN106298709A (zh) 低成本扇出式封装结构
JP2007134585A5 (zh)
US9337240B1 (en) Integrated circuit package with a universal lead frame
CN102024778B (zh) 导线架及芯片封装体
CN211455672U (zh) 一种半导体封装结构
CN210723009U (zh) 带有转接板的qfn结构
CN101604680B (zh) 引线框架、引线框架型封装及引脚列
CN208111433U (zh) 一种空间引线键合结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140813

RJ01 Rejection of invention patent application after publication