[go: up one dir, main page]

CN106531638A - 包括堆叠的半导体裸芯块的半导体装置及其制造方法 - Google Patents

包括堆叠的半导体裸芯块的半导体装置及其制造方法 Download PDF

Info

Publication number
CN106531638A
CN106531638A CN201510578162.8A CN201510578162A CN106531638A CN 106531638 A CN106531638 A CN 106531638A CN 201510578162 A CN201510578162 A CN 201510578162A CN 106531638 A CN106531638 A CN 106531638A
Authority
CN
China
Prior art keywords
semiconductor bare
semiconductor
bare chip
edge
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510578162.8A
Other languages
English (en)
Other versions
CN106531638B (zh
Inventor
邱进添
S.K.厄帕德海尤拉
俞志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk SemiConductor Shanghai Co Ltd
SanDisk Information Technology Shanghai Co Ltd
Original Assignee
SanDisk SemiConductor Shanghai Co Ltd
SanDisk Information Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk SemiConductor Shanghai Co Ltd, SanDisk Information Technology Shanghai Co Ltd filed Critical SanDisk SemiConductor Shanghai Co Ltd
Priority to CN201510578162.8A priority Critical patent/CN106531638B/zh
Publication of CN106531638A publication Critical patent/CN106531638A/zh
Application granted granted Critical
Publication of CN106531638B publication Critical patent/CN106531638B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

公开了一种半导体装置，以及其制造方法。该半导体包括多个半导体裸芯，其堆叠为半导体裸芯一维块，以及沿一维块的边缘形成导电图案以将一维块中的半导体裸芯彼此电性耦合，及与外部电连接器电性耦合。在进一步的例子中，一维块可以安装至彼此以形成二维半导体块和三维半导体块。

Description

包括堆叠的半导体裸芯块的半导体装置及其制造方法
技术领域
本发明涉及一种包括堆叠的半导体裸芯块的半导体装置及其制造方法。
背景技术
便携式消费电子产品需求上的强劲增长推进了高容量存储装置的需求。非易失性半导体存储装置，例如闪存卡，正广泛地用于满足数字信息存储和交换上日益增长的的需求。它们的便携性、多功能性和坚固设计，以及它们的高可靠性和大容量使得这样的存储装置理想地用于广泛种类的电子装置，包括例如数码相机、数字音乐播放器、视频游戏控制台、PDA和移动电话。
尽管已知各式各样的封装配置，但闪存卡通常可制作为系统级封装(SIP)或多裸芯模块(MCM)，其中在小足印(footprint)基板上安装和互连多个裸芯。基板可以通常包括坚固的、电介质基底，其一侧或两侧蚀刻有导电层。在裸芯和导电层之间形成电连接，而导电层提供电连线结构以连接裸芯至主机装置。一旦建立了裸芯和基板之间的电连接，则组件被典型地封装在模塑料中以提供保护性封装。
图1示出了常规半导体封装20的横截面侧视图。典型的封装包括多个半导体裸芯，例如闪存裸芯22和控制器裸芯24，其被支撑在基板26上。基板26包括过孔30、电迹线32和接触垫34以在半导体裸芯22、24和该封装体所位于的主机装置之间传输信号。裸芯接合垫(未示出)可以形成在裸芯22、24的表面上，以通过在相对应的裸芯接合垫和接触垫34之间固定引线键合来将半导体裸芯与基板电性耦合。一旦完成所有的电连接，裸芯和引线键合可以被密封在模塑料36中以密封该封装体并保护裸芯和引线键合。
增大存储容量而且同时保持或减小半导体封装体的装置形状因数的需求在不断增长。可以通过制造例如更小和更薄的半导体裸芯之类的元件来部分地满足该需求。然而，如果要在相同或更小的形状因数的情况下的更大存储容量的方面获得显著的进展，则需要对常规半导体封装体进行彻底的重新设计。
发明内容
总的来说，本技术的示例涉及一种形成半导体装置的方法，包括：(a)在一个或多个半导体晶片上形成多个半导体裸芯；(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光技术在该一个或多个半导体晶片的中间深度形成孔，该晶片被切片而使得该多个半导体裸芯的切片边缘具有电接触；(c)使用堆叠中的相对应的半导体裸芯之间的裸芯贴附膜来将该多个半导体裸芯上下堆叠以形成块，该多个半导体裸芯的边缘对准于该块的公共边缘；(d)对该块的表面施加压力以移除气泡；以及(e)在该块的公共边缘上形成导电图案以使该块中的该多个半导体裸芯彼此电性耦合，及与外部电连接器电性耦合。
在其它的示例中，本技术涉及一种形成半导体装置的方法，包括：(a)在一个或多个半导体晶片上形成多个半导体裸芯，包括在该多个半导体裸芯中形成多个裸芯键合垫；(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光技术在该一个或多个半导体晶片的中间深度形成孔，所述切片步骤包括切割该多个半导体裸芯中的多个接触垫以使得该多个接触垫暴露于该多个半导体裸芯的边缘处的步骤；(c)使用堆叠中的多个第一半导体裸芯中的相对应的半导体裸芯之间的裸芯贴附膜来将多个第一半导体裸芯在第一方向上下堆叠以形成一维块，该多个第一半导体裸芯的边缘对准于该一维块的公共边缘；(d)在该公共边缘上形成导电图案，其连接至该公共边缘处的该多个第一半导体裸芯的边缘处的多个接触垫；以及(e)分离该一维块为多个更小的半导体块。
在另一个示例中，本技术涉及一种形成半导体装置的方法，包括：(a)在一个或多个半导体晶片上形成多个半导体裸芯，包括在该多个半导体裸芯上形成多个电接触；(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光在该一个或多个晶片的中间深度形成孔，对该多个半导体裸芯的切片使得该多个电接触暴露于该多个半导体裸芯的边缘；(c)沿第一方向上叠置且正交于该第一方向的第二方向并排设置该多个半导体裸芯以形成二维块，该二维块中的多个半导体裸芯的边缘对准于该二维块的公共边缘；(d)施加等静压于该二维块的表面以移除气泡；(e)在该二维块的公共边缘上形成导电图案以使该二维块中的多个半导体裸芯中的至少一些电接触彼此电性耦合；以及(f)分离该二维模块为更小的单元，每个单元包括两个或更多的半导体裸芯。
附图说明
图1是包括安装在基板上的半导体裸芯的常规半导体装置的现有技术的边视图。
图2是包括安装在基板上的半导体裸芯的常规半导体装置的现有技术的俯视图。
图3是根据本发明实施例的形成半导体裸芯的流程图。
图4是半导体晶片的前视图，其示出了晶片的第一主表面。
图5是半导体晶片的后视图，其示出了晶片的第二主表面。.
图6来自晶片的单一半导体裸芯256的透视图。
图7是经受隐形激光工艺的晶片250的一部分的放大透视图
图8和图9是来自经受隐形激光工艺的晶片的单一半导体裸芯256的透视图。
图10是来自背面研磨工艺期间的晶片的单一半导体裸芯256的透视图。
图11是切割后的分离开的一部分晶片的俯视图。
图12是根据本技术的实施例的半导体裸芯的堆叠块的透视图。
图13是示出了图3的流程图的步骤220的进一步细节的流程图。
图14-16示出了根据本技术的实施例的形成堆叠半导体块的不同步骤中的半导体装置。
图17是根据本技术的进一步的实施例的形成堆叠半导体块阵列的流程图。
图18-22示出了根据本技术的实施例的形成堆叠半导体块阵列的不同步骤中的半导体装置。
图23-25示出了根据本技术的进一步的实施例的形成堆叠半导体块阵列的不同步骤中的半导体装置
具体实施方式
现在将参考附图来描述本技术，其中的实施例涉及一种半导体装置，其包括在精确制造工艺中形成的半导体裸芯块。该半导体裸芯块形成有精确的边缘，并以去除气泡的方式形成以使得裸芯可以紧密地和均匀地堆叠在彼此的顶部和/或旁边。
应该理解，本发明可以通过很多不同形式来实施，而不应被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开全面完整，并向本领域技术人员充分传达本发明。实际上，本发明旨在覆盖这些实施例的替代、修改和等同物，其包括在如所述权利要求所限定的本发明的范围和精神之内。此外，在关于本发明的以下详细描述中，阐述了众多具体细节以便提供对本发明的透彻理解。然而，对本领域普通技术人员应该清楚的是，本发明可以无需这些具体细节来实施。
本文中可能使用的术语“顶部”和“底部”、“上”和“下”以及“垂直”和“水平”仅是为了方便和示例说明的目的，而并非要限制本发明的描述，因为所指代的物品可能发生位置和方向上的交换。同样，如本文中使用的术语“基本”和/或“大约”意味着对于给定的应用，特定尺寸或参数可以在可接受的制造容限内变化。在一个实施例中，可接受的制造公差为±0.25％。
现在将参考图3、图13和图17的流程图，以及图4-12、图14-16和图18-15的视图来解释本发明的实施例。首先，参考图3的流程图和图4-11的视图，半导体晶片250在开始可以是可在步骤200中形成的晶片材料锭。在一个示例中，晶片250由其形成的锭可以是由根据直拉(CZ)法或浮区(FZ)法工艺生长的单晶硅来形成。然而，在其它的实施例中也可以使用其它的材料和工艺来形成晶片250。
在步骤204中，可以从锭切割下半导体晶片250并将其第一主表面252(图4)和与表面252相对的第二主表面254(图5)都抛光，以提供光滑的表面。在步骤206中，第一主表面252可以经受多种工艺步骤以将晶片250分割为各个半导体裸芯256(其中一个在图4中示出)，并在第一主表面252上和其中形成各个半导体裸芯256的集成电路。这些多个工艺可以包括在集成电路中沉积金属层的金属化步骤，金属层包括多个金属接触，其向和从集成电路传输信号。电接触可以包括裸芯键合垫258(其中一个分别在图4和图6中被编号)，其暴露于第一主表面252。在实施例中，裸芯键合垫258可以由铝或其合金形成，但在其它的实施例中垫258也可以由其它材料形成。在实施例中，集成电路可以作为NAND闪存存储半导体裸芯，但是也可以设想为其它类型的集成电路。
根据本技术的一些方面，在如下文所解释的切片后，多个堆叠的半导体裸芯256可以被堆叠，并沿半导体裸芯256的至少一个边缘(图6)彼此电连接。相应地，在一个实施例中，裸芯键合垫258可以延伸至晶片250中的每个半导体裸芯的边缘260并在此终止。在图6示出的实施例中，电性连接可以进一步包括低轮廓的系杆，在本文中一般指引线262。引线262可以键合至每个裸芯键合垫258，并弯曲以延伸至边缘260。图6示出了如下文所解释的切片后的裸芯256。引线262可以例如由金形成，但在其它的示例中也可以由其它材料形成。在另外的实施例中，再分配垫(未示出)可以形成在边缘260并以已知的方式电性连接至裸芯键合垫258。图6示出了形成在半导体裸芯256的单一边缘260上的裸芯键合垫258和引线262。然而，应当理解的是，裸芯键合垫258和/或引线262可以形成在半导体裸芯256的两个、三个或四个边缘周围。
根据本技术的一些方面，可以省略系杆引线262(如图3中步骤208周围的虚线所表示的)，而通过隐形激光工艺方式切割晶片，使得裸芯键合垫258暴露于边缘260。在步骤212中，隐形激光工艺可以与晶片250的背面研磨和/或如下文所解释的带拉伸结合使用，以非常干净和精确的将晶片250切片为独立的半导体裸芯256，并使裸芯键合垫的一部分暴露于对应的半导体裸芯的边缘。
现在参考图7，晶片250可以通过夹具或其它支撑表面(未示出)来支撑，并使第一主表面252上的集成电路面对支撑表面，而第二主表面254背离支撑表面。随后激光器264可发射一定波长(例如是红外或近红外波长)的脉冲激光束266，该激光束传输通过晶片250的第二主表面。该脉冲激光束可以通过光学系统聚焦于晶片的表面254下的一点，光学系统例如包括一个或多个准直透镜268。当该激光束在焦点上达到峰值功率密度时，晶片吸收能量，并制造出细小孔270。
激光可以沿晶片的水平平面中的行和列移动，并在多个点上激活以使得多个紧密设置的细小孔270形成在晶片的中间深度(在晶片的第一表面252和第二表面254之间)。细小孔270的行和列限定出由晶片250切割的每个半导体裸芯256的最终形状。激光可以形成单一层的细小孔270(在单一的深度)，如图8所表示。可替代地，激光可以形成多个(两个或更多)层的细小孔270于多个深度，如图9所表示。虽然图8和图9好像是示出了切割后的半导体裸芯256，但在执行隐形激光工艺时，裸芯256可以仍然是晶片250的一部分。
此晶片切片的方法提供了较传统的刀片切片和激光表面烧蚀切片的优点。后两者的切片技术会造成沿切割线的碎片、剥落和晶片污染，从而导致具有粗糙边缘的半导体裸芯。如下文所解释的，根据本技术的半导体裸芯可以在半导体裸芯256的堆叠体中使其边缘260彼此对准，而任何此种粗糙的边缘会妨碍相邻的半导体裸芯之间的光滑、干净和紧密的界面。上文所述的晶片切片方法允许多个裸芯256堆叠，使得边缘260在一起形成堆叠的半导体块的非常光滑的表面，而没有裂纹或芯片缺陷。另外地，刀片和激光表面烧蚀切片会沿切割线粉碎晶片材料，导致相对大的切口宽度。如图7-11所示的隐形激光具有非常窄的切口，在晶片上为半导体裸芯256提供更多的空间，以及更高的生产良率。
在隐形激光步骤212后，晶片250可以仍然为单一的片。晶片可随后在步骤214中薄化，使用研磨轮(未示出)施加在第二主表面254上以背部研磨晶片从例如780μm到280μm，但该些厚度仅为示例目的，且可在不同的实施例中变化。
参考图10，除了薄化晶片250，来自背部研磨步骤的振动可能造成裂纹272，其自细小孔270处向晶片250的第一主表面252和第二主表面254传播，以完成晶片250的切片。在另外的实施例中，晶片250可以在背部研磨步骤214后保持为单一的片。这可能是由于背部研磨工艺不会造成自细小孔传播的裂纹。这还可能是由于，在实施例中，背部研磨步骤214可以在隐形激光步骤212之前执行。
在隐形激光和背部研磨步骤后，在晶片保持为单一的片的情况下，晶片可以被翻转过来，并将第二主表面固定在带274上(图11示出了带274的一部分)。该带可以随后在步骤216中沿垂直轴拉伸。这在晶片中产生应力，其造成自细小孔270处向晶片250的第一主表面252和第二主表面254传播的裂纹以完成晶片250的切片。该拉伸还分开带上的切片后的半导体裸芯256，如图11中所示。在晶片在背部研磨步骤后被切片之后的实施例中，取放机器人可以传输切片后的半导体裸芯256至支撑表面，例如图8所示的带274，以继续如下文所解释的进一步的工艺。
根据本技术的一个方面，隐形激光和后续的裂纹272的传播可以造成晶片沿通过裸芯键合垫258的线的切片。当裂纹272传播时，裸芯键合垫258被切断。因此，如图11中的部分俯视图所示，裸芯键合垫258的有源部分258a暴露于相对应的半导体裸芯256的边缘260。裸芯键合垫258的剩余部分258b保持在下一个邻近的半导体裸芯256的边缘276中(下一个邻近的半导体裸芯256也具有与边缘276相对的边缘260中的有源部分258a)。裸芯256中至裸芯键合垫258的电连接建立至有源部分258a。每个半导体裸芯256中的剩余部分258b保持电性隔离。
可以根据如上文所解释的步骤200-216制造多个半导体晶片250。在这之后，在步骤218中，如图12所示，取放机器人可以拿取来自相同或不同晶片的半导体裸芯256，并将其堆叠为半导体裸芯256的堆叠块280。在本文中堆叠块280可以称为半导体装置280。包括裸芯键合垫258的有源部分258a的边缘260可以沿公共侧面对准以形成堆叠块280的边缘282。
半导体裸芯256可以被堆叠，并使用在相对应的半导体裸芯256之间的裸芯贴附膜(DAF)层使其在堆叠半导体280中相互固定。单一堆叠块280中的半导体裸芯的数量可以在实施例中变化，从2到32(或者更多)个半导体裸芯256，包括例如4、8或16个半导体裸芯。
在步骤220中，电迹线的导电图案可以形成于堆叠半导体块280的边缘282上。图13的流程图和图14-16的视图示出了步骤220的进一步的细节。图15的视图示出了形成在堆叠块280的单一边缘282上的导电图案288。然后，应当理解的是，可以形成导电图案288于堆叠块280的两个、三个、四个、五个、或六个侧面周围。
如上文所述，裸芯键合垫258，其中之一在图14中被编号，暴露于边缘282。在步骤350中，边缘282可以容纳电绝缘层以防止形成在其上的导电图案与块280中的半导体裸芯256之间短路。举例来说，在步骤350中，电绝缘层284，例如是硅氧化物或硅氮化物，可以喷溅在边缘282上。在其它的实施例中，绝缘层284也可以由其它电绝缘体构成，也可以由其它薄膜沉积技术来施加。绝缘层284可以小于1μm，但在其它的实施例中也可以更厚。
在步骤354中，电绝缘层284可以被处理为使裸芯键合垫258的端部暴露于边缘282，如图14中所示。在形成有系杆引线262的实施例中，引线262的端部可以暴露于边缘282。层284可以例如被激光或化学蚀刻被处理为暴露垫258(或引线262)的端部。
在步骤358中，可以在绝缘层284上施加导电层。该导电层可以例如是由喷溅在绝缘层284上的钛、镍、铜或不锈钢形成。在其它的实施例中，导电层也可以由其它导电体构成，也可以由其它薄膜沉积技术来施加。该导电层可以具有2-5μm的厚度，但在其它的实施例中也可以比此更厚或更薄。退火加热被可选择地执行以清除导电层中的金属晶粒状态。
在步骤360中，导电层可以被处理为移除该层的一部分并留下导电图案288(图15)。导电图案可以使不同半导体裸芯256的选择的垫的端部彼此连接，并与外部电连接器例如是下文所解释的焊球连接。举例来说，已知的光刻法工艺可以被执行以施加光刻胶层于导电层上，通过具有最终金属迹线的图案的掩膜，曝光和显影该光刻胶，蚀刻掉未曝光的部分以留下具有导电图案288的金属迹线，随后移除金属迹线上的光刻胶。在其它的实施例中，导电图案288可以由其它光刻法或非光刻法工艺形成。一个另外的技术是具有导电图案288形状的导电迹线的丝网印刷术。
图15中示出的特定导电图案仅为示例目的，且在另外的实施例中变化。如所述的，在其它的实施例中，如图案288的导电图案可以形成在两个或多个侧边周围(无论这些侧边是否具有垫258)。另外地，电迹线290可以形成在半导体装置280的上表面和/或下表面上，例如，与侧边上的导电图案连接，或者与集成电路292连接。迹线290可以通过光刻法、丝网印刷术、或其它工艺形成。如上文所述，在边缘表面282上的裸芯256的非常光滑和高对准的边缘允许形成迹线290而不会使迹线有任何中断或其它问题。
再次参考图3的流程图，在步骤226中，限定外部电连接器296(其中之一在图16的仰视图中被编号)以形成完整的堆叠半导体块280。举例来说，在半导体装置280作为BGA封装被焊接到主机装置的主板上，外部电连接器可以是固定半导体装置280的底部表面上的再分配垫(或其它接触垫)的焊料球。外部电连接器也可以可替代的为半导体装置280的底部表面上的接触指。对于细间距(例如，小于350μm的间距)连接器，电连接器296可以是由例如湿化学镀法形成的凸块。
图17的流程图和图18-25的视图示出了本技术的另外的实施例，其形成如下文所解释的半导体块380的2D阵列或半导体块480的3D阵列。在本文中，2D和3D的半导体块共同地被称为多维块。在步骤200-316中，如上文所解释的。由晶片形成半导体裸芯并将其堆叠。举例来说，步骤300-步骤316可以是和上文所述的步骤200-216相对应的相同步骤。
在步骤330中，半导体裸芯可以被堆叠为2D或3D阵列。例如，如图18所示的，单独的半导体裸芯256可以垂直地(y-方向)和/或水平地(x-方向)堆叠在支撑板278上以形成半导体裸芯380的2D阵列。在本文中，半导体裸芯256的2D阵列也可以被称为半导体装置380。替代单独的半导体裸芯的是，半导体装置380可以由堆叠的半导体块280(例如图12中所形成和示出的，在迹线288形成之前)垂直地和/或水平地堆叠在支撑板278上来形成，如图19所示。
当在两个维度(在彼此的顶部和并排)堆叠半导体裸芯时，应当理解的是，支撑板278可以在多个方向支撑半导体裸芯。支撑板278可以从底部表面支撑半导体裸芯380的阵列(如图18所示)。支撑板278可以替代的为水平板，其从位于图18的x-y平面的表面(即，由图18的视图不可见的背部表面，其与包括垫258的表面相对)支撑半导体裸芯阵列。支撑板278可以替代的为水平板，其从垂直于图18的x-方向的表面(即，进出页面，在图18的视图右侧的表面)。除了支撑板278，可以提供在支撑板287上垂直向上延伸的第二导板(未示出)，以在半导体裸芯256被堆叠为阵列302时帮助其进一步的对准。
在定位y-方向上下叠置且在x-方向彼此并排的半导体裸芯256时，可以在相邻的半导体裸芯256之间使用DAF。如下文所解释的，一旦电迹线形成在半导体裸芯的2D阵列的一个或多个边缘表面上，该阵列可以被分离为分别的堆叠半导体块280(例如图15中所示)。相应地，可以使用两个不同的DAF层。第一DAF层302(其中一些在图18和图19中被编号)可以用于半导体裸芯256之间，在块280从2D块380中分离后，这些半导体裸芯256仍然在各个堆叠半导体块280中保持彼此粘合。第二DAF层304(其中一些在图18和图19中被编号)可以用于半导体裸芯之间，在在块280从2D块380中分离后，这些裸芯将会彼此分离。第一DAF层302和第二DAF层304之间的区别将在下文中解释。
图18和图19中的特定构型仅为示例目的，而2D半导体块380可以在x-方向和/或y-方向上具有更少或更多的半导体裸芯或堆叠的块280。在形成如图19所示的堆叠块280的情况下，堆叠块280可以具有比图19所示的更少或更多的半导体裸芯256。
为了沿x-方向彼此并排堆叠半导体裸芯256(无论是单独的或成块的)重要的是使得相对应的半导体裸芯256的边缘表面彼此紧密干净地配合。本技术通过多种方式实现这一点。第一，如上文所解释的，使用隐形激光工艺来切片单独的半导体裸芯保证了半导体裸芯256光滑、精确的边缘，并允许单一堆叠半导体块280中的相对应的半导体裸芯256精确的彼此对准。类似地，对准的边缘允许2D半导体块380中的堆叠半导体块彼此紧密和精确的对准。
另一方式，对应的半导体块280可以精确的对准以保证2D半导体块380中的x-方向和y-方向的相对应的裸芯256之间的DAF层中没有气泡。否则这些气泡可能会导致2D半导体块380中的半导体裸芯256的分离。根据本技术的一些方面，可以移除气泡，例如在步骤334中对2D半导体块380施加等静压。举例来说，在裸芯之间的DAF层处于b阶段时，可以将2D半导体块380浸没在等静压的液体中(未示出)。此工艺同时对2D半导体块的所有表面施加压力(如图20中的对应的表面上的箭头所表示的)以挤出气泡以保证相对应的堆叠半导体块280紧密的接合在一起。可以在移除带274后如图9所示的同样的方式对堆叠半导体块280施加压力。
在示例中，通过等静压施加的压强可以在2Mpa和10Mpa之间，温度可以在80℃和180℃之间，时间为几秒至大约1分钟。应当理解的是，这些参数仅是为示例目的，且在其它的实施例中每个参数都可以变化为高于或低于这些范围。等静压的工作流体可以是水，但在其它的实施例中其也可以是其它流体。DAF层302(不是304)可以在等静压工艺或随后的回流工艺中固化为c-阶段。
在实施例中，2D块380中的半导体裸芯256可以在2D半导体块380中在同一取向上对准。由此，举例来说，在裸芯键合垫258在堆叠半导体块280的单一边缘终止的情况下，垫258可以都暴露于2D半导体块380的同一边缘382，如图20所示。可以设想的是，在其它的实施例中，一些垫258朝向一边，而其它垫258朝向另一边。
如图21所示，可以随后在步骤340中在边缘382上形成在导电图案288。形成导电图案288的细节可以如在上文的图13的步骤中所描述的。图21中示出的特定导电图案288仅为示例目的，并可在其它的实施例中变化。可以在每个堆叠半导体块280上重复导电图案288。然而，半导体图案288的给定迹线可以跨越并电连接来自半导体装置380中的两个或多个堆叠半导体块280的裸芯键合垫258。
在其它的实施例中，如图案288的导电图案可以形成在两个或多个侧边周围(无论这些侧边是否具有暴露于其上的裸芯键合垫258)。另外地，电迹线290可以形成在半导体装置380的上表面和/或下表面，例如连接侧边的导电图案，或连接集成电路292。迹线290可以通过光刻法、丝网印刷术、或其它工艺形成。
在步骤344中，半导体装置380可以被分离为堆叠半导体块，如图15中所示的堆叠半导体块280。在步骤344之前的某些时候，DAF层302可以硬化至c-阶段，以使得给定堆叠半导体块280中的裸芯可以紧密地安装在一起。在一个实施例中，当DAF层硬化后，DAF层304保持为b-阶段粘合剂。因此，在步骤344中，DAF层304可以被处理为移除DAF层304，减少DAF层304的粘合性能，或者克服DAF层将半导体块280保持在一起的力，以使得块280可以由2D块380中分离。
DAF层302和304的性能可以被选择为已知的方式，以使得DAF层302可以硬化的同时DAF层304不会。另外地，DAF层302和304可以已知的方式被选择，以使得当在步骤344中DAF层304被处理以将相对应的块280彼此分离时，DAF层302保持不受影响。DAF层302和304可以是多种材料，包括例如聚酯树脂(polyester resin)、乙烯基酯树脂(vinyl ester resin)、或者其他树脂，环氧树脂、酚类化合物、或者聚氨酯化合物。DAF层302和304可以进一步的是双马来酰亚胺(bismaleimides)、PEAM基粘合剂、以及这些化学成分的混合物。也可以设想其他的材料。在一个实施例中，DAF层304可以是双面胶带，其中粘合剂在紫外照射和/或施加热的情况下分解。DAF层302和304可以来自Henkel，其在美国加利福尼亚州多明戈斯农场(Rancho Dominguez,California,USA)具有营业所。
应当理解的是，除了使用具有不同粘合性质的两种不同DAF层之外，还可以使用其它的方法使相对应的堆叠半导体块280从2D块380中分离。举例来说，可以使用单一类型的DAF，但是当块280被分离时要彼此分开的裸芯之间的DAF层可以被选择地处理，以分解或者减少此部分的DAF的粘合性质。在其它的实施例中，可以使用单一类型的DAF，而相对应的堆叠半导体块可以通过切割来分离，例如是使用锯片。
在步骤346中，外部电连接器296(其中之一在图22的视图中被编号)可以固定于如上文所述的相对应的堆叠半导体块280的表面，以完成堆叠半导体块280。
图17的流程图的步骤也可以用于形成图23-25示出的3D半导体块480。在本文中，3D半导体块480也被称为半导体装置480。为形成3D半导体块480，多个形成的堆叠半导体块280可以在y-方向垂直地堆叠，在x-方向水平地对准，并进一步在正交于y-方向和x-方向的z-方向对准。在示出的特定构型中，半导体装置480在y-方向的高度为三个堆叠块280，在x-方向的宽度为三个堆叠块，以及在z-方向的深度为两个堆叠块。然而，应当理解的是，可以在x-方向、y-方向和z-方向中的至少一个堆叠/对准更多或更少的堆叠块。3D半导体块480可以通过在x-方向、y-方向和z-方向堆叠独立的半导体裸芯256来形成。
图23可以是3D半导体块480的前视图，其示出了上文所述的边缘382。相对的边缘384在图23的前视图中不可见。图24是3D半导体块480的后视图，其中边缘384可见，而相对的边缘382不可见。在一些实施例中，沿y-方向的相对应的堆叠块280之间可以存在界面388。沿该界面388的堆叠块280可以使用如上文所解释的DAF层彼此固定，而任何气泡可以由界面388中被挤出，例如在上文所解释的等静压工艺中。在一些实施例中，堆叠半导体块280的边缘在界面388处可以没有导电图案。然而，在其它的实施例中，在界面388处的一个或多个边缘上可以有导电图案，该导电图案可以埋设于界面388处的相邻的堆叠块之间的DAF层中。
图23和图24中示出的边缘382和384上的特定半导体图案288仅是为示例目的，且在其它的实施例中可以变化。在其它的实施例中，如图案288的导电图案可以形成在一个边缘上或者三个或更多的侧边的周围(无论这些侧边是否具有裸芯键合垫258于其上)。另外地，电迹线290可以形成在半导体装置480的顶部和/或底部表面上，例如连接侧边的导电图案，或者连接集成电路292。迹线290可以通过光刻法、丝网印刷术、或其它工艺形成。
在迹线形成在3D半导体块480的一个或多个边缘表面上后，块480可以被分离为独立的堆叠半导体块280，而电连接器296可以固定于相对应的堆叠半导体块280的表面上，如图25中所示。
根据任何上文所述实施例中的半导体装置提供高效的空间利用，其中该半导体装置几乎完全包括半导体裸芯。根据本技术，省略了在常规半导体装置中占据空间的基板和引线键合。另外地，该半导体装置中的半导体裸芯的精确边缘和轮廓允许该装置中的半导体裸芯精确配合。
为了说明和示例的目的，呈现了本发明的前述具体描述。这不旨在穷举或将本发明限制到所公开的精确形式。根据上面的教导很多修改和变化是可能的。所描述的实施例选择为最好地解释本发明的原理及其实际应用，因此使本领域技术人员在不同实施例中能最好地利用本发明，且进行适用于所设想的特定用途的各种修改例。本发明的范围由所附的权利要求限定。

Claims (29)

1.一种形成半导体装置的方法，包括：
(a)在一个或多个半导体晶片上形成多个半导体裸芯；
(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光技术在该一个或多个半导体晶片的中间深度形成孔，该晶片被切片而使得该多个半导体裸芯的切片边缘具有电接触；
(c)使用堆叠中的相对应的半导体裸芯之间的裸芯贴附膜来将该多个半导体裸芯上下堆叠以形成块，该多个半导体裸芯的边缘对准于该块的公共边缘；
(d)对该块的表面施加压力以移除气泡；以及
(e)在该块的公共边缘上形成导电图案以使该块中的该多个半导体裸芯彼此电性耦合，及与外部电连接器电性耦合。
2.如权利要求1所述的方法，切片该裸芯使得该多个半导体裸芯的切片边缘具有电接触的所述步骤(b)包括在该多个半导体裸芯上形成裸芯键合垫于该多个半导体裸芯的切片边缘处。
3.如权利要求1所述的方法，切片该裸芯使得该多个半导体裸芯的切片边缘具有电接触的所述步骤(b)包括在该多个半导体裸芯的裸芯键合垫上形成电引线，并弯曲该电引线以延伸至该多个半导体裸芯的切片边缘。
4.如权利要求1所述的方法，切片该裸芯使得该多个半导体裸芯的切片边缘具有电接触的所述步骤(b)包括在该多个半导体裸芯的切片边缘处形成再分配垫，并电连接该再分配垫至该多个半导体裸芯上的键合垫。
5.如权利要求1所述的方法，还包括将该一个或多个晶片中的一晶片安装在带上，并拉伸该带的步骤。
6.如权利要求5所述的方法，拉伸该带使得通过该隐形激光技术形成的孔向该晶片的第一和第二主表面传播，以完成从该晶片切片该半导体裸芯。
7.如权利要求1所述的方法，还包括背部研磨该一个或多个晶片中的一晶片的第二主表面以薄化该晶片的步骤。
8.如权利要求7所述的方法，背部研磨该晶片使得通过该隐形激光技术形成的孔向该晶片的第一和第二主表面传播以完成从该晶片切片该半导体裸芯。
9.如权利要求1所述的方法，该导电图案包括第一导电图案，该方法还包括在该块与公共边缘不同的至少第二表面上形成至少第二导电图案的步骤。
10.如权利要求1所述的方法，该多个电接触包括多个第一电接触，而该多个半导体裸芯的切片边缘包括该多个半导体裸芯的第一切片边缘，该方法还包括形成该多个半导体裸芯，使得至少多个第二电接触延伸至该多个半导体裸芯的至少第二切片边缘，该至少第二切片边缘沿该块中的第二公共边缘彼此相互对准。
11.如权利要求10所述的方法，该导电图案包括第一导电图案，该方法还包括在该块的至少第二公共边缘上形成至少第二导电图案的步骤。
12.如权利要求1所述的方法，还包括在该块的表面上固定多个焊料球以作为外部电连接器的步骤。
13.如权利要求1所述的方法，还包括在该块的表面上形成多个接触指以作为外部电连接器的步骤。
14.一种形成半导体装置的方法，包括：
(a)在一个或多个半导体晶片上形成多个半导体裸芯，包括在该多个半导体裸芯中形成多个裸芯键合垫；
(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光技术在该一个或多个半导体晶片的中间深度形成孔，所述切片步骤包括切割该多个半导体裸芯中的多个接触垫以使得该多个接触垫暴露于该多个半导体裸芯的边缘处的步骤；
(c)使用堆叠中的多个第一半导体裸芯中的相对应的半导体裸芯之间的裸芯贴附膜来将多个第一半导体裸芯在第一方向上下堆叠以形成一维块，该多个第一半导体裸芯的边缘对准于该一维块的公共边缘；
(d)在该公共边缘上形成导电图案，其连接至该公共边缘处的该多个第一半导体裸芯的边缘处的多个接触垫；以及
(e)分离该一维块为多个更小的半导体块。
15.如权利要求14所述的方法，还包括在该一维块的表面上施加压力以移除气泡的步骤。
16.如权利要求14所述的方法，还包括使用多个第二半导体裸芯中的相对应的半导体裸芯的裸芯贴附膜来沿正交于该第一方向的第二方向将该多个第二半导体裸芯彼此并排设置以形成二维块的步骤，该多个半导体裸芯的边缘对准于该公共边缘。
17.如权利要求16所述的方法，还包括在该二维块的表面施加压力以移除气泡的步骤。
18.如权利要求14所述的方法，所述步骤(d)包括以正交于该第一方向的第二方向安装该多个一维块，并以正交于该第一和第二方向的第三方向安装该多个一维块以使得该多维块包括三维块。
19.如权利要求14所述的方法，还包括将该一个或多个晶片中的一晶片安装在带上，并拉伸该带的步骤，拉伸该带使得通过该隐形激光技术形成的孔向该晶片的第一和第二主表面传播以完成从该晶片切片该半导体裸芯。
20.如权利要求14所述的方法，还包括背部研磨该一个或多个晶片中的一晶片的第二主表面以薄化该晶片的步骤，背部研磨该晶片使得通过该隐形激光技术形成的孔向该晶片的第一和第二主表面传播以完成从该晶片切片该半导体裸芯。
21.如权利要求14所述的方法，该公共边上的导电图案包括至少第一导电图案，该方法还包括在该多维块的与该公共边缘不同的至少第二表面上形成至少第二导电图案的步骤。
22.如权利要求14所述的方法，还包括在该块的表面上固定多个焊料球以作为外部电连接器的步骤。
23.如权利要求14所述的方法，还包括在该块的表面上形成多个接触指以作为外部电连接器的步骤。
24.一种形成半导体装置的方法，包括：
(a)在一个或多个半导体晶片上形成多个半导体裸芯，包括在该多个半导体裸芯上形成多个电接触；
(b)至少部分地通过隐形激光技术从该一个或多个半导体晶片切片该多个半导体裸芯，该隐形激光在该一个或多个晶片的中间深度形成孔，对该多个半导体裸芯的切片使得该多个电接触暴露于该多个半导体裸芯的边缘；
(c)沿第一方向上叠置且正交于该第一方向的第二方向并排设置该多个半导体裸芯以形成二维块，该二维块中的多个半导体裸芯的边缘对准于该二维块的公共边缘；
(d)施加等静压于该二维块的表面以移除气泡；
(e)在该二维块的公共边缘上形成导电图案以使该二维块中的多个半导体裸芯中的至少一些电接触彼此电性耦合；以及
(f)分离该二维模块为更小的单元，每个单元包括两个或更多的半导体裸芯。
25.如权利要求24所述的方法，所述步骤(c)包括使用该第一方向和该第二方向中的相对应的半导体裸芯之间的裸芯贴附膜。
26.如权利要求24所述的方法，所述步骤(f)包括将该二维块浸没在等静压中。
27.如权利要求24所述的方法，该公共边缘上的导电图案包括至少第一导电图案，该方法还包括在该多维块与公共边缘不同的至少第二表面上形成至少第二导电图案的步骤。
28.如权利要求24所述的方法，还包括在该块的表面上粘附多个焊料球以作为外部电连接器的步骤。
29.如权利要求24所述的方法，还包括在该块的表面上形成多个接触指以作为外部电连接器的步骤。
CN201510578162.8A 2015-09-11 2015-09-11 包括堆叠的半导体裸芯块的半导体装置及其制造方法 Expired - Fee Related CN106531638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510578162.8A CN106531638B (zh) 2015-09-11 2015-09-11 包括堆叠的半导体裸芯块的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510578162.8A CN106531638B (zh) 2015-09-11 2015-09-11 包括堆叠的半导体裸芯块的半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN106531638A true CN106531638A (zh) 2017-03-22
CN106531638B CN106531638B (zh) 2020-02-07

Family

ID=58346590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510578162.8A Expired - Fee Related CN106531638B (zh) 2015-09-11 2015-09-11 包括堆叠的半导体裸芯块的半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN106531638B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
CN110660805A (zh) * 2018-06-28 2020-01-07 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
CN111291494A (zh) * 2020-02-21 2020-06-16 西安交通大学 用于核反应堆triso燃料颗粒的多尺度多物理场耦合模拟方法
CN111696968A (zh) * 2019-03-14 2020-09-22 长鑫存储技术有限公司 半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221073A1 (en) * 2009-02-06 2011-09-15 Headway Technologies, Inc. Layered chip package with wiring on the side surfaces
CN102206469A (zh) * 2010-03-31 2011-10-05 古河电气工业株式会社 晶片加工用胶带
US20120119385A1 (en) * 2008-05-20 2012-05-17 Vertical Circuits, Inc. Electrical Connector Between Die Pad and Z-Interconnect for Stacked Die Assemblies
CN103258773A (zh) * 2013-05-21 2013-08-21 合肥彩虹蓝光科技有限公司 半导体元件镀膜制程方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119385A1 (en) * 2008-05-20 2012-05-17 Vertical Circuits, Inc. Electrical Connector Between Die Pad and Z-Interconnect for Stacked Die Assemblies
US20110221073A1 (en) * 2009-02-06 2011-09-15 Headway Technologies, Inc. Layered chip package with wiring on the side surfaces
CN102206469A (zh) * 2010-03-31 2011-10-05 古河电气工业株式会社 晶片加工用胶带
CN103258773A (zh) * 2013-05-21 2013-08-21 合肥彩虹蓝光科技有限公司 半导体元件镀膜制程方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
CN110660805A (zh) * 2018-06-28 2020-01-07 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
CN111696968A (zh) * 2019-03-14 2020-09-22 长鑫存储技术有限公司 半导体结构的制造方法
CN111696968B (zh) * 2019-03-14 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法
CN111291494A (zh) * 2020-02-21 2020-06-16 西安交通大学 用于核反应堆triso燃料颗粒的多尺度多物理场耦合模拟方法
CN111291494B (zh) * 2020-02-21 2021-10-19 西安交通大学 用于核反应堆triso燃料颗粒的多尺度多物理场耦合模拟方法

Also Published As

Publication number Publication date
CN106531638B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
US7245021B2 (en) Micropede stacked die component assembly
US8431435B2 (en) Edge connect wafer level stacking
US7215018B2 (en) Stacked die BGA or LGA component assembly
CN101765911B (zh) 具有重新分布层的半导体芯片
CN111627893B (zh) 包含二维移位的tsv半导体装置
KR102019551B1 (ko) 다이 에지에 다이 본드 패드들을 포함하는 반도체 디바이스
CN101393876A (zh) 形成具有接纳电连接件倾斜边缘的半导体电路小片的方法
TW201537693A (zh) 用於嵌入半導體晶粒的焊料柱
US10325881B2 (en) Vertical semiconductor device having a stacked die block
KR20090034788A (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
CN106531638A (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
US20110316164A1 (en) Corrugated die edge for stacked die semiconductor package
CN106653731B (zh) 半导体装置中的侧壁桥互连体
US20170179101A1 (en) Bridge structure for embedding semiconductor die
JP4334397B2 (ja) 半導体装置及びその製造方法
KR20090114492A (ko) 반도체 장치 및 그 제조 방법
CN109950223B (zh) 包含双垫引线键合体互连的半导体装置
KR100941656B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200207

Termination date: 20200911