[go: up one dir, main page]

CN106449419A - 基于Ga2O3材料的U型栅MOSFET及其制备方法 - Google Patents

基于Ga2O3材料的U型栅MOSFET及其制备方法 Download PDF

Info

Publication number
CN106449419A
CN106449419A CN201611124460.0A CN201611124460A CN106449419A CN 106449419 A CN106449419 A CN 106449419A CN 201611124460 A CN201611124460 A CN 201611124460A CN 106449419 A CN106449419 A CN 106449419A
Authority
CN
China
Prior art keywords
sputtering
substrate
well region
under
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611124460.0A
Other languages
English (en)
Inventor
贾仁需
张弘鹏
元磊
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611124460.0A priority Critical patent/CN106449419A/zh
Publication of CN106449419A publication Critical patent/CN106449419A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于Ga2O3材料的U型栅MOSFET及其制备方法。该方法包括：选取β‑Ga2O3衬底；在β‑Ga2O3衬底表面生长同质外延层并在同质外延层表面进行离子注入形成N型掺杂区；在N型掺杂区表面采用离子注入工艺形成P阱区；在P阱区表面位置处采用刻蚀工艺在β‑Ga2O3衬底内形成U型槽；在U型槽内制备栅介质层及栅电极；在β‑Ga2O3衬底异于P阱区的上表面位置处制备源电极，并在β‑Ga2O3衬底的下表面制作漏电极，最终形成U型栅MOSFET。本发明实施例的MOSFET采用U型栅电极结构可有效克服MOSFET功率器件导通电阻较高的缺点，且将Ga2O3材料应用于该U型栅结构的衬底及同质外延层，可提高该MOSFET功率器件的耐压和反向击穿电压，在降低导通电阻的同时大幅提高功率器件的性能以及器件可靠性。

Description

基于Ga2O3材料的U型栅MOSFET及其制备方法
技术领域
本发明属于集成电路技术领域，具体涉及一种基于Ga2O3材料的U型栅MOSFET及其制备方法。
背景技术
电力电子技术随着电子技术日新月异的发展，作为能源转换的重要组成部分逐渐在工业生产、电力系统、交通运输、国防军事、新能源系统以及日常生活等领域获得广泛的应用。作为电力电子技术的基础和核心，功率器件的性能对提升整体系统效率有重要的作用，主要应用在诸如变频、升降压、整流逆变和功率矫正等主电路中。其中适用于高温、高频高压、高辐射等极端环境的功率器件更引人关注和研究，宽禁带材料如SiC、GaN等得到了众多科学家的研究和关注，宽禁带材料的应用得到了充分的发展。目前，以宽禁带材料为基底的功率器件已经逐步走向应用，日渐开始取代以Si为基底的功率器件。随着深空探测、深层油气勘探、超高压电能转换、高速机车驱动和核能开发等极端环境下的应用需求，Si基功率器件已无法满足高功率、高频和高温等要求，此外Si基功率器件较大的导通电阻也大大降低了系统的能量转换效率，对于高性能大功率器件的需求愈发迫切。
有目前将宽禁带材料4H-SiC、6H-SiC等应用于MOS功率器件已较为普遍，部分已投入商业应用，大幅提高了器件的耐压、反向击穿电场，更适于高温、高压和高频高辐射等极端环境，器件可靠性提高，但是由于4H-SiC、6H-SiC单晶的制备工艺复杂，成本高昂限制了该材料的应用。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于Ga2O3材料的U型栅MOSFET及其制备方法。
本发明的一个实施例提供了一种基于Ga2O3材料的U型栅MOSFET的制备方法，包括：
选取β-Ga2O3衬底；
在所述β-Ga2O3衬底表面生长同质外延层并在所述同质外延层表面进行离子注入形成N型掺杂区；
在所述N型掺杂区表面采用离子注入工艺形成P阱区；
在所述P阱区表面位置处采用刻蚀工艺在所述β-Ga2O3衬底内形成U型槽；
在所述U型槽内制备栅介质层及栅电极；
在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，最终形成所述U型栅MOSFET。
在本发明的一个实施例中，在所述β-Ga2O3衬底表面生长同质外延层并在所述同质外延层表面进行离子注入形成N型掺杂区，包括：
利用分子束外延工艺，在所述β-Ga2O3衬底表面生长β-Ga2O3材料以形成所述同质外延层；
利用离子注入工艺在所述同质外延层表面注入Sn、Si或Al离子以在所述同质外延层上表面形成一定厚度的所述N型掺杂区。
在本发明的一个实施例中，在所述N型掺杂区表面采用离子注入工艺形成P阱区，包括：
采用第一掩膜版，在所述N型掺杂区表面的中心位置处利用离子注入工艺注入Cu离子或者N、Zn共掺杂离子形成所述P阱区。
在本发明的一个实施例中，在所述P阱区表面位置处采用刻蚀工艺在所述β-Ga2O3衬底内形成U型槽，包括：
采用第二掩膜板，采用Cl2或BCl3作为刻蚀气体，对所述P阱区表面利用等离子体刻蚀工艺或者反应离子刻蚀工艺进行刻蚀形成所述U型槽。
在本发明的一个实施例中，在所述U型槽内制备栅介质层及栅电极，包括：
采用第二掩膜板，利用磁控溅射工艺在所述U型槽表面溅射Al2O3材料形成所述栅介质层；
采用第三掩膜板，利用磁控溅射工艺在所述U型槽内溅射Ti/Au叠层双金属材料形成所述栅电极。
在本发明的一个实施例中，利用磁控溅射工艺在所述U型槽表面溅射Al2O3材料，包括：
采用Al材料作为靶材，以氩气和氧气作为溅射气体通入溅射腔体中，在工作频率为250～350W的条件下，在所述U型槽表面溅射形成所述Al2O3材料。
在本发明的一个实施例中，利用磁控溅射工艺在所述U型槽内溅射Ti/Au叠层双金属材料，包括：
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述U型槽的栅介质层表面溅射形成所述Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述U型槽的所述Ti材料表面溅射形成所述Au材料，最终形成所述Ti/Au叠层双金属材料。
在本发明的一个实施例中，在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，包括：
采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料；
采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极；
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述漏电极。
在本发明的一个实施例中，在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，包括：
采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料；
采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极和所述漏电极。
本发明的另一个实施例提供了一种基于Ga2O3材料的U型栅MOSFET，其中，所述U型栅MOSFET由上述实施例中任一所述的方法制备形成。
本发明实施例的MOSFET采用新型的U型栅电极结构，该结构可有效克服常规MOSFET功率器件导通电阻较高的缺点，有效降低其导通电阻；此外本发明将Ga2O3材料应用于该U型栅结构的衬底及同质外延层，发挥其优良的材料特性，可大幅提高该MOSFET功率器件的耐压和反向击穿电压，在降低导通电阻的同时大幅提高功率器件的性能以及器件可靠性。
附图说明
图1为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的截面示意图；
图2为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的俯视示意图；
图3为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的制备方法流程示意图；
图4a-图4i为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的制备方法示意图；
图5为本发明实施例提供的一种第一掩膜版的结构示意图；
图6为本发明实施例提供的一种第二掩膜版的结构示意图；
图7为本发明实施例提供的一种第三掩膜版的结构示意图；以及
图8为本发明实施例提供的一种第四掩膜版的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1及图2，图1为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的截面示意图，图2为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的俯视示意图。本发明的U型栅MOSFET包括：衬底1、同质外延层2、N型掺杂区3、P阱区4、漏电极5、源电极6、栅氧化层7、栅电极8组成。
所述衬底为掺杂浓度在1018-1019cm-3、掺杂元素为Sn、Si、Al等元素的N型β-Ga2O3(-201)、N型β-Ga2O3(010)或N型β-Ga2O3(001)材料；所述同质外延层为与衬底材料掺杂元素相同的β-Ga2O3，掺杂浓度1015cm-3量级；在所述N型掺杂区掺杂元素可为Sn、Si、Al等元素，掺杂浓度1018cm-3量级；所述P阱区掺杂元素为Cu或N、Zn共掺杂，掺杂浓度1019cm-3量级；所述栅氧化层为HfO2、Al2O3、TiO2、La2O3等高介电常数材料；所述源漏电极为Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种及以上金属构成的2层结构，例如Al/Ti。所述U型栅电极为Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种以上金属构成的2层结构，例如Al/Ti。
宽禁带材料Ga2O3由于其远超SiC的禁带宽度(4.7-4.9eV)，理论击穿电场高达8MV/cm，应用于功率器件的潜力极大，可有效提高击穿电压。大尺寸Ga2O3单晶的制备工艺已成熟，单晶衬底的制备成本低于宽禁带材料SiC、GaN，因此将Ga2O3材料应用于功率MOSFET器件可提高器件性能，如耐压、反向击穿电压，并且降低器件制备的成本。
请参见图3，图3为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的制备方法流程示意图。该方法包括如下步骤：
步骤1、选取β-Ga2O3衬底；
步骤2、在所述β-Ga2O3衬底表面生长同质外延层并在所述同质外延层表面进行离子注入形成N型掺杂区；
步骤3、在所述N型掺杂区表面采用离子注入工艺形成P阱区；
步骤4、在所述P阱区表面位置处采用刻蚀工艺在所述β-Ga2O3衬底内形成U型槽；
步骤5、在所述U型槽内制备栅介质层及栅电极；
步骤6、在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，最终形成所述U型栅MOSFET。
对于步骤2，可以包括：
步骤21、利用分子束外延工艺，在所述β-Ga2O3衬底表面生长β-Ga2O3材料以形成所述同质外延层；
步骤22、利用离子注入工艺在所述同质外延层表面注入Sn、Si或Al离子以在所述同质外延层上表面形成一定厚度的所述N型掺杂区。
对于步骤3，可以包括：
采用第一掩膜版，在所述N型掺杂区表面的中心位置处利用离子注入工艺注入Cu离子或者N、Zn共掺杂离子形成所述P阱区。
对于步骤4，可以包括：
采用第二掩膜板，采用Cl2或BCl3作为刻蚀气体，对所述P阱区表面利用等离子体刻蚀工艺或者反应离子刻蚀工艺进行刻蚀形成所述U型槽。
对于步骤5，可以包括：
步骤51、采用第二掩膜板，利用磁控溅射工艺在所述U型槽表面溅射Al2O3材料形成所述栅介质层；
步骤52、采用第三掩膜板，利用磁控溅射工艺在所述U型槽内溅射Ti/Au叠层双金属材料形成所述栅电极。
对于步骤51，可以包括：
采用Al材料作为靶材，以氩气和氧气作为溅射气体通入溅射腔体中，在工作频率为250～350W的条件下，在所述U型槽表面溅射形成所述Al2O3材料。
对于步骤52，可以包括：
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述U型槽的栅介质层表面溅射形成所述Ti材料；利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述U型槽内的所述Ti材料表面溅射形成所述Au材料，最终形成所述Ti/Au叠层双金属材料。
对于步骤6，其中一种方式，可以包括：
步骤61、采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料；
步骤62、采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
步骤63、在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极；
步骤64、利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
步骤65、利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述漏电极。
可选地，对于步骤六，另一种方式可以包括：
采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料；
采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极和所述漏电极。
本发明实施例，首次提出了关于Ga2O3材料的新型U型栅MOSFET功率器件的制备方法。通过制备U型结构的栅极结构，可有效克服常规MOSFET功率器件导通电阻较高的缺点，有效降低其导通电阻；另外，将Ga2O3材料应用于该U型栅结构的衬底及同质外延层，发挥其优良的材料特性，可大幅提高该MOSFET功率器件的耐压和反向击穿电压，在降低导通电阻的同时大幅提高功率器件的性能以及器件可靠性。
实施例二
请一并参见图4a-图4i及图5至图8，图4a-图4h为本发明实施例提供的一种基于Ga2O3材料的U型栅MOSFET的制备方法示意图；图5为本发明实施例提供的一种第一掩膜版的结构示意图；图6为本发明实施例提供的一种第二掩膜版的结构示意图；图7为本发明实施例提供的一种第三掩膜版的结构示意图；以及图8为本发明实施例提供的一种第四掩膜版的结构示意图。本实施例在上述实施例的基础上，对本发明的U型栅MOSFET的制备方法进行详细说明如下：
步骤1：请参见图4a，准备β-Ga2O3衬底1，衬底掺杂浓度在1018-1019cm-3，厚度在200μm-600μm，对衬底进行预处理清洗。
衬底选用β-Ga2O3理由：新兴宽禁带半导体材料，由于其远超SiC、GaN的禁带宽度(4.7-4.9eV)、理论击穿电场(8MV/cm)和相对SiC、GaN衬底价格低廉，有效地改善该功率器件的器件性能。
对衬底先进行有机清洗，第一步甲醇浸泡3min，第二步丙酮浸泡3min，第三步甲醇浸泡3min，第四步去离子水冲洗3min，第五步流动去离子水清洗5min；
对衬底进行酸清洗，第一步去离子水浸泡并加热到90℃，第二步用去离子水：30％过氧化氢：96％浓硫酸＝1:1:4比例配制SPM溶液，SPM溶液浸泡5min，第二步或者用30％过氧化氢：98％浓硫酸＝1:3比例配制Piranha溶液，Piranha溶液浸泡1min，第三步去离子水浸泡并加热到90℃，之后冷却到室温。
步骤2：请参见图4b，在步骤1所准备的β-Ga2O3衬底1上表面进行分子束外延和离子注入形成同质外延层2，外延层厚度在5～10um，注入离子可为Sn、Si、Al，掺杂浓度在1015cm-3量级。
步骤3：请参见图4c，在步骤2所准备的同质外延层上面部分区域进行分子束外延和离子注入形成N+重掺杂区3(即N型掺杂区)，N+重掺杂区厚度在0.3～0.5um，注入离子可为Sn、Si、Al等，掺杂浓度在1018cm-3量级。
步骤4：请参见图4d及图5，在步骤3所准备的N+重掺杂区中央部分区域使用第一光刻掩膜版进行离子注入形成P阱区4，P阱区深度在0.7～1um，注入离子可为Cu或N、Zn共掺杂，掺杂浓度在1×1019～1×1020cm-3。
步骤5：请参见图4e及图6，在步骤4所准备的P阱区中间使用第二光刻掩膜版进行等离子体刻蚀或反应离子刻蚀形成U型区，采用的刻蚀气体Cl2或BCl3；
步骤6：请参见图4f及图6，在步骤5所准备的U型区上使用第二光刻掩膜版，通过磁控溅射生长Al2O3栅氧化层7；
溅射靶材选用质量比纯度>99.99％的铝靶材，以质量百分比纯度为99.999％的O2和Ar作为溅射气体通入溅射腔，溅射前用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为250W～350W的条件下，制备靠近源端的栅氧化层Al2O3，栅氧化层厚度为40nm～100nm。
栅氧化层可选用HfO2或La2O3或TiO2材料替代。但替代后磁控溅射得更换靶材和溅射功率等工艺参数。
步骤7：请参见图4g及图6，在步骤5所准备的U型区上使用第三光刻掩膜版，通过磁控溅射生长Ti/Au叠层双金属的栅电极8；
溅射靶材选用质量比纯度>99.99％的钛，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为100W的条件下，制备钛材料，电极厚度为20nm～30nm。
溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为20W～100W的条件下，制备金材料，电极厚度为200nm～300nm。
栅电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，源漏电极可选用Al\Ti\Ni\Ag\Pt等金属替代。其中Au\Ag\Pt化学性质稳定；Al\Ti\Ni成本低。
步骤8：请参见图4h，在步骤3所准备的N+重掺杂区上表面使用第三光刻掩膜版，通过磁控溅射生长Ti/Au叠层双金属的源电极6。
溅射靶材选用质量比纯度>99.99％的钛，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为100W的条件下，制备钛栅电极，电极厚度为20nm～30nm。
溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为20W～100W的条件下，制备金源电极，电极厚度为200nm～300nm。溅射完成后进行快速热退火形成欧姆接触，在氮气或氩气环境下，500℃退火3min。
栅电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，源漏电极可选用Al、Ti、Ni、Ag、Pt等金属替代。其中Au、Ag、Pt化学性质稳定；Al、Ti、Ni成本低。
步骤9：请参见图4i，在步骤1所准备的β-Ga2O3衬底下表面磁控溅射生长Ti/Au叠层双金属的漏电极5。
溅射靶材选用质量比纯度>99.99％的钛，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为100W的条件下，制备钛漏电极，电极厚度为20nm～30nm。
溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4～1.3×10-3Pa、氩气流量为20～30cm3/秒、靶材基距为10cm和工作功率为20W～100W的条件下，制备金漏电极，电极厚度为200nm～300nm。溅射完成后进行快速热退火形成欧姆接触，在氮气或氩气环境下，500℃退火3min。
漏电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，源漏电极可选用Al\Ti\Ni\Ag\Pt等金属替代。其中Au\Ag\Pt化学性质稳定；Al\Ti\Ni成本低。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于Ga2O3材料的U型栅MOSFET的制备方法，其特征在于，包括：
选取β-Ga2O3衬底；
在所述β-Ga2O3衬底表面生长同质外延层并在所述同质外延层表面进行离子注入形成N型掺杂区；
在所述N型掺杂区表面采用离子注入工艺形成P阱区；
在所述P阱区表面位置处采用刻蚀工艺在所述β-Ga2O3衬底内形成U型槽；
在所述U型槽内制备栅介质层及栅电极；
在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，最终形成所述U型栅MOSFET。
2.根据权利要求1所述的方法，其特征在于，在所述β-Ga2O3衬底表面生长同质外延层并在所述同质外延层表面进行离子注入形成N型掺杂区，包括：
利用分子束外延工艺，在所述β-Ga2O3衬底表面生长β-Ga2O3材料以形成所述同质外延层；
利用离子注入工艺在所述同质外延层表面注入Sn、Si或Al离子以在所述同质外延层上表面形成一定厚度的所述N型掺杂区。
3.根据权利要求1所述的方法，其特征在于，在所述N型掺杂区表面采用离子注入工艺形成P阱区，包括：
采用第一掩膜版，在所述N型掺杂区表面的中心位置处利用离子注入工艺注入Cu离子或者N、Zn共掺杂离子形成所述P阱区。
4.根据权利要求1所述的方法，其特征在于，在所述P阱区表面位置处采用刻蚀工艺在所述β-Ga2O3衬底内形成U型槽，包括：
采用第二掩膜板，采用Cl2或BCl3作为刻蚀气体，对所述P阱区表面利用等离子体刻蚀工艺或者反应离子刻蚀工艺进行刻蚀形成所述U型槽。
5.根据权利要求1所述的方法，其特征在于，在所述U型槽内制备栅介质层及栅电极，包括：
采用第二掩膜板，利用磁控溅射工艺在所述U型槽表面溅射Al2O3材料形成所述栅介质层；
采用第三掩膜板，利用磁控溅射工艺在所述U型槽内溅射Ti/Au叠层双金属材料形成所述栅电极。
6.根据权利要求5所述的方法，其特征在于，利用磁控溅射工艺在所述U型槽表面溅射Al2O3材料，包括：
采用Al材料作为靶材，以氩气和氧气作为溅射气体通入溅射腔体中，在工作频率为250～350W的条件下，在所述U型槽表面溅射形成所述Al2O3材料。
7.根据权利要求5所述的方法，其特征在于，利用磁控溅射工艺在所述U型槽内溅射Ti/Au叠层双金属材料，包括：
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述U型槽的栅介质层表面溅射形成所述Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述U型槽内的所述Ti材料表面溅射形成所述Au材料，最终形成所述Ti/Au叠层双金属材料。
8.根据权利要求1所述的方法，其特征在于，在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，包括：
采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极；
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述漏电极。
9.根据权利要求1所述的方法，其特征在于，在所述β-Ga2O3衬底异于所述P阱区的上表面位置处制备源电极，并在所述β-Ga2O3衬底的下表面制作漏电极，包括：
采用第四掩膜板，利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在异于所述P阱区的所述β-Ga2O3衬底表面溅射Ti材料；
采用所述第四掩膜板，利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在异于所述P阱区的所述Ti材料表面溅射Au材料；
利用磁控溅射工艺，以Ti材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为100W的条件下，在所述β-Ga2O3衬底下表面溅射Ti材料；
利用磁控溅射工艺，以Au材料作为靶材，以氩气作为溅射气体通入溅射腔体中，在工作功率为20W-100W的条件下，在所述Ti材料表面溅射Au材料；
在氮气或氩气气氛下，利用快速热退火工艺进行退火，形成所述源电极和所述漏电极。
10.一种基于Ga2O3材料的U型栅MOSFET，其特征在于，所述U型栅MOSFET由权利要求1-9任一项所述的方法制备形成。
CN201611124460.0A 2016-12-08 2016-12-08 基于Ga2O3材料的U型栅MOSFET及其制备方法 Pending CN106449419A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611124460.0A CN106449419A (zh) 2016-12-08 2016-12-08 基于Ga2O3材料的U型栅MOSFET及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611124460.0A CN106449419A (zh) 2016-12-08 2016-12-08 基于Ga2O3材料的U型栅MOSFET及其制备方法

Publications (1)

Publication Number Publication Date
CN106449419A true CN106449419A (zh) 2017-02-22

Family

ID=58216234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611124460.0A Pending CN106449419A (zh) 2016-12-08 2016-12-08 基于Ga2O3材料的U型栅MOSFET及其制备方法

Country Status (1)

Country Link
CN (1) CN106449419A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527949A (zh) * 2017-06-07 2017-12-29 西安电子科技大学 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法
CN110047925A (zh) * 2019-05-07 2019-07-23 西安邮电大学 一种半导体开关器件
CN110504158A (zh) * 2019-08-19 2019-11-26 中国科学技术大学 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体
US10644107B1 (en) 2017-10-20 2020-05-05 Synopsys, Inc. Normally-off gallium oxide field-effect transistor
WO2021103953A1 (zh) * 2019-11-26 2021-06-03 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN113555441A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种SiC基MIS器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091258A (zh) * 2004-10-08 2007-12-19 飞兆半导体公司 具有减小的密勒电容的mos栅控晶体管
CN101308870A (zh) * 2003-08-27 2008-11-19 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN101383289A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 Dmos晶体管及其制造方法
CN101783297A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种umos及其制造方法
CN102074477A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Umos器件及其形成方法
US20120098058A1 (en) * 2010-10-22 2012-04-26 Lei Zhang Semiconductor Device and Associated Fabrication Method
CN103765593A (zh) * 2011-09-08 2014-04-30 株式会社田村制作所 Ga2O3 系半导体元件
CN104183636A (zh) * 2013-05-24 2014-12-03 富士通株式会社 半导体器件及其制造方法
US20150349104A1 (en) * 2014-05-27 2015-12-03 Pakal Technologies, Llc Insulated gate turn-off device with turn-off transistor
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
US9490241B2 (en) * 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308870A (zh) * 2003-08-27 2008-11-19 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN101091258A (zh) * 2004-10-08 2007-12-19 飞兆半导体公司 具有减小的密勒电容的mos栅控晶体管
CN101383289A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 Dmos晶体管及其制造方法
CN101783297A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种umos及其制造方法
CN102074477A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Umos器件及其形成方法
US20120098058A1 (en) * 2010-10-22 2012-04-26 Lei Zhang Semiconductor Device and Associated Fabrication Method
US9490241B2 (en) * 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
CN103765593A (zh) * 2011-09-08 2014-04-30 株式会社田村制作所 Ga2O3 系半导体元件
CN104183636A (zh) * 2013-05-24 2014-12-03 富士通株式会社 半导体器件及其制造方法
US20150349104A1 (en) * 2014-05-27 2015-12-03 Pakal Technologies, Llc Insulated gate turn-off device with turn-off transistor
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527949A (zh) * 2017-06-07 2017-12-29 西安电子科技大学 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法
CN107527949B (zh) * 2017-06-07 2020-05-12 西安电子科技大学 基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法
US10644107B1 (en) 2017-10-20 2020-05-05 Synopsys, Inc. Normally-off gallium oxide field-effect transistor
CN110047925A (zh) * 2019-05-07 2019-07-23 西安邮电大学 一种半导体开关器件
CN110047925B (zh) * 2019-05-07 2022-02-01 西安邮电大学 一种半导体开关器件
CN110504158A (zh) * 2019-08-19 2019-11-26 中国科学技术大学 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体
WO2021103953A1 (zh) * 2019-11-26 2021-06-03 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN113555441A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种SiC基MIS器件及其制备方法
CN113555441B (zh) * 2021-06-09 2023-06-27 浙江芯科半导体有限公司 一种SiC基MIS器件及其制备方法

Similar Documents

Publication Publication Date Title
CN106449419A (zh) 基于Ga2O3材料的U型栅MOSFET及其制备方法
Ji et al. A review of gallium oxide-based power Schottky barrier diodes
CN102244108A (zh) 复合介质层的SiCMOS电容及其制作方法
CN103117298A (zh) 一种碳化硅的欧姆电极结构及其制备方法
CN110197854B (zh) 氧化镓sbd终端结构及制备方法
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
WO2019119959A1 (zh) SiC肖特基二极管的制备方法及其结构
CN110164769B (zh) 氧化镓场效应晶体管及其制备方法
CN117894846B (zh) 低功耗平面栅型碳化硅mosfet功率器件及其制造方法
CN104810397B (zh) 一种超级结碳化硅mosfet器件及其制作方法
CN107785258B (zh) 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
US20190252191A1 (en) Preparation method of tin doped n-type gallium oxide
CN107452624A (zh) 肖特基接触SiC IGBT及其制备方法
WO2019154222A1 (zh) 一种氮化物半导体器件的欧姆接触结构及其制作方法
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN117497590A (zh) 基于p型Ga2O3的MOSFET器件及其制备方法
CN108257856A (zh) 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构
CN113921617B (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN112233973B (zh) 一种调控宽禁带半导体材料缺陷及掺杂特性的方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法
CN108807530B (zh) 异质结场效应晶体管及其制备方法
CN114927576A (zh) 一种低漏电耐高温氧化镓异质结二极管及制备方法
CN107393957A (zh) 肖特基接触增强型SiC PIGB及其制备方法
CN106711208A (zh) 一种碳化硅纵向绝缘栅双极型晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222