[go: up one dir, main page]

CN106373604A - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN106373604A
CN106373604A CN201610213393.3A CN201610213393A CN106373604A CN 106373604 A CN106373604 A CN 106373604A CN 201610213393 A CN201610213393 A CN 201610213393A CN 106373604 A CN106373604 A CN 106373604A
Authority
CN
China
Prior art keywords
voltage
word line
semiconductor memory
memory device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610213393.3A
Other languages
English (en)
Other versions
CN106373604B (zh
Inventor
金昌铉
金旼昶
李度润
李在真
郑宪三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106373604A publication Critical patent/CN106373604A/zh
Application granted granted Critical
Publication of CN106373604B publication Critical patent/CN106373604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体存储器件包括：多个存储单元，耦接到多个字线；字线去激活电压发生块，适用于产生具有与温度范围相对应的不同的电压电平的字线去激活电压；以及字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年7月22日提交的申请号为10-2015-0103664的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体设计技术，更具体而言，涉及半导体存储器件及其操作方法。
背景技术
总体而言，诸如双数据速率同步动态随机存取存储器(DDR SDRAM)的半导体存储器件包括具有大量的用于储存数据的存储单元的多个存储体。每个存储单元通常可以包括单元电容器和单元晶体管。通过对单元电容器充电或放电来将数据储存在存储单元中。单元晶体管起门的作用，门可以在它们打开时允许读取或写入，或者在它们关上时简单地储存数据。理想上，储存在单元电容器中的电荷应保持不变，直至通过对它放电来改变，然而事实上，储存的电荷可以随着时间而改变。例如，储存在单元电容器中的电荷可以漏掉，或者放电的单元电容器可以无意地获得电荷。由于每个单元电容器中的电荷代表1位的数据，所以电荷的改变可以导致数据的丢失。为了防止储存的数据丢失，半导体存储器件以规则的时间间隔执行被称之为刷新操作的后台维护操作。刷新操作对本领域技术人员来讲是众所周知的，以及基本上包括以连续周期重复地读取每个电容器上的电荷并将每个电容器上的电荷恢复至其初始水平。
刷新周期取决于电荷可以保持储存在存储单元中的时间。因此，如果数据可以长时间地保持储存在存储单元中，则能够减小刷新操作的频率，即，以较长时间间隔重复刷新操作。如果数据只可以短时间地储存在存储单元中，则刷新周期应该更短以防止数据丢失。在没有刷新操作的情况下可以长时间地储存数据的半导体存储器件被称为具有优异的刷新特性，而在没有刷新操作的情况下短时间地保持储存的数据的半导体存储器件被称为具有不佳的刷新特性。通常期望改善半导体器件的刷新特性，因为它还可以改善半导体存储器件的操作效率(因为可以降低刷新操作的频率)。
通常，可以存在各种方式来改善半导体存储器件的刷新特性。在半导体存储器件的制造工艺期间，可以通过更好地控制存储单元的单元晶体管和电容器的制作以及耦接到存储单元的任何外围电路的制作，来获得改善。还可以通过控制每个存储单元和刷新操作相关电路的设计和操作，来改善刷新特性。基本上，由于因电荷泄漏到存储单元或从存储单元泄漏出来而需要刷新操作，因此减少这种泄漏电流应该能改善半导体存储器件的刷新特性。
发明内容
本发明的示例性实施例涉及一种可以减少存储单元中发生的泄漏电流的半导体存储器件。
根据本发明的实施例，一种半导体存储器件可以包括：多个存储单元，耦接到多个字线；关断电压发生块，适用于产生字线去激活电压，字线去激活电压具有与多个温度相对应的不同的电压电平；以及字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
半导体存储器件还可以包括：温度检测块，适用于产生与多个温度相对应的多个检测信号，以及将检测信号提供给关断电压发生块。
字线去激活电压可以对应于多个检测信号。
半导体存储器件还可以包括：激活电压发生块，适用于产生用于激活字线的激活电压，以及将激活电压提供给字线驱动块。
字线去激活电压的电压电平可以随着温度升高而降低。
字线去激活电压发生块可以包括：多个电压发生单元，适用于产生多个内部电压；以及复用单元，适用于响应于检测信号来输出内部电压中的一个作为字线去激活电压。
字线去激活电压发生块还可以包括：电压发生单元，适用于产生字线去激活电压；以及修整单元，适用于在训练操作期间将字线去激活电压控制为预定电压。
半导体存储器件还可以包括：训练控制块，适用于在训练操作期间控制修整单元，以及在正常操作期间响应于检测信号来控制修整单元。
训练控制块可以包括：第一控制信号发生单元，适用于在训练操作期间产生用于控制字线去激活电压的电压电平的控制信号；第二控制信号发生单元，适用于在正常操作期间产生用于将字线去激活电压的电压电平控制为具有与检测信号相对应的电压电平的控制信号；以及复用单元，适用于经由训练操作和正常操作输出第一控制信号发生单元和第二控制信号发生单元中的一个。
第二控制信号发生单元可以在训练操作完成之后接收与第一控制信号发生单元的控制信号相对应的信息。
字线驱动块可以包括：驱动单元，适用于驱动选中的字线；以及电压设置单元，适用于响应于耦接到相应字线的存储单元的状态信息，将字线去激活电压或预定电压提供给驱动单元。
根据本发明的实施例，一种半导体存储器件可以包括：多个存储单元，耦接到多个字线；多个温度检测块，与基于存储单元的状态信息而设置的温度范围相对应；多个字线去激活电压发生块，适用于产生具有与温度检测块的输出信号相对应的不同的电压电平的字线去激活电压；以及多个字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
半导体存储器件还可以包括：激活电压发生块，适用于产生用于激活字线的激活电压，以及将激活电压提供给字线驱动块。
字线去激活电压的电压电平可以随着温度升高而降低。
当存储单元的操作状态或处理状态好时，字线去激活电压可以具有第一电压电平，以及当存储单元的操作状态或处理状态坏时，字线去激活电压可以具有低于第一电压电平的第二电压电平。
字线中的一些可以具有拥有第一电压电平的字线去激活电压，而其他字线可以具有拥有第二电压电平的字线去激活电压。
根据本发明的实施例，一种操作半导体存储器件的方法，所述方法可以包括：检测温度；基于检测的温度产生具有不同电压电平的字线去激活电压；以及用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
字线去激活电压可以包括接地电压和负电压。
附图说明
图1是说明根据本发明的实施例的半导体存储器件的框图。
图2是根据本发明的实施例的如图1中所示的半导体存储器件的关断电压发生块的框图。
图3是说明根据本发明的实施例的半导体存储器件的温度检测块和关断电压发生块的示图。
图4是说明根据本发明的实施例的图3中所示的关断电压发生块的电路图。
图5是说明根据本发明的实施例的图4中所示的第一检测信号和第二检测信号与关断电压之间的关系的示图。
图6是说明根据本发明的实施例的半导体存储器件的框图。
图7是说明根据本发明的实施例的如图6中所示的关断电压发生块的详细示图。
图8是根据本发明的实施例的如图6中所示的训练控制块的框图。
图9是说明根据本发明的实施例的半导体存储器件的框图。
图10是说明根据本发明的实施例的半导体存储器件的框图。
图11是根据本发明的实施例的如图10中所示的字线驱动块的电路图。
具体实施方式
参照附图描述本发明的示例性实施例。提供这些实施例使得本公开充分且完整。然而，应理解，描述的实施例并非意图限制本发明的范围。因此，本领域技术人员在阅读完本公开之后，在不脱离本发明的范围的情况下可以预想到本发明的许多其他实施例。
本文使用的术语仅仅是出于描述特定实施例的目的，而并非意图限制本发明构思。如本文所使用的，单数形式“该”也意图包括复数形式，除非上下文另外明确指示。还将理解，当在本说明书中使用时，术语“包括”和/或“包含”表示存在所述特征，但不排除存在或增加一个或更多个其他特征。如本文所使用的，术语“和/或”表示一个或更多个相关所列项的任何组合和所有组合。
现在参见图1，根据本发明的实施例提供一种半导体存储器件。半导体存储器件可以包括温度检测块110、关断电压发生块120、激活电压发生块130、字线驱动块140以及存储体150。
温度检测块110可以检测半导体存储器件的温度。例如，温度检测块110可以检测存储体150的温度。温度检测块110可以基于检测的温度来产生检测信号DET。检测信号DET可以在检测的温度等于或大于预定温度时具有“低”逻辑电平或“高”逻辑电平。
关断电压发生块120可以产生用于将字线去激活的关断电压V_OF。关断电压V_OF可以是字线去激活电压。关断电压V_OF可以是预充电电压。关断电压发生块120可以响应于检测信号DET产生接地电压VSS或反向偏置电压VBBW作为关断电压V_OF。可以通过将接地电压VSS泵浦来产生反向偏置电压VBBW。反向偏置电压VBBW可以低于接地电压VSS。例如，反向偏置电压VBBW具有负电压电平。
激活电压发生块130可以产生用于将字线激活的激活电压V_AT。激活电压发生块130可以产生泵浦电压VPP作为激活电压V_AT。可以通过将电源电压VDD(未示出)泵浦来产生泵浦电压VPP，泵浦电压VPP可以具有比电源电压VDD高的电压电平。
字线驱动块140可以通过将地址信号ADD解码来驱动多个字线WL1、WL2、…、以及WLn(其中，n是自然数)。字线驱动块140可以对字线WL1、WL2、…、以及WLn之中的与地址信号ADD相对应的字线执行激活操作，以及对其他字线执行去激活(或预充电)操作。字线驱动块140可以从关断电压发生块120接收关断电压V_OF和从激活电压发生块130接收激活电压V_AT。字线驱动模块140可以用激活电压V_AT驱动要被激活的字线。字线驱动模块140可以用关断电压V_OF驱动要被去激活的字线。
存储体150可以包括耦接到每个字线WL1、WL2、…、以及WLn的多个存储单元。泵浦电压VPP可以施加给激活的一个或更多个字线。可以对耦接到激活的字线的一个或更多个存储单元执行读取操作、写入操作和刷新操作。关断电压V_OF可以施加给任何其余的未激活的字线。
在下文，描述简单的电路操作，首先针对在高温操作的半导体存储器件，然后针对在低温操作的半导体存储器件。相应地，针对半导体存储器件在高温操作的情况，温度检测块110可以检测高温并产生具有高逻辑电平的检测信号DET。关断电压发生块120可以响应于检测信号DET输出反向偏置电压VBBW作为关断电压V_OF。字线驱动块140可以接收反向偏置电压VBBW作为关断电压V_OF和接收泵浦电压VPP作为激活电压V_AT。随后，字线驱动块140可以施加作为激活电压V_AT的泵浦电压VPP到字线WL1至WLn中的与地址信号ADD相对应的至少一个字线，以及施加作为关断电压V_OF的反向偏置电压VBBW到其余的字线。因此，当半导体存储器件在高温操作时，可以施加反向偏置电压VBBW给要被去激活的字线。
当半导体存储器件在低温操作时，温度检测块110可以检测低温并产生具有低逻辑电平的检测信号DET。关断信号发生块120可以响应于检测信号DET输出接地电压VSS作为关断电压V_OF。字线驱动块140可以施加作为关断电压V_OF的接地电压VSS到除要被激活的一个字线或更多个字线之外的其他字线。因此，当半导体存储器件在低温操作时，可以施加接地电压VSS给要被去激活的字线。
根据实施例，半导体存储器件可以在高温时产生反向偏置电压VBBW作为关断电压V_OF，而在低温时产生接地电压VSS作为关断电压V_OF。换言之，半导体存储器件可以基于检测的温度来控制关断电压V_OF。
图2是如图1中所示的半导体器件中所采用的关断电压发生块120的示例的详细示图。
现在参见图2，关断电压发生块120可以包括第一电压发生单元210、第二电压发生单元220以及复用单元230。
第一电压发生单元210可以产生接地电压VSS，第二电压发生单元220可以产生反向偏置电压VBBW。复用单元230可以响应于检测信号DET而选择性地输出接地电压VSS或反向偏置电压VBBW。
换言之，关断电压发生块120可以响应于基于检测的温度产生的检测信号DET，产生成为关断电压V_OF的源的接地电压和反向偏置电压VBBW，并且可以输出接地电压或反向偏置电压VBBW作为关断电压V_OF。
尽管参照图1和图2描述了半导体存储器件在高温和在低温操作的两个示例，但是应当注意，半导体器件还可以在多种温度下操作，如将在下面参照图3更详细地描述的。
为了避免不必要的重复，图3仅示出根据本发明的另一个实施例的半导体存储器件的部分。
半导体存储器件可以包括温度检测块310和关断电压发生块320。温度检测块310可以产生与半导体存储器件的多个温度相对应的多个检测信号DET<1:k>(其中，k是等于或大于2的自然数)。
关断电压发生块320可以产生与多个检测信号DET<1:k>相对应的多个电压V1、V2、…、以及Vk作为关断电压V_OF。多个电压V1至Vk中的每个可以具有与温度水平相对应的电压电平。例如，在对应于低温、中温和高温产生三个检测信号的情况下，则可以产生具有低电压电平、中电压电平和高电压电平的三个电压V1、V2和V3。检测信号DET<1:k>以及可产生作为关断电压V_OF的电压V1、V2、…、和Vk的数量可以根据设计而改变。
根据实施例，半导体存储器件可以产生电压V1、V2、…、以及Vk作为关断电压V_OF，电压V1、V2、…、以及Vk具有与来自半导体器件的各个部段的多个温度相对应的电压电平。
图4是说明关断电压发生块320的示例的电路图，其中产生两个检测信号DET<1:2>：第一检测信号DET<1>和第二检测信号DET<2>。
如图4所示，关断电压发生块320可以包括或非门NOR、第一晶体管T1、第二晶体管T2以及第三晶体管T3。或非门NOR可以响应于第一检测信号DET<1>和第二检测信号DET<2>产生低温检测信号DET_L。第一晶体管T1可以响应于低温检测信号DET_L输出接地电压VSS作为关断电压V_OF。第二晶体管T2可以响应于第一检测信号DET<1>输出第一反向偏置电压VBBW1作为关断电压V_OF。第三晶体管T3可以响应于第二检测信号DET<2>输出第二反向偏置电压VBBW2作为关断电压V_OF。晶体管可以是NMOS晶体管。也可以采用其他类型的晶体管。反向偏置电压VBBW1和VBBW2可以具有负电压电平。
图5是说明图4所示的第一和第二检测信号DET<1:2>与关断电压V_OF之间的关系的示图。在示出的示例中，假设接地电压VSS具有高于第一反向偏置电压VBBW1的电压电平且第二反向偏置电压VBBW2具有低于第一反向偏置电压VBBW1的电压电平。更具体而言，图5提供表510和曲线图520，表510示出低温检测信号DET_L以及第一和第二检测信号DEL<1:2>的逻辑电平，曲线图520示出基于温度输出的关断电压V_OF的电压电平。
参见表510，当温度较低时，第一和第二检测信号DET<1:2>可以具有低逻辑电平，低温检测信号DET_L可以基于图4所示的或非门NOR而具有高逻辑电平。参见曲线图520，图4示出的第一晶体管T1可以响应于具有高逻辑电平的低温检测信号DET_L而导通，随后接地电压VSS可以输出作为关断电压V_OF。
当温度中等时，第一检测信号DET<1>可以具有高逻辑电平。因此，图4示出的第二晶体管T2可以导通，然后第一反向偏置电压VBBW1可以输出作为关断电压V_OF。
当温度高时，第二检测信号DET<2>可以具有高逻辑电平。因此，图4示出的第三晶体管T3可以导通，第二反向偏置电压VBBW2可以输出作为关断电压V_OF。
根据实施例，半导体存储器件可以基于温度来控制关断电压V_OF的电压电平，具体地讲，随着温度变高，关断电压V_OF的电压电平可以降低。
如图2所示，半导体存储器件可以包括用于产生关断电压V_OF的第一电压发生单元210和第二电压发生单元220。同样地，将这种技术应用于图3所示的关断电压发生块320，关断电压发生块320可以由k个电压发生单元形成。
在下文中，作为示例描述在单个电压发生单元中产生具有不同电压电平的关断电压V_OF。假设关断电压V_OF被产生为具有与一个或更多个检测到的温度相对应的一个或更多个电压电平。关断电压V_OF可以不包括接地电压VSS。
现在参见图6，根据本发明的另一个实施例的半导体存储器件可以包括温度检测块610、训练控制块620、关断电压发生块630、激活电压发生块640、字线驱动块650以及存储体660。
温度检测块610可以检测半导体存储器件的温度以产生检测信号DET。
训练控制块620可以响应于训练模式信号MD_TR来产生用于控制关断电压(即，字线去激活电压或预充电电压)到预定电压电平的控制信号CTR，训练模式信号MD_TR可在训练操作期间被使能。另外，训练控制块620可以在正常操作期间响应于检测信号DET，来产生用于控制关断电压V_OF具有与温度相对应的电压电平的控制信号CTR。
关断电压发生块630可以产生用于将字线去激活的关断电压V_OF。关断电压发生块630可以响应于可在训练操作和正常操作期间产生的控制信号CTR，来产生具有与控制信号CTR相对应的电压电平的关断电压V_OF。
激活电压发生块640可以产生用于将字线激活的激活电压V_AT。
字线驱动块650可以通过将地址信号ADD解码，来驱动多个字线WL1、WL2、…、以及WLn(其中，n是自然数)。字线驱动块650可以对字线WL1、WL2、…、以及WLn之中的与地址信号ADD相对应的一个或更多个字线执行激活操作，以及对其余的字线执行去激活操作。字线驱动块650可以从关断电压发生块630接收关断电压V_OF，以及从激活电压发生块640接收激活电压V_AT。字线驱动块650可以用激活电压V_AT驱动要被激活的字线，以及用关断电压V_OF驱动要被去激活的字线。
存储体660可以包括耦接到每个字线WL1、WL2、…、以及WLn的多个存储单元。作为激活电压的泵浦电压VPP可以施加给字线WL1、WL2、…、以及WLn之中的激活的字线。可以对耦接到激活的字线(被施加泵浦电压VPP)的存储单元执行读取操作、写入操作和刷新操作。
根据实施例，半导体存储器件可以经由训练操作而将关断电压V_OF控制到预定电压电平。另外，半导体存储器件可以基于用于训练操作的电路在正常操作期间来控制关断电压V_OF具有与温度相对应的电压电平。下面将参照图7和图8提供其更详细的描述。
具体地，图7是如图6中所示的关断电压发生块630的示图。关断电压发生块630可以包括用于产生供半导体存储器件使用的内部电压的所有需要的电路。例如，用于产生内部电压的电路可以包括基于差分放大电路产生内部电压的电路以及基于泵浦电路(pumping circuit)产生内部电压的电路。图7示出关断电压发生块630采用泵浦电路。经由泵浦操作产生反向偏置电压VBBW。
现在参见图7，关断电压发生块630可以包括泵浦电压发生部710和修整部720。
泵浦电压发生部710可以经由泵浦操作产生与参考电压V_REF相对应的反向偏置电压VBBW。泵浦电压发生部710可以包括比较单元711、振荡单元712和泵浦单元713。比较单元711可以比较参考电压V_REF与反馈电压V_FED。振荡单元712可以响应于比较单元711的输出信号来执行振荡操作。泵浦单元713可以例如响应于从振荡单元712产生的振荡信号来执行泵浦操作以产生反向偏置电压VBBW。
修整部720可以响应于第一至第三控制信号CTR<1:3>，来控制反向偏置电压VBBW的电压电平并输出经控制的反向偏置电压VBBW作为反馈电压V_FED。这里，尽管修整部720由响应于第一至第三控制信号CTR<1:3>而操作的三个MOS晶体管形成，但是本发明不限于此种方式，而可以预想到各种其他实施例。第一至第三控制信号CTR<1:3>可以在训练操作和/或正常操作期间产生，如将参照图8所描述的。
图8是如图6中所示的训练控制块620的示例的详细示图。
参见图8，训练控制块620可以包括训练控制信号发生单元810、正常控制信号发生单元820以及复用单元830。
训练控制信号发生单元810可以响应于训练模式信号MD_TR在训练操作期间产生用于将反向偏置电压VBBW控制到预定电压电平的控制信号C1<1:3>。正常控制信号发生单元820可以在正常操作期间产生用于将反向偏置电压VBBW控制为具有与检测信号DET相对应的电压电平的控制信号C2<1:3>。复用单元830可以响应于训练模式信号MD_TR，选择地输出训练控制信号发生单元810的控制信号C1<1:3>或正常控制信号发生单元820的控制信号C2<1:3>作为第一至第三控制信号CTR<1:3>。
正常控制信号发生单元820可以在训练操作完成时获得与第一至第三控制信号CTR<1:3>相对应的信息，以及基于获得的信息执行正常操作。
参见图7和图8，在训练操作期间，训练控制信号发生单元810(图8所示)可以产生用于训练操作的控制信号C1<1:3>，复用单元830可以输出控制信号C1<1:3>作为第一至第三控制信号CTR<1:3>。修整部720(图7所示)可以响应于第一至第三控制信号CTR<1:3>来将反向偏置电压VBBW修整为具有预定电压电平。半导体存储器件可以在反向偏置电压VBBW经由训练操作具有预定电压电平时完成训练操作。在描述的示例中，假设第二控制信号CTR<2>经由训练操作被使能。
在正常操作期间，半导体存储器件可以使用具有预定电压电平的反向偏置电压VBBW作为训练操作期间的关断电压V_OF。当温度改变时，图8所示的正常控制信号发生单元820可以响应于检测信号DET产生控制信号C2<1:3>，复用单元830可以输出控制信号C2<1:3>作为第一至第三控制信号CTR<1:3>。正常控制信号发生单元820可以在训练操作完成时获得与第一至第三控制信号CTR<1:3>相对应的信息。这里，信息指示第二控制信号CTR<2>被使能。当基于检测信号DET温度为高或低时，可以产生控制信号C2<1:3>，使得第一控制信号CTR<1>或第三控制信号CTR<3>可以被使能。随后，图7所示的修整部720可以通过基于第一至第三控制信号CTR<1:3>控制反向偏置电压VBBW的电压电平，来产生反馈电压V_FED。结果，反馈电压V_FED的电压电平可以基于检测信号DET而改变。控制反馈电压V_FED的电压电平可以允许基于一个或更多个检测的温度控制在训练操作期间设置的反向偏置电压VBBW的电压电平。
根据实施例。半导体存储器件可以通过使用供训练操作使用的修整电路，基于温度来控制关断电压V_OF的电压电平。
参见图9，提供了半导体存储器件的另一个示例。半导体存储器件可以包括第一温度检测块910、第一关断电压发生块920、第一字线驱动块930、存储体940、第二温度检测块950、第二关断电压发生块960以及第二字线驱动块970。为了避免不必要的重复，这里将省略在激活操作期间施加激活电压给第一字线驱动块930和第二字线驱动块970的结构。
第一温度检测块910可以基于存储体940的上存储区941的上状态信息INF_UP来设置检测温度，以及可以基于设置的检测温度来确定第一检测信号DET1的逻辑电平。上状态信息INF_UP可以表示与布置在上存储区941中的存储单元的操作状态或处理状态相对应的信息，检测温度可以表示第一温度检测块910被期望检测到的温度。例如，当上存储区941的操作状态或处理状态良好时，可以将检测温度设置得高。当上存储区941的操作状态或处理状态不佳时，可以将检测温度设置得低。下面将再次描述在检测温度设置得高或低时所执行的操作的描述。
相应地，第一关断电压发生块920可以响应于从第一温度检测块910输出的第一检测信号DET1来产生第一关断电压V_OF1。类似于参照图1至图8描述的关断电压V_OF，第一关断电压V_OF1可以具有与第一检测信号DET1相对应的电压电平。
第一字线驱动块930可以用第一关断电压V_OF1驱动布置在上存储区941中的多个上字线WL_UP之中的被执行去激活操作的字线。第一字线驱动块930可以对上字线WL_UP之中的与地址信号ADD相对应的字线执行激活操作。
存储体940可以分为上存储区941和下存储区942。上存储区941可以包括耦接到每个上字线WL_UP的多个存储单元，下存储区942可以包括耦接到每个下字线WL_DN的多个存储单元。
第二温度检测块950可以基于下存储区942的下状态信息INF_DN来设置检测温度，以及基于设置的检测温度来确定第二检测信号DET2的逻辑电平。下状态信息INF_DN可以表示与布置在下存储区942中的存储单元的操作状态或处理状态相对应的信息，检测温度可以表示第二温度检测块950所期望检测到的温度。
第二关断电压发生块960可以响应于从第二温度检测块920输出的第二检测信号DET2来产生第二关断电压V_OF2。类似于第一关断电压V_OF1，第二关断电压V_OF2可以具有与第二检测信号DET2相对应的电压电平。
第二字线驱动块970可以用第二关断电压V_OF2驱动布置在下存储区942中的下字线WL_DN之中的被执行去激活操作的字线。第二字线驱动块970可以对下字线WL_DN之中的与地址信号ADD相对应的字线执行激活操作。
在下文，描述简单的电路操作。假设第一关断电压V_OF1和第二关断电压V_OF2中的每个可以具有接地电压VSS和反向偏置电压VBBW的两个电压电平。另外，假设上存储区941的操作状态或处理状态比下存储区942的操作状态或处理状态好。
第一温度检测块910可以基于上状态信息INF_UP获得上存储区941的操作状态或处理状态为良好的信息，并且将检测温度设置得更高，例如从约80℃到约90℃。第二温度检测块950可以基于下状态信息INF_DN将检测温度设置得更低，例如从约80℃到约70℃。
当第一温度检测块910和第二温度检测块950的检测温度如上述那样来设置时，当半导体存储器件的温度等于或小于约70℃时，第一关断电压发生块920可以产生接地电压VSS作为第一关断电压V_OF1，第二关断电压发生块960可以产生接地电压VSS作为第二关断电压V_OF2。当半导体存储器件的温度在从约70℃至约90℃的范围时，第一关断电压V_OF1可以是接地电压VSS，第二关断电压V_OF2可以是反向偏置电压VBBW。当半导体存储器件的温度等于或大于约90℃时，第一关断电压V_OF1和第二关断电压V_OF2可以是反向偏置电压VBBW。
因此，操作状态或处理状态良好的存储区的字线可以在去激活操作期间基于约90℃用接地电压VSS和反向偏置电压VBBW来驱动，而操作状态或处理状态不佳的存储区的字线可以在去激活操作期间基于约70℃用接地电压VSS和反向偏置电压VBBW来驱动。
根据本发明的实施例，半导体存储器件可以基于每个存储单元的状态信息来设置检测温度，并且基于设置的检测温度基于检测结果来控制关断电压的电压电平。具体地，在图9所示的半导体存储器件中，被驱动到上存储区941的上字线WL_UP的第一关断电压V_OF1和被驱动到下存储区942的下字线WL_DN的第二关断电压V_OF2可以具有彼此不同的电压电平。
尽管图9示出存储体940分为上存储区941和下存储区942，但是存储体940还可以根据设计分为若干个存储区。另外，尽管作为示例描述了向图9中的单个存储体施加多个关断电压，但是可以向多个存储体中的每个施加不同的关断电压。
图10是说明根据本发明的实施例的半导体存储器件的框图。
参见图10，半导体存储器件可以包括温度检测块1010、关断电压发生块1020、激活电压发生块1030、字线驱动块1040以及存储体1050。在图10中，与图1的实施例相比，增加了输入状态信息INF_GD到字线驱动块1040。因此，下面将针对其进行描述。
字线驱动块1040可以将地址信号ADD解码，并且驱动多个字线WL1、WL2、…、以及WLn。可以对字线WL1、WL2、…、以及WLn之中的与地址信号ADD相对应的字线执行激活操作，以及可以对其他字线执行去激活操作。字线驱动块1040可以从关断电压发生块1020接收关断电压V_OF(即，字线去激活电压或预充电电压)，以及从激活电压发生块1030接收激活电压V_AT。字线驱动块1040可以用激活电压V_AT驱动要被激活的字线，以及用关断电压V_OF驱动要被去激活的字线。
字线驱动块1040可以用具有预定电压电平的关断电压来驱动字线WL1、WL2、…、以及WLn之中的与状态信息INF_GD相对应的字线。状态信息INF_GD可以对应于布置在存储体1050中的存储单元的操作状态或处理状态。下面将参照图11提供对字线驱动块1040的详细描述。
根据本发明的本实施例，半导体存储器件可以基于温度控制关断电压，具体地，当存储单元的操作状态或处理状态良好时，可以用预定的电压电平驱动要被去激活的字线。
图11是图10所示的字线驱动块1040的详细示图。出于方便描述的目的，下面代表性地描述与字线WL1、WL2、…、以及WLn之中的第一字线WL1相对应的结构。
参见图11，字线驱动块1040可以包括驱动单元1110和关断电压设置单元1120。
驱动单元1110可以响应于第一字线选择信号/WL_SEL1和第二字线选择信号/WL_SEL2来驱动第一字线WL1。信号“WL_SEL2”是第二字线选择信号/WL_SEL2的反相信号。例如，信号“WL_SEL2”可以具有与泵浦电压VPP相对应的电压电平。
关断电压设置单元1120可以响应于状态信息INF_GD而提供关断电压V_OF或接地电压VSS到驱动单元1110。状态信息INF_GD可以对应于耦接到第一字线WL1的存储单元的操作状态或处理状态。状态信息INF_GD可以经由存储单元的状态测量操作或测试操作，而被储存在熔丝中或其他储存电路中。
在下文描述简单的电路操作。
当耦接到第一字线WL1的存储单元的操作状态或处理状态良好时，状态信息INF_GD可以具有高逻辑电平，接地电压VSS可以提供到驱动单元1110。在下文，提供给驱动单元1110的电压称为最终关断电压。换言之，尽管关断电压发生块1020产生第一反向偏置电压VBBW1或第二反向偏置电压VBBW2作为关断电压V_OF，但是最终关断电压可以是接地电压VSS。
当耦接到第一字线WL1的存储单元的操作状态或处理状态不佳时，状态信息INF_GD可以具有低逻辑电平，关断电压V_OF可以施加作为最终关断电压。
根据本发明的实施例，半导体存储器件可以基于存储单元的状态信息，来直接控制从驱动单元1110提供的最终关断电压。
如上所述，根据本发明的实施例，因为基于温度来控制关断电压(即，字线去激活电压或预充电电压)的电压电平，所以可减少存储单元中发生的泄漏电流。因此，半导体存储器件可以具有改善的刷新特性。
尽管已经针对特定实施例描述了本发明，但是实施例并非意图是限制性的，而是描述性的。另外，要注意，在不脱离所附权利要求所限定的本发明的范围的情况下，本领域技术人员可以经由替换、变化和修改来以各种方式实现本发明。
此外，前述实施例中所描述的逻辑门和晶体管的布置和类型可以基于输入信号的极性来不同地实施。

Claims (18)

1.一种半导体存储器件，包括：
多个存储单元，耦接到多个字线；
关断电压发生块，适用于产生字线去激活电压，字线去激活电压具有与多个温度相对应的不同的电压电平；以及
字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
2.根据权利要求1所述的半导体存储器件，还包括：
温度检测块，适用于产生与所述多个温度相对应的多个检测信号，以及将检测信号提供给关断电压发生块。
3.根据权利要求2所述的半导体存储器件，其中，字线去激活电压对应于所述多个检测信号。
4.根据权利要求1所述的半导体存储器件，还包括：
激活电压发生块，适用于产生用于激活字线的激活电压，以及将激活电压提供到字线驱动块。
5.根据权利要求1所述的半导体存储器件，其中，字线去激活电压的电压电平随着温度升高而降低。
6.根据权利要求2所述的半导体存储器件，其中，字线去激活电压发生块包括：
多个电压发生单元，适用于产生多个内部电压；以及
复用单元，适用于响应于检测信号来输出内部电压中的一个作为字线去激活电压。
7.根据权利要求2所述的半导体存储器件，其中，字线去激活电压发生块还包括：
电压发生单元，适用于产生字线去激活电压；以及
修整单元，适用于在训练操作期间将字线去激活电压控制为预定电压。
8.根据权利要求7所述的半导体存储器件，还包括：
训练控制块，适用于在训练操作期间控制修整单元，以及在正常操作期间响应于检测信号来控制修整单元。
9.根据权利要求8所述的半导体存储器件，其中，训练控制块包括：
第一控制信号发生单元，适用于在训练操作期间产生用于控制字线去激活电压的电压电平的控制信号；
第二控制信号发生单元，适用于在正常操作期间产生用于将字线去激活电压的电压电平控制为具有与检测信号相对应的电压电平的控制信号；以及
复用单元，适用于经由训练操作和正常操作输出第一控制信号发生单元和第二控制信号发生单元中的一个。
10.根据权利要求9所述的半导体存储器件，其中，第二控制信号发生单元在训练操作完成之后接收与第一控制信号发生单元的控制信号相对应的信息。
11.根据权利要求1所述的半导体存储器件，其中，字线驱动块包括：
驱动单元，适用于驱动选中的字线；以及
电压设置单元，适用于响应于耦接到相应字线的存储单元的状态信息，将字线去激活电压或预定电压提供给驱动单元。
12.一种半导体存储器件，包括：
多个存储单元，耦接到多个字线；
多个温度检测块，与基于存储单元的状态信息而设置的温度范围相对应；
多个字线去激活电压发生块，适用于产生字线去激活电压，字线去激活电压具有与温度检测块的输出信号相对应的不同的电压电平；以及
多个字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
13.根据权利要求12所述的半导体存储器件，还包括：
激活电压发生块，适用于产生用于激活字线的激活电压，以及将激活电压提供给字线驱动块。
14.根据权利要求12所述的半导体存储器件，其中，字线去激活电压的电压电平随着温度升高而降低。
15.根据权利要求12所述的半导体存储器件，其中，当存储单元的操作状态或处理状态良好时，字线去激活电压具有第一电压电平，以及当存储单元的操作状态或处理状态不佳时，字线去激活电压具有低于第一电压电平的第二电压电平。
16.根据权利要求15所述的半导体存储器件，其中，字线中的一些具有拥有第一电压电平的字线去激活电压，其他字线具有拥有第二电压电平的字线去激活电压。
17.一种操作半导体存储器件的方法，所述方法包括：
检测温度；
基于检测的温度产生具有不同的电压电平的字线去激活电压；以及
用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。
18.根据权利要求17所述的方法，其中，字线去激活电压包括接地电压和负电压。
CN201610213393.3A 2015-07-22 2016-04-07 半导体存储器件及其操作方法 Active CN106373604B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0103664 2015-07-22
KR1020150103664A KR20170011289A (ko) 2015-07-22 2015-07-22 반도체 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN106373604A true CN106373604A (zh) 2017-02-01
CN106373604B CN106373604B (zh) 2020-09-25

Family

ID=57837885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213393.3A Active CN106373604B (zh) 2015-07-22 2016-04-07 半导体存储器件及其操作方法

Country Status (3)

Country Link
US (1) US9595309B2 (zh)
KR (1) KR20170011289A (zh)
CN (1) CN106373604B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697999A (zh) * 2017-10-23 2019-04-30 三星电子株式会社 半导体存储器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190007665A (ko) * 2017-07-13 2019-01-23 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR102471519B1 (ko) * 2018-01-10 2022-11-28 에스케이하이닉스 주식회사 저항 변화 메모리 장치
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
US12198750B2 (en) * 2022-11-04 2025-01-14 Yangtze Memory Technologies Co., Ltd. Control method and system in 3D NAND systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068873A1 (en) * 2006-09-14 2008-03-20 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory apparatus and control method of the same
CN101276228A (zh) * 2007-03-28 2008-10-01 株式会社瑞萨科技 生成温度补偿用电压的半导体装置
CN102479550A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 补偿操作电压的方法、快闪存储器件、以及数据存储设备
US20140140130A1 (en) * 2012-11-21 2014-05-22 Samsung Electronics Co., Ltd Semiconductor memory device for and method of applying temperature-compensated word line voltage during read operation
CN104700883A (zh) * 2013-12-10 2015-06-10 爱思开海力士有限公司 半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476888B1 (ko) * 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
KR100626385B1 (ko) * 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20120086953A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 내부전압생성회로 및 반도체메모리장치
KR20140146484A (ko) 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 워드라인 드라이버 및 이를 이용하는 반도체 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068873A1 (en) * 2006-09-14 2008-03-20 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory apparatus and control method of the same
CN101276228A (zh) * 2007-03-28 2008-10-01 株式会社瑞萨科技 生成温度补偿用电压的半导体装置
CN102479550A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 补偿操作电压的方法、快闪存储器件、以及数据存储设备
US20140140130A1 (en) * 2012-11-21 2014-05-22 Samsung Electronics Co., Ltd Semiconductor memory device for and method of applying temperature-compensated word line voltage during read operation
CN104700883A (zh) * 2013-12-10 2015-06-10 爱思开海力士有限公司 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697999A (zh) * 2017-10-23 2019-04-30 三星电子株式会社 半导体存储器件

Also Published As

Publication number Publication date
US20170025162A1 (en) 2017-01-26
US9595309B2 (en) 2017-03-14
CN106373604B (zh) 2020-09-25
KR20170011289A (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
US10242729B2 (en) Semiconductor device suppressing BTI deterioration
TWI651720B (zh) 包含二電晶體一電容器之記憶體及用於存取該記憶體的裝置與方法
JP6374136B1 (ja) トリプルレベルセル・ダイナミック・ランダム・アクセス・メモリおよびその読み取り方法
CN106373604B (zh) 半导体存储器件及其操作方法
US10332571B2 (en) Memory device including memory cell for generating reference voltage
CN104464812A (zh) 半导体存储装置及其测试方法
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US20120307581A1 (en) Semiconductor device on which wafer-level burn-in test is performed and manufacturing method thereof
US8228711B2 (en) Bi-directional resistive memory devices and related memory systems and methods of writing data
US6704237B2 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
US8724359B2 (en) Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device
CN118447891A (zh) 具有行锤击应力缓解的dram阵列架构
JP4250143B2 (ja) 半導体記憶装置
CN102473451B (zh) 晶体管系存储器单元及相关的操作方法
US6898107B2 (en) Nonvolatile FeRAM control device
US9330794B1 (en) DRAM-based anti-fuse cells
JP4083173B2 (ja) 半導体メモリ
US20050094460A1 (en) Semiconductor memory device having row path control circuit and operating method thereof
TW201841152A (zh) 輸入緩衝電路
CN106158048B (zh) 修复信息存储电路以及包括其的半导体装置
CN114913889A (zh) 控制电路、读取开关驱动电路以及控制方法
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
US9263123B2 (en) Memory device and a method of operating the same
KR100713934B1 (ko) 테스트시 초기값 오류를 줄이기 위한 반도체 메모리 장치의파워 업 발생 회로
KR20240153214A (ko) 내부전압을 생성하기 위한 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant