CN105989899A - 存储器修补方法及其应用元件 - Google Patents
存储器修补方法及其应用元件 Download PDFInfo
- Publication number
- CN105989899A CN105989899A CN201510097466.2A CN201510097466A CN105989899A CN 105989899 A CN105989899 A CN 105989899A CN 201510097466 A CN201510097466 A CN 201510097466A CN 105989899 A CN105989899 A CN 105989899A
- Authority
- CN
- China
- Prior art keywords
- memory
- memory cell
- cell strings
- repair
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 356
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000003252 repetitive effect Effects 0.000 claims abstract description 40
- 230000008439 repair process Effects 0.000 claims description 70
- 238000012937 correction Methods 0.000 claims description 31
- 238000012360 testing method Methods 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 description 115
- 238000005516 engineering process Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 23
- 230000002950 deficient Effects 0.000 description 16
- 101001070329 Geobacillus stearothermophilus 50S ribosomal protein L18 Proteins 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 101000682328 Bacillus subtilis (strain 168) 50S ribosomal protein L18 Proteins 0.000 description 7
- 210000000352 storage cell Anatomy 0.000 description 7
- 238000003491 array Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 101001105315 Bacillus subtilis (strain 168) 50S ribosomal protein L17 Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101001101476 Bacillus subtilis (strain 168) 50S ribosomal protein L21 Proteins 0.000 description 1
- 101001093025 Geobacillus stearothermophilus 50S ribosomal protein L7/L12 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储器元件的修补方法以及其应用元件，其中存储器元件的修补方法包括下述步骤：首先提供含至少一个存储页的存储器元件，此存储页具有多个存储单元串行。之后提供一重复性图案来遮蔽这些存储单元串行的至少二者，并将被遮蔽的存储单元串行标示为不可存取。
Description
技术领域
本发明涉及一种存储器的管理方法以及应用此管理方法的存储器元件。特别涉及一种存储器的修补方法以及应用此修补方法的存储器元件。
背景技术
存储器在制造过程中可能存在某些缺陷。包含缺陷(defect)的存储器通常会经过质量管控程序(quality control process)，被从存储器元件中被剔除。然而，某些缺陷存储单元仍可通过存储器修补的方式而可被重新利用。目前已知的存储器修补方式包含冗余修复(redundancy repair)技术、区块修补(block repair)技术、存储器降级(downgrade)技术及错误检查与校正(ErrorChecking and Correcting，ECC)技术。
然而，已知的存储器修补技术仍有其极限，例如，采用冗余修补技术时，如果需要修补的缺陷存储单元太多，会因为需要过多冗余存储器的配置，而加大于晶粒尺寸，反而超过修补缺陷存储单元所产生的优点。采用区块修补技术和存储器降级技术，则会将尚余有多数可用存储器的整个存储器区块，标记为无法正常存取数据的缺陷存储单元区块，造成存储器存储空间的浪费。
而利用错误检查与校正技术，虽然可以有效的对存储装置中的数据进行更正，但错误检查与校正技术仍有其限制，当有大于特定数量的数据发生错误时，错误检查与校正技术便无法进行更正。另外，错误检查与校正技术会耗费相当多存储空间与时间，并不符合现代对于存储器元件快速存取的需求。
因此，有需要提供一种更先进的存储器修补方法以及应用此一方法的存储器元件，以改善现有技术所面临的问题。
发明内容
根据本发明的一个方面，提供一种存储器元件的修补方法，此方法包括下述步骤：首先提供含至少一个存储页(page)的存储器元件，此存储页具有多个存储单元串行(cell strings)。之后提供一重复性图案(pattern)来遮蔽(block)这些个存储单元串行的至少二者，并将被遮蔽的存储单元串行标示为不可存取。
根据本发明的另一方面，提供一种存储器元件，此存储器元件包括至少一存储页以及一重复性图案。其中此存储页具有多条存储单元串行。重复性图案遮蔽这些存储单元串行的至少二者，并将被遮蔽的存储单元串行标示为不可存取。
根据上述方面，本发明旨在提供一种存储器修补方法以及应用此一方法的存储器元件。首先将存储器元件的存储页中的多条存储单元串行区分为多个子集，其中每一个子集包含数量相同的至少二条存储单元串行。再提供重复性图案规律地遮蔽每一个子集中至少一条存储单元串行，并将被遮蔽的存储单元串行标示为不可存取。并借助后续进行的存储器修补程序，例如冗余修复步骤或错误检查与校正程序，即可将剩余(包含在未被遮蔽的存储单元串行中)的缺陷存储单元予以修复。进而得到存储页的尺寸及带宽较小，但仍然可用的存储器元件。
由于重复性图案可将大部分具有缺陷(defect)存储单元的存储单元串行，在尚未进行存储器修补程序之前即先行予以剔除，可以大幅降低存储器修补工序所需耗费的存储空间与时间。有效解决现有存储器修补技术成本偏高的问题。
附图说明
为了对本发明的上述方面及其他目的、特征和优点能更明显易懂，特举数个优选实施例，并配合附图，作详细说明如下，其中：
图1A是根据现有技术所绘制的存储器修补方法流程方块图；
图1B是根据现有技术所绘制的存储器元件的存储阵列示意图；
图2A是根据本发明的一实施例所绘制的存储器修补方法的流程方块图；
图2B是根据本发明的一实施例所绘制的部分存储器元件的结构示意图；
图2C是图2B的存储器元件被一重复性图案遮蔽之后的存储器阵列结构示意图；
图2D是图2B的存储器元件被另一个重复性图案遮蔽之后的存储器阵列示意图；
图2E是图2B的存储器元件被又另一个重复性图案遮蔽之后的存储器阵列结构示意图；
图2F是图2B的存储器元件被再另一个重复性图案遮蔽之后的存储器阵列结构示意图；
图2G是图2F绘制的被重新分配后的存储器元件的存储单元串行之后的存储器阵列结构示意图；
图3A图至图3C是根据本发明的一实施例所绘制的制作立体NAND闪存元件的部分工序结构的剖面示意图；
图3D是根据图3C的立体NAND闪存元件所绘制的存储页结构示意图；以及
图3E是以重复性图案遮蔽图3D的立体NAND闪存元件以后的结构示意图。
【附图标记说明】
100：存储器元件 200：存储器元件
201：重复性图案 202：重复性图案
203：重复性图案 204：重复性图案
30：多层堆叠结构 31：存储页
300：立体NAND闪存元件
301：牺牲层 302：绝缘层
303：沟渠 304：栅极
305：编码循环 307：存储层
308：存储单元 308a：缺陷存储单元
310：位线 311：重复性图案
S11：存储器测试
S12：判定存储器元件为良品
S13：判断是否可通过冗余修补/错误检查与校正技术回复到堪用的状态
S14：进行存储器修补
S15：判定存储器元件为失效元件
S21：提供一个存储器元件
S22：存储器测试
S23：判定存储器元件为良品
S24：判断是否可通过冗余修补/错误检查与校正技术回复到堪用的状态
S25：进行存储器修补
S26：提供重复性图案来遮蔽存储器元件中至少二条存储单元串行，并将被遮蔽的存储单元串行标示为不可存取
S27：进行冗余修补/错误检查与校正技术，判断是否可通过冗余修补/错误检查与校正技术，将存储器元件中未被遮蔽的存储单元串行回复到堪用的状态
S28：进行存储器修补
T1：箭号 T2：箭号
BL1～BL32：位线 X1～X40：字符线
R1：冗余存储器阵列 ECC1～ECC13存储器串行
具体实施方式
本发明提供一种存储器修补方法以及应用此一方法的存储器元件，可通过调控存储器元件的存储页的尺寸，牺牲存储页中有限的存储器串行，达到移除大部分缺陷存储单元的效果。为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂，下文特举数较佳实施例，并配合所附图式作详细说明。
必须注意的是，这些特定的实施例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出，仅是用以例示本发明的技术特征，并非用以限定本发明的申请专利范围。该技术领域中的普通技术人员，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的附图标记加以表示。
请参照图1A和图1B，图1A是根据现有技术所绘制的存储器修补方法流程方块图。图1B是根据现有技术所示的存储器元件100的存储阵列示意图。现有的存储器修补方法是先对存储器元件100进行存储器测试，以标示出存储阵列中的失效存储单元(如步骤S11所示)。若无失效存储单元，则判定存储器元件100为良品(如步骤S12所示)；若有失效存储单元存在，则判断是否可通过冗余修补/错误检查与校正技术，将存储器元件100回复到堪用的状态(如步骤S13所示)。若可通过冗余修补/错误检查与校正技术将存储器元件100回复到堪用的状态，则进行存储器修补(如步骤S14所示)；若无法通过存储器修补技术将存储器元件100回复到堪用的状态，则判定存储器元件100为失效元件(如步骤S15所示)。
如图1B所示，其中存储器元件100包含多个阶层。而为了清楚描述起见，图1B仅显示了存储器元件100中多个阶层之一的上视图。每一个阶层都包含多条位线BLa(其中a＝1～32的整数)以及与位线BLa交叉的字符线Xb(其中b＝1～40的整数)。每一位线103和109交错的位置，定义出一存储单元(BLa，Xb)。连接同一条字符线Xb的多个存储单元(BLa，Xb)可构成一个存储分页(sub-page)，在由数个存储页构成一存储页。
在此一范例中，存储器元件100中的每一个阶层可以是一个存储页，每一个存储页包括由32条由位线BL1～BL32所串接而成的存储单元串行，每一条存储单元串行包含40个存储单元(BLa，Xb，a＝1～32；b＝1～40)，而构成一个32×40的存储器阵列。换言之，图1B中的每一条位线BL1～32可以视作(对应)一条存储单元串行，因此以下将以位线的元件符号BLa来代表存储单元串行。另外，存储器元件100还包括一条冗余存储器串行R1以及提供来存储错误检查与校正码的存储器阵列ECC1～ECC7。
经过存储器测试(请参照步骤S11)，存储单元串行BL2中的存储单元(BL2，X19～X40)、存储单元串行BL5中的存储单元(BL5，X14)、存储单元串行BL7中的存储单元(BL7，X21)、存储单元串行BL9中的存储单元(BL9，X10)、存储单元串行BL15中的存储单元(BL15，X7)、存储单元串行BL22中的存储单元(BL22，X21)、和存储单元串行BL22中的存储单元(BL22，X5)为失效存储单元。其中，存储单元串行BL2中的失效存储单元(BL2，X19～X40)可通过冗余修补技术，以冗余存储器阵列R1加以替换(如箭号T1所示)。至于其他失效存储单元，则由冗余修补/错误检查与校正技术加以修补(如箭号T2所示)。然而若设定存储器串行ECC1～ECC7的信息只能修补一个错误信息，则由于存储单元串行BL7和BL22中的存储单元(BL7，X21)和(BL22，X21)同时失效，超过冗余修补/错误检查与校正技术的容错设计，而无法译码出正确信息，因此存储器元件100即被判定为失效元件。
若能通过调控存储器元件的存储页的尺寸大小，牺牲存储页中有限的区段，移除大部分缺陷存储单元，即可通过存储器修补技术，将存储器元件100回复到堪用的状态。请参照图2A，图2A是根据本发明的一实施例所绘制的存储器修补方法的流程方块图。存储器修补方法包括下述步骤：首先提供一个存储器元件200(如步骤S21所示)。在本发明的一些实施例之中，存储器元件200可以是可写入的非挥发性存储器，包含NAND闪存(NAND type flash memory)。
在本实施例之中，存储器元件200可以是一种(但不限定为)具有垂直栅极(Vertical Gate，VG)的立体NAND闪存元件。请参照图2B，图2B是根据本发明的一实施例所绘制部分的存储器元件200的存储阵列示意图。其中，存储器元件200的结构大至与存储器元件100相似，差别仅在于，存储器元件200具有更巨量的失效存储单元。例如在2B图中，存储单元串行BL4、BL5、BL12、BL13、BL20、BL21、BL28和BL29中的存储单元(BL4，X1～X40)、(BL5，X1～X40)、(BL12，X1～X40)、(BL13，X1～X40)、(BL20，X1～X40)、(BL21，X1～X40)、(BL28，X1～X40)和(BL29，X1～X40)大部分为失效存储单元。另外，存储单元串行BL16和BL22中各自具有一个失效存储单元(BL16，X33)和(BL12，X21)。
但值得注意的是，图2B中存储器元件200的失效存储单元仅是为了方便说明起见所预先标示。由于，在提供存储器元件200时并未进行存储器测试，因此在实施本案的存储器修补方法时并无法知悉存储器元件200是否具有失效存储单元以及失效存储单元的实际位置。
接着，对存储器元件200进行存储器测试，判断存储器元件200是否具有失效存储单元(如步骤S22所示)。若无失效存储单元，则判定存储器元件200为良品(如步骤S23所示)；若有失效存储单元存在，则判断是否可通过存储器修补技术，例如冗余修补/错误检查与校正技术，将存储器元件200回复到堪用的状态(如步骤S24所示)。若可通过冗余修补/错误检查与校正技术将存储器元件200回复到堪用的状态，则进行存储器修补(如步骤S25所示)；若无法通过冗余修补/错误检查与校正技术将存储器元件200回复到堪用的状态，则进入步骤S26。
在步骤S26中，提供重复性图案(pattern)201来遮蔽存储器元件200中多个存储单元串行BL1～BL32的至少二者，并将被遮蔽的存储单元串行标示为不可存取。请参照图2C，图2C是存储器元件200被重复性图案201遮蔽之后的存储器阵列结构示意图。在本发明的一些实施中，提供重复性图案201来遮蔽存储器元件200中的多个存储单元串行，可以包括下述步骤：首先，选择多条连续且相邻的存储单元串行作为一个子集(subset)，将存储器元件200的多个存储单元串行平均分成多个子集。再有规律地在每一个子集中选取一条或多条存储单元串行进行遮蔽，以构成重复性图案201，并将被遮蔽的存储单元串行标示为不可存取。其中，重复性图案201的子集数量(p)小于或等于20；每一个子集中存储单元串行的数量n相同且大于或等于2(n≥2)；且每一子集中被遮蔽的存储单元串行数A小于该子集中所有存储单元串行的数量(A＜n)。
例如，在本发明的一实施例之中，重复性图案的形成，可包含，有规律地选择每一个子集中第一条存储单元串行加以遮蔽，并标示为不可存取；保留第二条存储单元串行未加以遮蔽。若以0代表被遮蔽的存储单元串行，以1代表未被遮蔽的存储单元串行，在此一实施例中，重复性图案201是以“01”的方式重复16次循环；且有1/2的存储单元被遮蔽，并且被标示为不可存取。在本实施例之中，是以8条相邻存储单元串行作为一个子集，将存储器元件200的多个存储单元串行平均分成4个子集，每个子集以“00111100”的重复性图案201有规律地选择4条存储单元串行加以遮蔽，并标示为不可存取，并进行4个循环。其中有1/2的资料被遮蔽。
接着，进行冗余修补/错误检查与校正技术，判断是否可通过冗余修补/错误检查与校正技术，将存储器元件200中未被遮蔽的存储单元串行回复到堪用的状态(如步骤S27所示)。若判断通过冗余修补/错误检查与校正技术可以将存储器元件200中未被遮蔽的存储单元串行回复到堪用的状态，则进行存储器修补(如步骤S28所示)。若判断通过冗余修补/错误检查与校正技术并无法将存储器元件200中未被遮蔽的存储单元串行回复到堪用的状态，则回到步骤S26再选择另一种重复性图案以遮蔽存储器元件200的存储单元串行，并重复执行步骤S27和步骤S28。
值得注意的是，冗余修补/错误检查与校正技术相当耗时。因此重复执行步骤S26、S27和S28的次数N必须小于等于一个默认值，例如20次。也就是说，重复性图案的种类小于等于20种。在本发明的一些实施例中，当第一次执行步骤S26时，存储器修补系统(未显示)会将执行的次数N设定为0。当需要重复步骤S26时，系统会自动将重复次数N加1，且在执行步骤S27的冗余修补/错误检查与校正技术之前，系统将会检查重复次数N是否大于一默认值P。若N大于默认值P则判定存储元件为失效元件，并停止执行此一存储器修补方法。
例如请再参照图2C，由于在此一实施例中未被重复性图案201所遮蔽的存储器元件200的存储器阵列仍相当巨量的失效存储单元，导致通过冗余修补/错误检查与校正技术并无法将存储器元件200中未被遮蔽的存储单元串行回复到堪用的状态。因此需要重复步骤S26，选择新的重复性图案202来遮蔽的存储器元件200的存储器阵列。
请参照图2D，图2D是存储器元件200被另一个重复性图案202遮蔽之后的存储器阵列200示意图。在本实施例之中，重复性图案202是以8个连续相邻的存储单元串行作为一个子集，每个子集以“11000011”有规律地选择4条存储单元串行来加以遮蔽，并标示为不可存取，并进行4个循环。其中有1/2的存储单元串行被遮蔽。
由于，重复性图案202能有效的遮蔽掉大部分的异常区域，仅剩下存储单元串行BL16中还存在一个失效存储单元(BL16，X33)，可通过冗余修补/错误检查与校正技术将存储器元件200中未被遮蔽的存储单元串行回复到堪用的状态。被修补后的存储器元件200和未修补前的存储器元件200相比，存储页的尺寸明显缩小。
另外，亦可减少每一子集中被遮蔽的存储单元串行数目，以增加被修补后的存储器元件200的存储页尺寸。例如请参照图2E，图2E是存储器元件200被又另一个重复性图案203遮蔽之后的存储器阵列结构示意图。在本实施例之中，重复性图案203是以8个连续相邻的存储单元串行作为一个子集，每个子集以“11100111”有规律地选择4条存储单元串行加以遮蔽，并标示为不可存取，并进行4个循环。其中只有1/4的存储单元串行被遮蔽。
在本实施例中，重复性图案203亦能有效的遮蔽掉大部分的异常区域，通过冗余修补/错误检查与校正技术亦可将位于存储单元串行BL16和BL16中仅剩的失效存储单元(BL16，X33)和(BL22，X21)加以修补，并使忆体元件200中未被遮蔽的存储单元串行回复到堪用的状态。图2E中被修补后的存储器元件200的存储页的尺寸虽比未修补前的存储器元件200要小，但由于被遮蔽的存储单元串行数量减少，存储页的尺寸当然比图2E所示的被以重复性图案202遮蔽的存储器元件200大。
另外，前述的存储器修补方法方也适用于存储器元件200的冗余存储器阵列R1和提供来存储错误检查与校正码的存储器阵列ECC1～ECC7的修补。请参照图2F。图2F是存储器元件200被再另一个重复性图案204遮蔽之后的存储器阵列结构示意图。在本实施例之中，重复性图案204与重复性图案203的结构实质相似，二者的差别在于，重复性图案204除了遮蔽忆体元件200中的存储器阵列中的存储单元串行外，还进一步遮蔽了一部分的存储器阵列ECC1～ECC7。
而被以重复性图案204遮蔽后的存储器元件200其存储器阵列可从新分配，再进行失效存储单元的修补。例如请请参照图2G。图2G是根据图2F绘制被以重复性图案204遮蔽并重新分配后的存储器元件200的存储单元串行之后的存储器阵列结构示意图。一般而言，若存储器元件200的存储页尺寸一般为2k个字节，被以重复性图案204遮蔽并重新分配后的存储器元件200的存储页尺寸通常只会分配2k-1个字节(其中k为大于0的整数)。在本实施例之中，被以重复性图案204遮蔽并后重新分配的存储器元件200，由原有32个存储单元串行BL1～BL32减少到仅包含16个存储单元串行BL1～BL16，存储页尺寸仅为原来存储尺寸的1/2。
由于图2G所示的存储器元件200仅被遮蔽1/4的存储单元串行，因此多出来的存储单元串行存储页尺寸可被分配来作为存储错误检查与校正码的存储器阵列ECC1～ECC13。虽然以重复性图案204遮蔽后被重新分配的存储器元件200，其存储页尺寸仅为原来存储尺寸的1/2。但被以重复性图案204遮蔽并重新分配后的存储页，却比未以重复性图案204遮蔽前的原始存储页具有更多可被冗余修补/错误检查与校正技术修补的存储单元。故而，在以冗余修补/错误检查与校正技术进行存储器修补之后(如步骤S28所示)，可大幅提升修补后存储器元件200的可靠度(reliability)。
值得注意的是，前述存储器修补方法中，重复选择不同重复性图案来遮蔽存储器元件的多个存储单元串行的步骤(如图2A步骤S26所示)，并非仅仅是单纯试误学习(try and error)的替换。由于这些失效存储单元可能是由多种工艺原因所造成，这些失效存储单元可能具有特殊重复性的排列规则与图案。因此在本发明的一些实施例中，前述存储器修补方法可以依据工艺的风险来加以设计重复性图案。
例如，请参照图3A至图3C，图3A至图3C是根据本发明的一实施例所绘制的制作立体NAND闪存元件300的部分工艺结构剖面示意图。在本实施例中，立体NAND闪存元件300的制作至少包括下述步骤：首先形成由多个牺牲层301(较佳包含氮化硅)和绝缘层302(较佳包含氧化硅)交错堆叠的多层堆叠结构30；再于堆叠结构30中形成沟渠303，贯穿每一个牺牲层301和绝缘层302。之后，于沟渠303的侧壁上形成存储层307，再以半导体材料(例如无掺杂(undoped)的多晶硅)填充沟渠303，以形成多条位线310(如图3A所示)。后续，进行牺牲层301回蚀工艺，以移除多层堆叠结构30中的牺牲层301(如图3B所示)。并以导电材质(例如金属)填充原来牺牲层301所在的位置形成栅极304(如图3C所示)，并且在存储层307、位线310和栅极304三者重叠的位置，形成多个存储单元308。
由于，牺牲层301埋藏于多层堆叠结构30之中，因此在牺牲层301回蚀工艺之后，容易有多余的牺牲层301残留于多层堆叠结构30的中心部位(如图3B所示)，导致位于多层堆叠结构30中心部位特别容易产生缺陷。意即，缺陷存储单元308a可能重复性的发生在靠近多层堆叠结构30中心的存储单元串行上。因此，可以根据上述工艺分析，来选择合适的重复性图案311来遮蔽具有大多数缺陷存储单元308a的位线310(存储单元串行)，再以冗余修补/错误检查与校正技术或上述二种存储器修补方法的组合，将立体NAND闪存元件300中未被重复性图案311遮蔽的存储单元串行回复到堪用的状态。
重复性图案311的选择可以包含下述步骤：首先对立体NAND闪存元件300的每一个存储页31中的位线310进行编码，以构成多组编码循环305。为了方便说明，请参照图3D，图3D是根据图3C的立体NAND闪存元件300所示的存储页306结构示意图。在本实施例中，将图3D所示的32条位线310进行编码的步骤，包括下述步骤：
首先，存储页31中的32条位线310区分为4个子集，每一子集包含8条由右至左连续排列的位线310。每一条位线310再分配一个编码数字。其中，每一个编码数字皆依序排列，且分配给每一子集的编码数字都相同。由此，使这些编码数字的多组循环构成编码循环305。例如，例如将每一个子集中的位线310按照实体位置的排列顺序由左至右编以1、2、3、4、5、6、7和8的号码，使分配给32条位线310的编码数字，形成4组由1、2、3、4、5、6、7和8的编码数字组成，且循环4次的编码循环305。
然后在这些编码循环305中，选取至少一组具有相同编码数字的位线310簇，并加以遮蔽以形成重复性图案311，从而将被遮蔽的位线310所串接的存储单元，标记为不可存取存储单元。例如，请参照图3E，图3E是以重复性图案311遮蔽图3D所绘制的存储器元件300以后的结构示意图。在本实施例中，每一个组编码循环305中具有编码数字4、5、6和7的位线310被选取并加以遮蔽，以形成重复性图案311。换言之，若以0代表被遮蔽的位线310，以1代表未被遮蔽的位线310，则在本实施例中，重复性图案311是以“00011110”的方式重复4次循环。其中，有1/2的存储单元被重复性图案311遮蔽，并标示为不可存取存储单元。
通过重复性图案311的遮蔽，可将具有大部分的缺陷存储单元308a的位线310予以剃除，并且使未被遮蔽的位线310(存储单元串行)中所包含的缺陷存储单元308a的数量会大幅减少，可容许后续的存储器修补技术进行修补，进而得到存储页的尺寸及带宽(bandwidth)较小，但仍然堪用的立体NAND闪存元件300。换句话说，经过上述存储器修补步骤之后，大部分的缺陷存储单元308a已被剃除。因此，在进行后续的存储器修补步骤时，只需将剩余的少数缺陷存储单元308a予以修复，即可得到存储页的尺寸及带宽较小，但仍然可用的立体NAND闪存元件300。
根据上述实施例，本发明旨在提供一种存储器修补方法以及应用此一方法的存储器元件。首先将存储器元件的存储页中的多条存储单元串行区分为多个子集，其中每一个子集包含数量相同的至少二条存储单元串行。再提供重复性图案规律地遮蔽每一个子集中至少一条存储单元串行，并将被遮蔽的存储单元串行标示为不可存取。并通过后续进行的存储器修补程序，例如冗余修复步骤或错误检查与校正程序，即可将剩余(包含在未被遮蔽的存储单元串行中)的缺陷存储单元予以修复。进而得到存储页的尺寸及带宽较小，但仍然可用的存储器元件。可以大幅降低存储器修补工艺所需耗费的存储空间与时间。有效解决现有存储器修补技术成本偏高的问题。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种存储器修补方法，包括：
提供一存储器元件，该存储器元件包含至少一存储页(page)，该存储页具有多个存储单元串行(cell strings)；
提供一重复性图案(pattern)来遮蔽(block)所述多个存储单元串行的至少二者；以及
将被遮蔽的所述存储单元串行标示为不可存取。
2.如权利要求1所述的存储器修补方法，其特征在于，提供该重复性图案的步骤包括：
将所述多个存储单元串行区分成多个子集(subset)，使每一所述子集具有相同数量的至少二条所述存储单元串行；
以该重复性图案规律地遮蔽每一个所述子集中至少一条存储单元串行。
3.如权利要求2所述的存储器修补方法，其特征在于，还包括一存储器修补步骤，对未被标示为不可存取的所述存储单元串行，进行一错误检查与校正(Error Checking and Correcting，ECC)、一冗余修复(redundancyrepair)或上述的组合。
4.如权利要求3所述的存储器修补方法，其特征在于，未被标示为不可存取的所述存储单元串行，比未被该重复性图案遮蔽的该存储页具有更多可被该错误检查与校正修补的多个存储单元。
5.如权利要求3所述的存储器修补方法，其特征在于，在进行该存储器修补步骤之前，还包括：
进行一存储器测试，判断是否可通过一存储器修补技术，将未被遮蔽的所述存储单元串行回复到堪用的状态；
若判断可以回复到堪用的状态，则进行该存储器修补步骤；
若判断无法回复到堪用的状态，则再选择另一重复性图案以遮蔽该存储器元件。
6.如权利要求1所述的存储器修补方法，其特征在于，提供该重复性图案的步骤包括：
将所述多条存储单元串行区分成多个子集，使每一所述子集具有相同数量的所述存储单元串行；
对所述存储单元串行进行编码以构成多组编码循环(numbers of repeatcycle)；
在所述编码循环中选取至少一簇(cluster)，使该簇中的所述存储单元串行具有相同编码数字；以及
将该被选取的所述存储单元串行加以遮蔽。
7.如权利要求6所述的存储器修补方法，其特征在于，对所述存储单元串行进行编码的步骤包括：使所述存储单元串行与该存储器元件的实体结构或工艺步骤产生关联，以使每一所述存储单元串行对应该存储器元件的多条位线(bit line)之一。
8.一种存储器元件，包括：
一存储页，具有多条存储单元串行；以及
一重复性图案遮蔽所述多条存储单元串行的至少二者，并将被遮蔽的所述存储单元串行标示为不可存取，其中所述多个存储单元串行区分成多个子集，使每一所述子集具有相同数量的至少二条所述存储单元串行；且该重复性图案规律地遮蔽每一个所述子集中的多条存储单元串行。
9.如权利要求8所述的存储器元件，其特征在于，每一所述子集中的每一所述存储单元串行具有一编码数字，可组成多组编码循环；其中具有相同编码数字的所述多个存储单元串行的至少一簇，被标示为所述不可存取的存储单元串行。
10.如权利要求8所述的存储器元件，其特征在于，该每一所述存储单元串行对应该存储器元件的多条位线之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510097466.2A CN105989899B (zh) | 2015-03-05 | 2015-03-05 | 存储器修补方法及其应用元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510097466.2A CN105989899B (zh) | 2015-03-05 | 2015-03-05 | 存储器修补方法及其应用元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105989899A true CN105989899A (zh) | 2016-10-05 |
| CN105989899B CN105989899B (zh) | 2019-04-02 |
Family
ID=57039679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510097466.2A Active CN105989899B (zh) | 2015-03-05 | 2015-03-05 | 存储器修补方法及其应用元件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105989899B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078562A (zh) * | 2020-08-18 | 2022-02-22 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
| CN114078561A (zh) * | 2020-08-18 | 2022-02-22 | 长鑫存储技术有限公司 | 失效位元修补方案的确定方法及装置 |
| US11791012B2 (en) | 2021-03-31 | 2023-10-17 | Changxin Memory Technologies, Inc. | Standby circuit dispatch method, apparatus, device and medium |
| US11791010B2 (en) | 2020-08-18 | 2023-10-17 | Changxin Memory Technologies, Inc. | Method and device for fail bit repairing |
| US11797371B2 (en) | 2020-08-18 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and device for determining fail bit repair scheme |
| US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195866A (zh) * | 1997-02-28 | 1998-10-14 | 日本电气株式会社 | 半导体存储器件 |
| CN2450783Y (zh) * | 1999-11-19 | 2001-09-26 | 陈汉平 | 内存芯片的组装构造 |
| CN1838329A (zh) * | 2002-01-23 | 2006-09-27 | 旺宏电子股份有限公司 | 动态地隐藏存储器缺陷的方法及装置 |
| CN101533673A (zh) * | 2008-03-14 | 2009-09-16 | 海力士半导体有限公司 | 测试非易失性存储设备的方法 |
| CN101625662A (zh) * | 2008-07-08 | 2010-01-13 | 慧国(上海)软件科技有限公司 | 次级存储器装置、及存取一次级存储器的方法 |
| CN101779249A (zh) * | 2007-06-14 | 2010-07-14 | 桑迪士克公司 | 半导体存储器中的可编程芯片使能和芯片地址 |
| US20110107141A1 (en) * | 2009-10-30 | 2011-05-05 | Silicon Motion, Inc. | Data storage device, controller, and data access method for a downgrade memory |
| US20140082437A1 (en) * | 2012-09-19 | 2014-03-20 | Sandisk Technologies Inc. | Block And Page Level Bad Bit Line And Bits Screening Methods For Program Algorithm |
| CN104051010A (zh) * | 2013-03-12 | 2014-09-17 | 旺宏电子股份有限公司 | 用于编程包含多个区块的非易失性存储器的方法及装置 |
-
2015
- 2015-03-05 CN CN201510097466.2A patent/CN105989899B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195866A (zh) * | 1997-02-28 | 1998-10-14 | 日本电气株式会社 | 半导体存储器件 |
| CN2450783Y (zh) * | 1999-11-19 | 2001-09-26 | 陈汉平 | 内存芯片的组装构造 |
| CN1838329A (zh) * | 2002-01-23 | 2006-09-27 | 旺宏电子股份有限公司 | 动态地隐藏存储器缺陷的方法及装置 |
| CN101779249A (zh) * | 2007-06-14 | 2010-07-14 | 桑迪士克公司 | 半导体存储器中的可编程芯片使能和芯片地址 |
| CN101533673A (zh) * | 2008-03-14 | 2009-09-16 | 海力士半导体有限公司 | 测试非易失性存储设备的方法 |
| CN101625662A (zh) * | 2008-07-08 | 2010-01-13 | 慧国(上海)软件科技有限公司 | 次级存储器装置、及存取一次级存储器的方法 |
| US20110107141A1 (en) * | 2009-10-30 | 2011-05-05 | Silicon Motion, Inc. | Data storage device, controller, and data access method for a downgrade memory |
| US20140082437A1 (en) * | 2012-09-19 | 2014-03-20 | Sandisk Technologies Inc. | Block And Page Level Bad Bit Line And Bits Screening Methods For Program Algorithm |
| CN104051010A (zh) * | 2013-03-12 | 2014-09-17 | 旺宏电子股份有限公司 | 用于编程包含多个区块的非易失性存储器的方法及装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078562A (zh) * | 2020-08-18 | 2022-02-22 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
| CN114078561A (zh) * | 2020-08-18 | 2022-02-22 | 长鑫存储技术有限公司 | 失效位元修补方案的确定方法及装置 |
| CN114078562B (zh) * | 2020-08-18 | 2023-08-25 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
| CN114078561B (zh) * | 2020-08-18 | 2023-09-12 | 长鑫存储技术有限公司 | 失效位元修补方案的确定方法及装置 |
| US11791010B2 (en) | 2020-08-18 | 2023-10-17 | Changxin Memory Technologies, Inc. | Method and device for fail bit repairing |
| US11797371B2 (en) | 2020-08-18 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and device for determining fail bit repair scheme |
| US11791012B2 (en) | 2021-03-31 | 2023-10-17 | Changxin Memory Technologies, Inc. | Standby circuit dispatch method, apparatus, device and medium |
| US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105989899B (zh) | 2019-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105989899A (zh) | 存储器修补方法及其应用元件 | |
| US8286055B2 (en) | Nonvolatile memory device and method of operating the same | |
| KR101854927B1 (ko) | 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법 | |
| CN102403039B (zh) | 半导体存储器件及其操作方法 | |
| DE102004063571A1 (de) | System und Verfahren zum Konfigurieren einer Festkörperspeicherungsvorrichtung mit Fehlerkorrekturcodierung | |
| CN103972157B (zh) | 用于多重图案化技术的导线布线 | |
| CN101889267B (zh) | 存储器阵列中的差错校正 | |
| DE102005052698A1 (de) | Verfahren zur Verarbeitung von nichtflüchtig gespeicherten Daten | |
| DE102020105946A1 (de) | Speicherzellen-fehlform-abschwächung | |
| DE112020003489T5 (de) | Speichersteuerung und verfahren zum decodieren von speichervorrichtungen mit vorzeitigem hartdecodierabbruch | |
| US10776227B2 (en) | Memory management system and method thereof | |
| CN110489264A (zh) | 记忆装置页可用性管理方法及系统、记忆装置及电子装置 | |
| JP2008192240A (ja) | 半導体メモリと半導体メモリシステム | |
| DE112016003416T5 (de) | Decodieren von Daten unter Verwendung von Bitleitungsdefektinformationen | |
| DE102021115914A1 (de) | Nichtflüchtiger speicher mit speicherarray zwischen schaltungen | |
| CN107562640B (zh) | 一种信息处理方法、固态硬盘及电子设备 | |
| US9870835B2 (en) | Memory repairing method and memory device applying the same | |
| US20140036592A1 (en) | Semiconductor storage device | |
| TWI559317B (zh) | 記憶體修補方法及其應用元件 | |
| CN109947587B (zh) | 非均匀故障保护的分组修复码构造方法及故障修复方法 | |
| US20130311831A1 (en) | Virtual fail address generation system, redundancy analysis simulation system, and method thereof | |
| JP5131158B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
| US10832790B1 (en) | Performance of non data word line maintenance in sub block mode | |
| US20130100752A1 (en) | Method of restoring reconstructed memory spaces | |
| TWI775771B (zh) | 具最佳ｒｓｍａ之ｓｏｃ方法、計算機可讀取記憶體及系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |