[go: up one dir, main page]

CN105845639B - 电子封装结构及导电结构 - Google Patents

电子封装结构及导电结构 Download PDF

Info

Publication number
CN105845639B
CN105845639B CN201510023069.0A CN201510023069A CN105845639B CN 105845639 B CN105845639 B CN 105845639B CN 201510023069 A CN201510023069 A CN 201510023069A CN 105845639 B CN105845639 B CN 105845639B
Authority
CN
China
Prior art keywords
conductive
electronic
insulator
packaging structure
electronic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510023069.0A
Other languages
English (en)
Other versions
CN105845639A (zh
Inventor
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Priority to CN201510023069.0A priority Critical patent/CN105845639B/zh
Priority to US14/990,891 priority patent/US10204865B2/en
Publication of CN105845639A publication Critical patent/CN105845639A/zh
Application granted granted Critical
Publication of CN105845639B publication Critical patent/CN105845639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0059—Measuring for diagnostic purposes; Identification of persons using light, e.g. diagnosis by transillumination, diascopy, fluorescence
    • A61B5/0077—Devices for viewing the surface of the body, e.g. camera, magnifying lens
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • A61B5/1172—Identification of persons based on the shapes or appearances of their bodies or parts thereof using fingerprinting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种电子封装结构及导电结构，该电子封装结构包括：一绝缘体、一埋设于该绝缘体中且具有外露于该绝缘体的感应区的电子元件、以及设于该绝缘体上并电性连接该电子元件的一导电结构，所以凭借嵌埋该电子元件于该绝缘体中，以降低整体结构的厚度。

Description

电子封装结构及导电结构
技术领域
本发明涉及一种电子封装结构，尤指一种能薄型化的电子封装结构及导电结构。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。
目前应用于感测器元件或相机镜头的电子元件大都仍采用打线(Wire bonding)封装型式、或晶片直接板上封装(Chip On Board，简称COB)型式。
如图1A所示，现有打线型封装结构1包括：一基板10、一电子元件13以及一封装胶体18。
所述的基板10于上、下侧设有第一线路层11与第二线路层12，且凭借形成于其中的通孔或盲孔型导电体14电性连接该第一与第二线路层11,12，并于上、下侧形成第一绝缘保护层16与第二绝缘保护层17，以使部分该第一与第二线路层11,12外露于该第一与第二绝缘保护层16,17，且使多个导电元件15形成于该第二线路层12上。
所述的电子元件13为感测器元件，其形成于该基板10上侧并凭借多个金线130电性连接该第一线路层11，且该电子元件13的上表面具有一感应区131以作为指纹辨识之用。
所述的封装胶体18形成于该基板10上侧并包覆该电子元件13与该些金线130。
于现有打线型封装结构1中，该封装胶体18覆盖该感应区131上的有效感应的厚度d需极薄(否则无法感测)，因而需极高的精度。
然而，该金线130具有一定的拉高线弧，且模封制程需具有足够高度以使该封装胶体18均匀覆盖该电子元件13，导致难以控制该封装胶体18的极薄厚度，以至于该打线型封装结构1无法达到薄化的需求。
图1B为现有COB型封装结构1’的剖面示意图。如图1B所示，该COB型封装结构1’包括：一基板10’、一相机镜头的IC电子元件13、一透光件19以及一封装胶体18，且该基板10’可参考图1A所示的构造。
所述的电子元件13形成于该基板10’上侧并凭借多个金线130电性连接该基板10’，且该电子元件13的上表面具有一感应区131以作为光感应之用。
所述的透光件19凭借多个支撑件190形成于该电子元件13的上表面并遮盖该感应区131。
所述的封装胶体18为非透光材，其形成于该基板10上侧并包覆该透光件19、电子元件13与该些金线130，且该透光件19的上表面外露于该封装胶体18。
于现有COB型封装结构1’中，相机镜头需薄型化。只是，该电子元件13需粘贴于该基板10’上，且该透光件19需凭借该些支撑件190设于该电子元件13上，使得该COB型封装结构1’的整体厚度不易薄型化。
为了解决上述问题，遂有应用半导体的硅穿孔(Through Silicon Via，简称TSV)技术进行封装。如图1C所示，现有光感应封装结构1”包括：一硅基板10”以及一透光件19’。
所述的硅基板10”于上、下侧设有第一线路层11与第二线路层12，且凭借形成于其中的导电硅穿孔100电性连接该第一线路层11与第二线路层12，并于上侧形成感应区131，而下侧形成绝缘保护层17’，以令部分该第二线路层12外露于该绝缘保护层17’，且使多个导电元件15形成于该第二线路层12的外露表面上。
所述的透光件19’凭借粘着层190’形成于该硅基板10”上侧并遮盖该感应区131。
只是，现有光感应封装结构1”中，因制作导电硅穿孔100的成本昂贵、整合难度高、技术难度高，尤其是应用于感测器元件或相机镜头的电子元件均为高成本。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装结构，以降低整体结构的厚度。
本发明的电子封装结构包括：一绝缘体，其具有相对的第一表面与第二表面；一电子元件，其自该第一表面埋设于该绝缘体中，且具有外露于该第一表面的至少一感应区；以及一导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件，且该导电结构未遮盖该感应区。
本发明还提供一种电子封装结构，其包括：一绝缘体，其具有相对的第一表面与第二表面；一电子元件，其自该第一表面埋设于该绝缘体中並凸出该绝缘体的第一表面，且具有外露于该第一表面的至少一感应区；以及一该具有高度差的导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件，且该导电结构未遮盖该感应区。
前述的两种电子封装结构中，该绝缘体中具有连通该第一表面并电性连接该导电结构的一线路结构。
前述的两种电子封装结构中，该导电结构透过一结合层设于该绝缘体的第一表面上，且该结合层未遮盖该感应区。
前述的两种电子封装结构中，该导电结构为引脚架，且以多个导电凸块连接该电子元件或另一电子元件。
前述的两种电子封装结构中，该导电结构包含一具有多个开孔的引脚架及多个设于该些开孔中的导电凸块，且该些导电凸块电性连接该电子元件。
前述的两种电子封装结构中，该导电结构具有多个凸接点，且该些凸接点电性连接该电子元件
前述的两种电子封装结构中，还包括形成于该绝缘体的第二表面上的多个导电元件。
前述的两种电子封装结构中，该绝缘体的第一表面上具有用以设置该电子元件的至少一凹部。
前述的两种电子封装结构中，还包括一覆盖该感应区的覆盖层。
前述的两种电子封装结构中，该导电结构为阶梯状。
前述的两种电子封装结构中，还包括结合于该绝缘体的另一电子元件，例如该另一电子元件为主动元件、被动元件或其组合。举例而言，该另一电子组件部分设于该绝缘体中而部分凸出该第一表面上，且该另一电子组件电性连接该导电柱体；或者，该另一电子组件全部设于该绝缘体中；或者，该另一电子组件全部设于该第一表面上。
前述的两种电子封装结构中，还包括用以遮盖该感应区的一透光件。
前述的两种电子封装结构中，还包括多个导电柱体，其埋设于该绝缘层中并电性连接该导电结构。
本发明也提供一种导电结构，用于电子封装结构，其特征在于，该导电结构包括：一引脚架；以及多个导电凸块，其设于该引脚架上。
前述的导电结构中，该引脚架具有多个开孔，且该些开孔中设有该些导电凸块。
前述的导电结构中，该引脚架与该导电凸块一体成型。
由上可知，本发明的电子封装结构，主要凭借埋设该电子元件于该绝缘体中，所以能降低整体结构的厚度。
附图说明
图1A为现有打线型封装结构的剖面示意图；
图1B为现有COB型封装结构的剖面示意图；
图1C为现有光感应封装结构的剖面示意图；
图2-1至图2-4为本发明的电子封装结构的导电结构的各种实施例的剖视示意图；
图2A至图2D为本发明的电子封装结构的第一实施例的剖视示意图；其中，图2A’至图2D’为图2A至图2D的另一实施例；
图3及图3’为本发明的电子封装结构的第二实施例的剖视示意图；其中，图3A至图3C为图3的导电结构的其它实施例；
图4、图4’及图4”为本发明的电子封装结构的第三实施例的剖视示意图；以及
图5及图5’为本发明的电子封装结构的第四实施例的剖视示意图。
符号说明
1 打线型封装结构
1’ COB型封装结构
1” 光感应封装结构
10,10’ 基板
10” 硅基板
100 导电硅穿孔
11 第一线路层
12 第二线路层
13,23,26,40 电子元件
130 金线
131,231 感应区
14 通孔或盲孔型导电体
15,25 导电元件
16 第一绝缘保护层
17 第二绝缘保护层
17’ 绝缘保护层
18 封装胶体
19,19’,50 透光件
190 支撑件
190’,33 粘着层
2a-2d,2a’-2d’,3,3’,4,4’,5,5’ 电子封装结构
20 绝缘体
20a 第一表面
20b 第二表面
21,21’,21”,31 覆盖层
22 线路层
220,240 电性接触垫
23a 作用面
23b 非作用面
230 电极垫
24 导电柱体
27 线路结构
28a-28d,38a-38d 导电结构
28 引脚架
280,280’,283 导电凸块
281 开孔
282 凸接点
284 粘着材
29,39 结合层
300 凹部
d 厚度。
具体实施方式
以下凭借特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装结构2a-2d的第一实施例的剖视示意图。本实施例的电子封装结构2a-2d应用于指纹辨识或影像传感器等的产品。
再者，以下各实施例说明应用图2-1至图2-4的导电结构28a-28d。
如图2A及图2A’所示，所述的电子封装结构2a包括一绝缘体20、一电子元件23、一线路结构27以及一导电结构28a。
所述的绝缘体20具有相对的第一表面20a与第二表面20b。于本实施例中，该绝缘体20为铸模化合物(molding compound)、介电材(dielectric material)、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂。
所述的电子元件23嵌埋于该绝缘体20中。于本实施例中，该电子元件23为感测器元件，例如半导体晶片结构，其具有一作用面23a与相对该作用面23a的非作用面23b，该作用面23a上具有一如光感区或指纹辨识的感应区231与多个电极垫230，以使该作用面23a齐平或略低该绝缘体20的第一表面20a，使该感应区231与该些电极垫230外露于该绝缘体20的第一表面20a。
所述的线路结构27形成于该绝缘体20中并连通该绝缘体20的第一表面20a与第二表面20b。
于本实施例中，该线路结构27包含多个线路层22与多个导电柱体24，且各该线路层22之间凭借该些导电柱体24相互电性导通，并使该导电柱体24连通该第一表面20a，以使其端面作为电性接触垫240，而该线路层22连通该第二表面20b，以使该线路层22的外露表面作为电性接触垫220。具体地，以图案化制程的电镀、沉积或蚀刻方式形成如铜材的线路层22与导电柱体24。
此外，该线路层22的电性接触垫220可齐平、略高或略低于该绝缘体20的第二表面20b，且该导电柱体24的电性接触垫240也可齐平、略高或略低于该第一表面20a。
又，该线路层22并未接触该电子元件23的非作用面23b，也就是该线路层22与该电子元件23的非作用面23b之间具有该绝缘体20。
所述的导电结构28a如图2-1所示，其设于该绝缘体20的第一表面20a上并电性连接该电子元件23与该线路结构27，且该导电结构28a未遮盖该感应区231。
于本实施例中，该导电结构28a为引脚架，其以多个如焊锡或金属胶制成的导电凸块280接触该些电极垫230与该电性接触垫240以电性连接该电子元件23与该线路结构27。
此外，该导电结构28a凭借结合层29设于该绝缘体20的第一表面20a上，其中，该结合层29为介电材或防焊材等的绝缘材，且该结合层29可覆盖该电子元件23的局部作用面23a而未覆盖该感应区231。
如图2A所示，该电子封装结构2a适用于平面网格阵列封装(Land Grid Array，简称LGA)，即直接以该线路层22的电性接触垫220接置于一如电路板的电子装置(图略)上。
或者，如图2A’所示，该电子封装结构2a’还包括形成于该绝缘体20的第二表面20b上的多个导电元件25，以适用于球栅阵列封装(Ball Grid Array，简称BGA)，所以于后续制程中，该些导电元件25接置于一如电路板的电子装置(图略)上。
于本实施例中，该些导电元件25为各种实施例，如焊球、焊锡凸块、铜凸块等，并无特别限制，且该些导电元件25形成于该线路层22的电性接触垫220上以电性连接该线路结构27。
此外，如图2A’所示，所述的电子封装结构2a’还包括形成于该导电结构28a上的一如绝缘材的覆盖层21，以覆盖该感应区231。具体地，该覆盖层21的材质与该结合层29的材质可为相同(如图中所示)或不相同，且该覆盖层21与该结合层29可同时制作或分开制作(如图中所示)。
又，如图2A’所示，该导电结构28a、该些导电柱体24与该线路层22的导电路径延伸至该电子元件23的非作用面23b下方。
另外，该导电结构的其它种类的应用可参考图2B至图2D具体说明如下。
如图2B所示的电子封装结构2b，其为依图2A的结构，该导电结构28b如图2-2所示，其包含一具有多个开孔281的引脚架28及多个导电凸块280，且该些导电凸块280对应设于该些开孔281中以电性连接该些电极垫230与导电柱体24。
于制作时，先将该引脚架28设于该绝缘体20的第一表面20a上，且各该开孔281对应该些电极垫230与该些导电柱体24(即该电性接触垫240)的位置，再形成如焊锡或金属胶的导电材于该开孔281中以作为该导电凸块280。
此外，如图2B’所示的电子封装结构2b’，可于该导电结构28b上形成一覆盖层21’，以覆盖该感应区231，且该覆盖层21’的材质与该结合层29的材质为不相同。
如图2C所示的电子封装结构2c，其为对应该图2A的结构，该导电结构28c如图2-3所示，其具有多个一体成型的凸接点282以作为导电凸块，且该些凸接点282透过粘着材284(如导电胶或绝缘胶)结合并电性连接该些电极垫230与导电柱体24。
于制作时，于一平直的引脚架上侧进行冲压，以于该引脚架下侧形成该些凸接点282。
此外，如图2C’所示的电子封装结构2c’，可于该导电结构28c上形成一覆盖层21”，以覆盖该感应区231。例如，该覆盖层21”的材质与该结合层29的材质相同，所以两者可同时制作。
如图2D所示的电子封装结构2d，其为对应该图2A的结构，该导电结构28d如图2-4所示，其上、下侧分别具有多个导电凸块280,283，且设于下侧的该些导电凸块280电性连接该些电极垫230与导电柱体24，而设于上侧的该些导电凸块283用以外接其它电子元件26。
于本实施例中，该电子元件26为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该电子元件26为被动元件。
此外，如图2D’所示的电子封装结构2d’，可于该导电结构28d上形成一覆盖层21，以覆盖该感应区231与该电子元件26。
本发明的电子封装结构2a-2d,2a-2d’，因该电子元件23嵌埋于该绝缘体20中，所以能降低整体结构的厚度。
此外，因该导电结构28a-28d为直条型的引脚架，所以不会产生弧度，因而有利于降低整体结构的厚度。
图3及图3’为本发明的电子封装结构3,3’的第二实施例的剖视示意图。本实施例与第一实施例的差异在于嵌埋电子元件23的方式。
如图3及图3’所示，该绝缘体20的第一表面20a上具有一凹部300，以将该电子元件23设于该凹部300中。
于本实施例中，该电子元件23以其非作用面23b凭借粘着层33设于该凹部300的底面上，且该电子元件23凸出该绝缘体20的第一表面20a，所以该导电结构38a需设计成具有高度差的引脚架，如阶梯状。
此外，如图3所示，可形成一覆盖层31于该绝缘体20的第一表面20a上，以使该覆盖层31包覆该导电结构38a与该些导电凸块280并覆盖该感应区231，且该覆盖层31还形成于该凹部300中以固定该电子元件23。
或者，如图3’所示，可先将该导电结构38a凭借一结合层39设于该绝缘体20的第一表面20a上，以凭借该结合层39固定部分该导电凸块280’，且该结合层39还形成于该凹部300中以固定该电子元件23，但该结合层39未覆盖该感应区231，之后再形成一覆盖层31于该结合层39上，以使该覆盖层31包覆该导电结构38a与部分该导电凸块280并覆盖该感应区231。
因此，该覆盖层31的材质与该结合层39的材质可为相同或不相同，且该覆盖层31与该结合层39可同时制作或分开制作。
另外，该具有高度差的导电结构的种类并不限于上述，例如，依图3所示的电子封装结构3将图2B至图2D所示的导电结构设计成具有高度差的结构，如图3A至图3C所示的导电结构38b-38d。
本发明的电子封装结构3,3’，因该电子元件23设于该绝缘体20的凹部300中，所以能降低整体结构的厚度。
图4及图4’为本发明的电子封装结构4,4’的第三实施例的剖视示意图。本实施例与第二实施例的差异在于新增被动元件40，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
如图4及图4’所示，该电子封装结构4,4’还包括自该第一表面20a嵌设于该绝缘体20中的另一电子元件40。
于本实施例中，该另一电子元件40为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该另一电子元件40为被动元件。
此外，该另一电子元件40部分设于该绝缘体20中而部分凸出该第一表面20a上，且该另一电子元件40电性连接该导电柱体24。
又，该另一电子元件40也可全部设于该第一表面20a上(如图4”所示)、或全部设于该绝缘体20中(如图4’所示)。
另外，如图4’及图4”所示，可形成一覆盖层31于该绝缘体20的第一表面20a上，以使该覆盖层31包覆该些电子元件23,40与该导电结构38a并覆盖该感应区231。
图5及图5’为本发明的电子封装结构5,5’的第五实施例的剖视示意图。本实施例与上述各实施例的差异在于本实施例的电子封装结构5,5’应用于相机镜头，例如新增透光件50，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
如图5所示，该电子封装结构5还包括一遮盖该电子元件23的感应区231的透光件50，例如镜片或玻璃元件。
于本实施例中，其为对应图2A的结构，该透光件50设于该导电结构28a上，因而无需制作现有支撑件，所以能降低整体结构的厚度。
或者，如图5’所示，其为对应图2A’的结构，也可于该覆盖层21上设置该透光件50。因此，该透光件50的设置并无特别限制。
另外，本发明的上述各实施例中，该线路层22也可接触(或以粘着层结合)该电子元件23的非作用面23b，以供该电子元件23散热。
综上所述，本发明的电子封装结构，凭借将该电子元件嵌设于该绝缘体中，所以能降低整体结构的厚度。
此外，以如引脚架的导电结构电性连接该电子元件，所以于制作时，无需考量打线的线弧或封装胶体的厚度，因而容易控制该电子封装结构的厚度，以达到更薄的厚度。
又，因采用非半导体制程加工，所以能降低制作成本，且该电子封装结构易于随产品需求而调整结构及设计，所以其设计弹性佳。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (15)

1.一种电子封装结构，其特征在于，该电子封装结构包括：
一绝缘体，其具有相对的第一表面与第二表面；
一线路结构，其形成于该绝缘体中，该线路结构包含多个线路层与多个导电柱体，且各该线路层之间凭借该导电柱体相互电性导通，并使该导电柱体连通该第一表面；
一电子元件，其自该第一表面埋设于该绝缘体中，且具有外露于该第一表面的至少一感应区；以及
一引脚架导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件与该导电柱体，且该导电结构未遮盖该感应区，其中，该导电结构以多个导电凸块或以多个凸接点连接该电子元件。
2.一种电子封装结构，其特征在于，该电子封装结构包括：
一绝缘体，其具有相对的第一表面与第二表面；
一线路结构，其形成于该绝缘体中，该线路结构包含多个线路层与多个导电柱体，且各该线路层之间凭借该导电柱体相互电性导通，并使该导电柱体连通该第一表面；
一电子元件，其自该第一表面埋设于该绝缘体中並凸出该绝缘体的第一表面，且具有外露于该第一表面的至少一感应区；以及
一具有高度差的引脚架导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件与该导电柱体，且该导电结构未遮盖该感应区，其中，该导电结构以多个导电凸块或以多个凸接点连接该电子元件。
3.根据权利要求1或2所述的电子封装结构，其特征在于，该导电结构还以多个另一导电凸块连接另一电子元件。
4.根据权利要求1或2所述的电子封装结构，其特征在于，该导电结构以该多个导电凸块连接该电子元件，且该导电结构包含一具有多个开孔的引脚架及设于该些开孔中的该多个导电凸块，且该些导电凸块电性连接该电子元件。
5.根据权利要求1或2所述的电子封装结构，其特征在于，该导电结构以该多个凸接点连接该电子元件，且该导电结构以该多个凸接点电性连接该电子元件。
6.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括形成于该绝缘体的第二表面上的多个导电元件。
7.根据权利要求1或2所述的电子封装结构，其特征在于，该绝缘体的第一表面上具有供设置该电子元件的凹部。
8.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括一覆盖该感应区的覆盖层。
9.根据权利要求1或2所述的电子封装结构，其特征在于，该导电结构为阶梯状。
10.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括结合于该绝缘体的另一电子元件。
11.根据权利要求10所述的电子封装结构，其特征在于，该另一电子元件为主动元件、被动元件或其组合。
12.根据权利要求10所述的电子封装结构，其特征在于，该另一电子元件部分设于该绝缘体中而部分凸出该第一表面上，且该另一电子元件电性连接该导电柱体。
13.根据权利要求10所述的电子封装结构，其特征在于，该另一电子元件全部设于该绝缘体中。
14.根据权利要求10所述的电子封装结构，其特征在于，该另一电子元件全部设于该第一表面上。
15.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括用以遮盖该感应区的一透光件。
CN201510023069.0A 2015-01-16 2015-01-16 电子封装结构及导电结构 Active CN105845639B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510023069.0A CN105845639B (zh) 2015-01-16 2015-01-16 电子封装结构及导电结构
US14/990,891 US10204865B2 (en) 2015-01-16 2016-01-08 Electronic package and conductive structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510023069.0A CN105845639B (zh) 2015-01-16 2015-01-16 电子封装结构及导电结构

Publications (2)

Publication Number Publication Date
CN105845639A CN105845639A (zh) 2016-08-10
CN105845639B true CN105845639B (zh) 2019-03-19

Family

ID=56408891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510023069.0A Active CN105845639B (zh) 2015-01-16 2015-01-16 电子封装结构及导电结构

Country Status (2)

Country Link
US (1) US10204865B2 (zh)
CN (1) CN105845639B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
TWI672779B (zh) * 2016-12-28 2019-09-21 曦威科技股份有限公司 指紋辨識裝置、使用其之行動裝置以及指紋辨識裝置的製造方法
CN109087897A (zh) 2017-06-13 2018-12-25 精材科技股份有限公司 晶片封装体及其制作方法
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
DE102019104259B4 (de) 2018-09-27 2025-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor-package und verfahren
US11682654B2 (en) * 2019-12-17 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a sensor device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI284402B (en) * 2005-12-30 2007-07-21 Advanced Semiconductor Eng Build-up package and method of an optoelectronic chip
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法

Also Published As

Publication number Publication date
US20160212851A1 (en) 2016-07-21
US10204865B2 (en) 2019-02-12
CN105845639A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105845639B (zh) 电子封装结构及导电结构
CN105845635B (zh) 电子封装结构
TWI665777B (zh) 系統級封裝
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
CN105845638B (zh) 电子封装结构
CN107424973B (zh) 封装基板及其制法
CN107785277B (zh) 电子封装结构及其制法
TWI569390B (zh) 電子封裝件及其製法
TW201703195A (zh) 電子封裝件及其製法
CN109755212A (zh) 半导体装置封装及制造半导体装置封装的方法
TWI649839B (zh) 電子封裝件及其基板構造
US20140048949A1 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN115700906A (zh) 电子封装件及其制法
CN108962840A (zh) 电子封装件及其制法
TWI628775B (zh) 半導體封裝、半導體設備及半導體封裝的製造方法
CN107785334A (zh) 电子封装结构及其制法
TWI591739B (zh) 封裝堆疊結構之製法
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI611544B (zh) 電子封裝結構
TWI567843B (zh) 封裝基板及其製法
TWI612650B (zh) 電子封裝結構
TWI606562B (zh) 電子封裝結構
TWI672786B (zh) 電子封裝件及其製法
TWI646652B (zh) 電感組合及其線路結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant