CN105810678A - 半导体装置 - Google Patents

Abstract

在同一半导体衬底上配置功率元件和感热元件，感热元件经由电阻器将PN结的一方与接地电位VSS或电源电位VDD的任一个连接，将所述PN结的两端的电位差与电阻器的两端的电位差之和用作温度检测的信号。由此，避开闩锁而能够将感温元件配置在设于功率元件的凹坑，能够作成在半导体衬底上使功率元件的某一地点与感热元件的某一地点的温度差较小的半导体装置。

Description

半导体装置

技术领域

本发明涉及具有检测过热的功能的半导体装置。

背景技术

半导体集成电路中，因有源元件的动作或来自外部的电荷流入等而发热。因此，将感热元件配置在同一衬底上，利用来自感热元件的信号控制半导体集成电路，以不会因过热而发生动作异常或破坏。作为感热元件，例如利用PN结，为了探测热而利用正方向电流。详细而言，若使恒定电流沿PN结的正方向流过，则在PN结的两端产生电位差。该电位差依赖于温度而变化，因此该电位差用于过热检测的信号。

专利文献1：日本专利2701824号公报。

发明内容

在半导体集成电路中，正开展微细化。温度上升与面积成反比例增大，因此，随着近年微细化的开展，局部的温度上升变得激烈。若局部的发热变大，则因处于发热源与感热元件之间的物质或者两者的位置关系而感热元件感受的温度增大。为了解决此问题，以正确地推测发热源的温度，能举出使发热源和感热元件尽量接近地配置；使发热源与感热元件之间的物质为导热优异的物质这两种。

若与发热源一起在同一衬底上配置感热元件，则如专利文献1的课题中记述的那样产生寄生动作的问题。因为该问题，不能使之接近。因此，在专利文献1记载的方法中，通过在发热源与感热元件之间具有绝缘膜，避免寄生元件的问题。在半导体装置最普遍使用的衬底为硅，绝缘膜为氧化硅膜。通过将作为绝缘膜的氧化硅膜配置在其间能够使之接近配置，但是在导热方面，由于氧化硅膜的导热率小于硅，因此会花费感热元件用于跟随发热源的温度的时间。

即，配置在同一衬底上的半导体装置在距离方面逊色，但是在导热方面优异。另一方面，用绝缘膜隔离配置的半导体装置胜于距离方面，但是在导热方面逊色。

本发明鉴于上述课题而成，提供能够缩小发热源与感热元件之间的温度差的半导体装置。

本发明为了解决上述课题，提供一种半导体装置，其特征在于，在半导体集成电路中，

具有导通状态时因电流流过而有可能导致热破坏的功率元件和用于检测温度的感热元件，

所述功率元件和所述感热元件形成在同一半导体衬底上，

所述感热元件具有PN结，形成PN结的P型区域、N型区域的任一个区域经由电阻器与接地电位VSS或电源电位VDD的任一个连接，

所述PN结的两端的电位差与电阻器的两端的电位差之和用作温度检测的信号。

在本发明中，能够使功率元件和感热元件的PN结比现有技术接近地配置。能够接近地配置是指发热源与感热元件之间的温度差较小。

另外，由于能够接近地配置，即便使功率元件的一部分塌落而形成凹坑，在凹坑的区域仅配置本发明的感热元件，半导体装置的面积增大也会较少。在一个配置中，感热元件的3个方向被发热源包围。发热源具有这样的优点，即，由于发热源的中央附近成为最高温，所以发热源的最高温度与感热元件的温度之间的温度差变小。3个方向为一个例子，无论配置在发热源的角部而2个方向包围，还是配置在中央附近而全方向包围，都能得到同样的效果。但是，效果的程度不同。

与感热元件为多晶硅的现有技术相比，则如下。多晶硅的感热元件从半导体衬底隔着绝缘膜而配置。绝缘膜的导热率小于半导体衬底，因此，只要从发热源起的距离相同，本发明就会具有比多晶硅的感热元件更能减小发热源与感热元件之间的温度差的效果。

附图说明

图1是本发明的功率元件和感热元件的图。（A）是平面配置图，（B）是截面图。

图2是现有技术的功率元件和感热元件的图。（A）是平面配置图，（B）是截面图。

图3是放大本发明的感热元件区域的平面配置图。

图4是示出本发明的功率元件和感热元件的位置关系的平面配置图。

图5是示出本发明的功率元件、感热元件和芯片整体的位置关系的平面配置图。

图6是示出本发明的功率元件的金属布线和感热元件的位置关系的配置图。

具体实施方式

以下利用附图，并通过实施例来说明用于实施发明的方式。

[实施例1]

图1（A）是本发明的半导体装置的平面图。图1（B）是沿图1（A）的A－A的结构截面图。在P型半导体衬底1配置作为功率元件的P型MOS功率元件的N阱2a和感热元件的N阱2b。

在P型MOS功率元件的N阱2a之中，配置有P型MOS功率元件的源极/漏极7a、栅电极4和P型MOS功率元件的N阱的N型高浓度区域6a。

在感热元件的N阱2b之中，配置有感热元件的P型高浓度区域7c和感热元件的N阱的N型高浓度区域6b。N型高浓度区域6b和P型高浓度区域7c通过元件隔离区域3隔离。在N型高浓度区域6b和P型半导体衬底的P型高浓度区域7b之间的元件隔离区域上配置有电阻器5。本图的配置中，感热元件的形状为矩形，由P型MOS功率元件包围三个方向。也可以称为决定P型MOS功率元件的外形形状的外围沿着矩形的三边配置。因此，P型MOS功率元件具有矩形的凹坑，以能配置感热元件。在配置并收纳感热元件的凹坑中，不配置P型MOS功率元件的N阱2a、源极/漏极7a、栅电极4及P型MOS功率元件的N阱的N型高浓度区域6a。

在此，设矩形的感温元件三个方向被P型MOS功率元件包围，但可以包围二个方向或者二边，也可以包围四个方向或者四边。

图3放大了图1（A）的感热元件区域，是示出电阻器的布线的图。在电阻器5的两端配置接触部8，经由金属布线9，分别使电阻器的一端与P型半导体衬底的P型高浓度区域7b连接，使另一端与感热元件的N阱2b的N型高浓度区域6b连接。

为了进行比较而利用图2（A）及（B）说明现有技术的情况。图2（A）是现有技术的半导体装置的平面图。图2（B）是沿着图2（A）的A－A的结构截面图。P型半导体衬底的P型高浓度区域7b和感热元件的N阱的N型高浓度区域6b未经电阻而经由未图示的金属布线和接触部来电连接。若与作为发热源的P型MOS功率元件一起在同一衬底上配置感热元件，则会出现如在专利文献1的课题中记述的寄生动作的问题。因此，在现有技术中，未能将两者靠近配置。如图2（b）所示，需要在P型MOS功率元件与感热元件之间取充分的距离，设置元件隔离区域3。

对该寄生动作的具体构造进行说明。在图1（B）、图2（B）中，一般P型MOS功率元件的源极和N阱2a与电源电位VDD连接。P型半导体衬底1与接地电位VSS连接。图2（B）中，如前所述，P型半导体衬底的P型高浓度区域7b和感热元件的N阱的N型高浓度区域6b电连接，因此N阱2b与接地电位VSS电连接。

与电源电位VDD连接的源极即P型区域7a、N阱2a、P型半导体衬底1、与接地电位VSS连接的N阱2b相当于PNPN。两端分别与电源电位VDD、接地电位VSS连接，因此有时在该路径发生电源间闩锁。一般，如果两端的7a和2b的距离较近就会容易发生该闩锁，较远就难以发生该闩锁。现有的半导体装置中，若发生闩锁，则半导体装置会损坏，因此以不至发生闩锁的方式分开两者的距离而配置。

本发明中，也是相同的路径有可能引起闩锁的PNPN。然而，在P型半导体衬底1与N阱2b之间配置有电阻器。因此，若电流流过该路径，则N阱2b的电位会比接地电位VSS高“电阻器5的电阻值”ד电流”＝“电压”的量。这相当于对该PN结施加反方向的电位差，因此在该路径不会流过能引起半导体装置的破坏程度的大电流。因此，在本发明中，无需像现有技术那样作为闩锁对策使7a与2b分离。这意味着半导体装置的面积缩小，同时意味着作为发热源的功率元件和感热元件的温度差较小。

无论是在现有技术还是在本发明，来自感热元件的信号都是感热元件的P型高浓度区域7c的电位。若再稍正确地描述，则7c的电位和接地电位VSS的电位差为来自感热元件的信号。本发明中，该信号成为感热元件的PN结的电位差和施加到电阻器5的电压之和。施加到电阻器5的电压为流过PN结的电流和电阻器的电阻值之积。

为了防止功率元件的热破坏，要求减小最高温度地点的温度与感热元件地点的温度之差造成的第1误差和在感热元件地点的温度测定的第2误差之和。

本发明无论与将功率元件和感热元件配置在同一衬底上并以不发生寄生动作的方式分离两者的现有技术、或者将感热元件形成在多晶硅的现有技术的任一个相比，第1误差都会较小，而关于第2误差相等。

随着近年的微细化，每单位面积的发热量增大。因此，第1误差会压倒性大于第2误差。本发明用来应对该课题。

[实施例2]

感热元件的PN结的温度灵敏度为约2mV/℃。流过感热元件的PN结的电流一般多在0.1μA到10μA之间。实施例1中描述的第2误差由施加在电阻器的电压造成，电阻值大、电流大的那个会使第2误差变大。因而，能从容许的第2误差求出电阻值的最大值。

第2误差的容许值在10℃左右最大，因此以电流最小计算，2mV/℃×10℃/0.1μA＝200kΩ成为最大值。

电阻的最小值取决于能否防止寄生动作。经调查，如果不到50Ω就缺乏防止效果。由以上，电阻值成为50Ω以上、200kΩ以下。

[实施例3]

在电阻器为扩散电阻的情况下，电阻器会成为引起寄生动作的因素。因此，电阻器优选用绝缘体从半导体衬底隔离。符合它的最普通的物质为多晶硅。多晶硅的电阻值当然能由宽度和长度进行改变，但也能通过杂质浓度进行改变。因此，用于得到期望的电阻值是最理想的。图1（B）等同于作为电阻器采用多晶硅的情况下的半导体装置的截面图。

[实施例4]

再次利用图1（A）进行说明。感热元件的P型区域被另一个极性的区域即N阱2b包围。这对于形成PN结是必须的，倘若P型区域未被包围的情况下，感热元件的P型区域和P型的半导体衬底会短路。

N阱2b是有可能引起寄生动作的元件，因此一般被P型半导体衬底的P型高浓度区域7b包围。感热元件的N阱2b经由电阻器与接地电位VSS连接，因此，若以被感热元件的N阱的N型高浓度区域6b和作为接地电位VSS的P型高浓度区域7b夹持的方式配置电阻，则如图3所示，以较短金属布线就解决，因此较为理想。

另外，在6b与7b之间需要元件隔离区域，因此在元件隔离区域上放置电阻器也方便。

[实施例5]

本发明的电阻器配置在半导体装置的输出元件附近，因此有可能过渡性的过大电流流入而破坏。该破坏能够通过增大电阻器的体积来抑制。因此，与其以最小宽度为得到必要的电阻值而以必要的长度构成电阻器，还不如在不增大半导体装置的范围内尽量配置较大的电阻器。感热元件的N阱的N型高浓度区域6b与作为接地电位VSS的P型高浓度区域7b之间是用于隔离的必要的区域，因此，若配置能置于此处的最大尺寸的电阻器，则无需增大半导体装置整体而能够提高破坏耐性。

优选使电阻器和高浓度区域隔离，因此电阻器的宽度成为感热元件的N阱的N型高浓度区域6b与作为接地电位VSS的P型高浓度区域7b之间的距离的二分之一以上。这就是大致目标。

[实施例6]

利用图4，对感热元件11与功率元件12的位置关系进行说明。

图4（A）中将感热元件配置在功率元件的中心。

图4（B）中将感热元件配置在从功率元件的中心稍许偏移的位置。

图4（C）中感热元件的3个边以包围功率元件的方式配置。

图4（D）中将感热元件配置在功率元件的顶点附近。

在将功率元件和感热元件配置在同一衬底上的构成的现有技术中，未能将感热元件配置在功率元件的附近，因此在图4所示的任一种方式中，隔离区域所占的面积都会较大，存在半导体装置的面积变大这一课题。在本发明中，隔离距离较小，因此能够较小地抑制面积的增大。

图4的配置中，成为被功率元件包围的构造，因此有功率元件的最高温度和感热元件地点的温度之差变小的优点。

仅将感热元件以被功率元件包围的方式配置，从而与将感热元件和控制电路以被功率元件包围的方式配置的情况相比，所述温度差会变小。

在不是功率元件专用的半导体装置的情况下，功率元件配置在从芯片的中心偏移的位置。一般，如图5所示，多是靠近芯片的单侧配置。在该情况下，芯片起散热器的作用，因此与功率元件的中心相比芯片的端附近的位置会成为最高温度地点。图5所示的感热元件所配置的地点为最高温度地点。

[实施例7]

若注入起因于噪声等的电荷等等，则温度检测信号会带噪声。在本发明中，因为有电阻器而有时该影响变大。因此，使在温度检测信号下控制功率元件的电路具有延迟功能，从而温度检测信号在某一固定时间以上不变化时，不会控制功率元件。

[实施例8]

如图6所示，在感热元件11上，配置连结功率元件12和焊盘14的金属布线15。金属的导热率优于绝缘膜，因此，若使作为发热源的功率元件上的金属布线迂回至感热元件的上部，则温度差会变小。

以上的说明中，为了方便理解地进行说明，对在P型的半导体衬底具有P型的功率元件的半导体装置进行了描述，但不限于此。

另外，在感热元件的PN结的结构中，对P型区域被N型区域包围的情况进行了说明，但不限于此。为了电隔离半导体衬底与感热元件，往往采用P型衬底中成为前述的结构、N型衬底中用P型区域包围N型区域的构成的感热元件。

另外，对经由电阻将N型区域连线到接地电位VSS的情况进行了说明，但不限于此。也有将P型区域连线到电源电位VDD的情况。

另外，来自感热元件的信号并不局限于与接地电位VSS的电位差，例如，将与电源电位VDD的电位差用于信号也能同样实施本发明。

标号说明

1P型半导体衬底；

2N阱；

2aP型MOS功率元件的N阱；

2b感热元件的N阱；

3元件隔离区域；

4栅电极；

5电阻器；

6N型高浓度区域；

6aP型MOS功率元件的N阱的N型高浓度区域；

6b感热元件的N阱的N型高浓度区域；

7P型高浓度区域；

7aP型MOS功率元件的源极/漏极；

7bP型半导体衬底的P型高浓度区域；

7c感热元件的P型高浓度区域；

8接触部；

9金属布线；

11感热元件；

12功率元件；

13芯片整体；

14焊盘；

15金属布线。

Claims (11)

1.一种半导体装置，其特征在于，具有：

半导体衬底；

在所述半导体衬底邻接设置的功率元件及感热元件；以及

设在所述感热元件的周围的电阻器，

所述感热元件具有形成在所述半导体衬底内的PN结，形成所述PN结的P型区域、N型区域的任一个区域经由所述电阻器与接地电位VSS或电源电位VDD的任一个连接，

所述功率元件具有收纳所述感热元件的凹坑，在所述凹坑未形成所述功率元件的阱、源极、漏极及栅电极。

2.如权利要求1所述的半导体装置，其特征在于，所述电阻器的电阻值为50Ω以上、200kΩ以下。

3.如权利要求1所述的半导体装置，其特征在于，所述电阻器由多晶硅构成。

4.如权利要求1所述的半导体装置，其特征在于，

俯视下，所述感热元件的PN结的一个极性的第1区域被另一个极性的第2区域包围，并且所述第2区域被与半导体衬底同一极性的第3区域包围，

所述第2区域包括具有与所述第2区域相同的极性的第2高浓度区域，

所述第3区域包括具有与所述第3区域相同的极性的第3高浓度区域，

至少所述电阻器的一部分被所述第2高浓度区域与所述第3高浓度区域夹持。

5.如权利要求4所述的半导体装置，其特征在于，所述电阻器的宽度为所述第2高浓度区域与所述第3高浓度区域之间的距离的二分之一以上。

6.如权利要求1至5的任一项所述的半导体装置，其特征在于，所述感热元件的形状为矩形，至少所述矩形的2个边沿着所述功率元件的外围。

7.如权利要求1至5的任一项所述的半导体装置，其特征在于，所述感热元件的形状为矩形，至少所述矩形的3个边沿着所述功率元件的外围。

8.如权利要求1至5的任一项所述的半导体装置，其特征在于，所述感热元件的形状为矩形，所述矩形的4个边沿着所述功率元件的外围。

9.如权利要求1至5的任一项所述的半导体装置，其特征在于，所述PN结的两端的电位差与所述电阻器的两端的电位差之和，用作温度检测的信号。

10.如权利要求9所述的半导体装置，其特征在于，利用所述温度检测的信号控制所述功率元件的电路具有延迟功能。

11.如权利要求1至5的任一项所述的半导体装置，其特征在于，还具有焊盘，连结所述功率元件与所述焊盘的金属布线的一部分配置在所述感热元件的至少一部分上。