[go: up one dir, main page]

CN105762195B - 金属氧化物薄膜晶体管及其制备方法 - Google Patents

金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105762195B
CN105762195B CN201610124804.1A CN201610124804A CN105762195B CN 105762195 B CN105762195 B CN 105762195B CN 201610124804 A CN201610124804 A CN 201610124804A CN 105762195 B CN105762195 B CN 105762195B
Authority
CN
China
Prior art keywords
layer
oxide
metal
insulating layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610124804.1A
Other languages
English (en)
Other versions
CN105762195A (zh
Inventor
谢应涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610124804.1A priority Critical patent/CN105762195B/zh
Priority to US15/115,488 priority patent/US20180114854A1/en
Priority to PCT/CN2016/082315 priority patent/WO2017148007A1/zh
Publication of CN105762195A publication Critical patent/CN105762195A/zh
Application granted granted Critical
Publication of CN105762195B publication Critical patent/CN105762195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种金属氧化物薄膜晶体管及其制造方法，该制备方法包括以下步骤：提供一基板；在基板上依次形成缓冲层、氧化物膜层、栅极绝缘层和第一金属层；采用一道光罩分别对第一金属层、栅极绝缘层、氧化物膜层进行图形化处理，形成栅极、图形化的栅极绝缘层、氧化物有源层。在本发明的制造方法中，对于氧化物有源层和栅极等膜层结构，采用先沉积、后分别刻蚀的方法，仅需使用一道光罩，即可完成对氧化物有源层和栅极等膜层结构的图形化处理过程。由于能够减少使用光罩的数量，因此本发明能够简化工艺制程、节省工艺时间，有效降低生产成本。

Description

金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及晶圆制造领域及显示技术领域，具体是一种金属氧化物薄膜晶体管及其制备方法。
背景技术
薄膜晶体管液晶平板显示器是一类有源矩阵液晶显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，薄膜晶体管(TFT，Thin FilmTransistor)对于显示器的响应度及色彩真实度等具有重要影响，是该类显示器中的重要组成部分。常见的薄膜晶体管主要有非晶硅薄膜晶体管(a-Si TFT)、低温多晶硅薄膜晶体管(LTPS TFT)、金属氧化物薄膜晶体管等。其中，采用金属氧化物作为沟道层材料的TFT技术是目前在面板技术领域的研究热点，尤其采用铟镓锌氧化物(IGZO，Indium GalliumZinc Oxide)的TFT技术，使用该技术可以使显示屏功耗接近OLED，厚度仅比OLED高出25％，且分辨率可以达到全高清(fμll HD，1920*1080P)乃至超高清(Μltra Definition，分辨率4k*2k)级别程度，而成本却相对更低。
目前对于金属氧化物薄膜晶体管的制备常用技术包括背沟道刻蚀(back channeletch，BCE)技术、刻蚀阻挡层(etch stopper layer，ESL)技术和自对准的顶栅结构(self-aligned top gate)。在上述制造技术中，较常见的是采用五道掩膜的光刻工艺，最少也需要使用四道掩膜才能完成薄膜晶体管的制作。然而，由于光刻工艺的成本较高，若能减少上述阵列基板制作过程中所使用的掩膜数量，就能够达到简化工艺制程、降低生产成本的目的。
基于上述分析可知，实有必要对于现有的金属氧化物薄膜晶体管的工艺流程进行改进优化。
发明内容
为克服现有技术的不足，本发明的目的在于提供一种金属氧化物薄膜晶体管及其制备方法，通过对金属氧化物薄膜晶体管的制备方法进行优化和改进，来实现简化工艺流程、降低生产成本的目的。
本发明包括三个方面，第一个方面，本发明提供一种金属氧化物薄膜晶体管的制备方法，包括以下步骤：
S1：提供一基板；
S2：在所述基板上依次形成缓冲层、氧化物膜层、栅极绝缘层和第一金属层；
S3：采用一道光罩对所述第一金属层、所述栅极绝缘层、所述氧化物膜层进行图形化处理，使所述第一金属层图形化形成栅极、使所述栅极绝缘层图形化、使所述氧化物膜层图形化形成氧化物有源层。
【光阻】进一步地，在本发明所述的制备方法中，在所述S2步骤之后、所述S3步骤之前还包括以下步骤，S4：在所述第一金属层上形成光阻层，对所述光阻层进行曝光得到图形化的光阻层。
【光阻-具体】进一步地，所述S4步骤具体为，利用旋涂或打印的方法在所述第一金属层上沉积形成所述光阻层，通过曝光机得到图形化的光阻层之后，对图形化的所述光阻层进行后烘。
【栅极-刻蚀】进一步地，在所述S3步骤中，对所述第一金属层进行图形化处理是以图形化的所述光阻层为遮挡，对所述第一金属层进行刻蚀，使所述第一金属层图形化，形成所述栅极。其中，对所述第一金属层进行刻蚀是采用湿法刻蚀。
【栅极尺寸小于光阻】进一步地，所述栅极的图形尺寸小于所述光阻层的图形尺寸1μm以下。
【栅极绝缘层-刻蚀】进一步地，在所述S3步骤中，对所述栅极绝缘层进行图形化处理是以图形化的所述光阻层为遮挡，对所述栅极绝缘层进行刻蚀，得到图形化的所述栅极绝缘层。其中，对所述栅极绝缘层进行刻蚀是采用干法刻蚀。
【氧化物有源层-刻蚀】进一步地，在所述S3步骤中，对所述氧化物膜层进行图形化处理是以图形化的所述光阻层为遮挡，对所述氧化物膜层进行刻蚀，使所述氧化物膜层图形化，形成所述氧化物有源层。其中，对所述氧化物膜层进行刻蚀是采用湿法刻蚀或干法刻蚀。
【氧化物有源层-材料】进一步地，所述氧化物膜层为IGZO膜层。其中IGZO是指Indium Gallium Zinc Oxide，即铟镓锌氧化物。
【缓冲层-材料】进一步地，所述缓冲层所选用的材料为SiOx。
【去光阻】进一步地，在本发明所述的制备方法中，在所述S3步骤之后，还包括以下步骤，S5：去除图形化的所述光阻层。
【去光阻-具体】进一步地，所述S5步骤具体为，采用等离子处理技术，利用O2将光阻层灰化去除。
【重要从权：GI、buffer-干刻】进一步地，在本发明所述的制备方法中，在所述S5步骤之后，还包括以下步骤，S6：对图形化的所述栅极绝缘层、所述缓冲层进行刻蚀。其中，对图形化的所述栅极绝缘层、所述缓冲层进行刻蚀是采用干法刻蚀。
【GI干刻-具体】进一步地，对所述栅极绝缘层进行刻蚀是以所述栅极为保护层，将所述栅极绝缘层划分为处于栅极保护区域内的第一栅极绝缘层和处于栅极保护区域外的、暴露的第二栅极绝缘层，将所述第二栅极绝缘层刻蚀掉，保留所述第一栅极绝缘层。
【buffer干刻-具体】进一步地，对所述缓冲层进行刻蚀是以所述氧化物有源层为保护层，将所述缓冲层划分为处于氧化物有源层保护区域内的第一缓冲层和处于氧化物有源层栅极保护区域外的、暴露的第二缓冲层，将所述第二缓冲层的全部或者部分刻蚀掉，保留所述第一缓冲层。
【buffer厚度差】进一步地，设所述第一缓冲层的厚度为L，设所述第二缓冲层被刻蚀掉的部分的厚度为d，则0＜d/L≤1。其中，0＜d/L≤1是指该数值范围内的任一点值，例如d/L＝0.2、d/L＝0.4、d/L＝0.5、d/L＝0.6、d/L＝0.8。
【S/D】进一步地，在本发明的所述制备方法中，在所述S6步骤之后还包括以下步骤，S7：对暴露在所述栅极保护区域之外的所述氧化物有源层进行等离子处理，使暴露在所述栅极保护区域之外的所述氧化物有源层变为导体形成源极接触区和漏极接触区，以便与后续形成的源极、漏极互联，其优点在于能降低接触电阻。
更进一步地，所述等离子处理采用CF4、NH3、H2或Ar进行处理。
【ILD】进一步地，在本发明的所述制备方法中，还包括以下步骤，S8：在所述栅极上形成互联层(interlayer dielectric，ILD)。
更进一步地，利用化学气相沉积工艺在栅极上沉积形成所述互联层，所述互联层选用的材料为SiOx、SiNx中的一种或两种组合。
【接触孔】进一步地，在本发明的所述制备方法中，还包括以下步骤，S9：在所述互联层中对应于所述源极接触区的区域形成使部分所述源极接触区暴露的源极接触孔；在所述互联层中对应于所述漏极接触区的区域形成使部分所述漏极接触区暴露的漏极接触孔。
更进一步地，所述源极接触孔和所述漏极接触孔是采用光刻工艺制得的。
进一步地，在所述源极接触孔、所述漏极接触孔中沉积第二金属层，对所述第二金属层进行光刻，分别得到源极和漏极；所述源极通过所述源极接触孔与所述源极接触区相接触；所述漏极通过所述漏极接触孔与所述漏极接触区相接触。
第二个方面，本发明还提供一种采用上述制备方法制得的金属氧化物薄膜晶体管，包括基板和依次设置在所述基板上的缓冲层、氧化物有源层、栅极绝缘层以及栅极；其中，所述栅极、所述栅极绝缘层、所述氧化物有源层是分别对形成于基板上的第一金属层、栅极绝缘层、氧化物膜层进行图形化处理得到的。
【栅极-刻蚀】进一步地，对所述第一金属层进行图形化处理是以图形化的光阻层为遮挡，对所述第一金属层进行刻蚀，使所述第一金属层图形化，形成所述栅极。其中，对所述第一金属层进行刻蚀是采用湿法刻蚀。
【栅极尺寸小于光阻】进一步地，所述栅极的图形尺寸小于所述光阻层的图形尺寸。
【栅极绝缘层-刻蚀】进一步地，对所述栅极绝缘层进行图形化处理是以图形化的光阻层为遮挡，对所述栅极绝缘层进行刻蚀，得到图形化的所述栅极绝缘层。其中，对所述栅极绝缘层进行刻蚀是采用干法刻蚀。
【氧化物有源层-刻蚀】进一步地，对所述氧化物膜层进行图形化处理是以图形化的光阻层为遮挡，对所述氧化物膜层进行刻蚀，使所述氧化物膜层图形化，形成所述氧化物有源层。其中，对所述氧化物膜层进行刻蚀是采用湿法刻蚀或干法刻蚀。
【氧化物有源层-材料】进一步地，所述氧化物有源层为IGZO膜层。其中IGZO是指Indium Gallium Zinc Oxide，即铟镓锌氧化物。
【缓冲层-材料】进一步地，所述缓冲层所选用的材料为SiOx。
【干刻-具体】进一步地，在本发明的所述金属氧化物薄膜晶体管中，对图形化的所述栅极绝缘层、所述缓冲层进行刻蚀。其中，对图形化的所述栅极绝缘层、所述缓冲层进行刻蚀是采用干法刻蚀。
【GI干刻-具体】进一步地，对所述栅极绝缘层进行刻蚀是以所述栅极为保护层，将所述栅极绝缘层划分为处于栅极保护区域内的第一栅极绝缘层和处于栅极保护区域外的、暴露的第二栅极绝缘层，将所述第二栅极绝缘层刻蚀掉，保留所述第一栅极绝缘层。
【buffer干刻-具体】进一步地，对所述缓冲层进行刻蚀是以所述氧化物有源层为保护层，将所述缓冲层划分为处于氧化物有源层保护区域内的第一缓冲层和处于氧化物有源层栅极保护区域外的、暴露的第二缓冲层，将所述第二缓冲层的全部或者部分刻蚀掉，保留所述第一缓冲层。
【buffer厚度差】进一步地，设所述第一缓冲层的厚度为L，设所述第二缓冲层被刻蚀掉的部分的厚度差为d，则0＜d/L≤1。其中，0＜d/L≤1是指该数值范围内的任一点值，例如d/L＝0.2、d/L＝0.4、d/L＝0.5、d/L＝0.6、d/L＝0.8。
【S/D】进一步地，在本发明的所述金属氧化物薄膜晶体管中，还设有源极接触区和漏极接触区，所述源极接触区和所述漏极接触区是对暴露在所述栅极保护区域之外的所述氧化物有源层进行等离子处理，使暴露在所述栅极保护区域之外的所述氧化物有源层变为导体形成的。
更进一步地，所述等离子处理采用CF4、NH3、H2或Ar进行处理。
【ILD】进一步地，在本发明的所述金属氧化物薄膜晶体管中，在所述栅极上还设有互联层。
更进一步地，所述互联层是利用化学气相沉积工艺在栅极上沉积形成的，所述互联层选用的材料为SiOx、SiNx中的一种或两种组合。
【接触孔】进一步地，在本发明的所述金属氧化物薄膜晶体管中，还包括在所述互联层中对应于所述源极接触区的区域形成的使部分所述源极接触区暴露的源极接触孔；在所述互联层中对应于所述漏极接触区的区域形成的使部分所述漏极接触区暴露的漏极接触孔。
更进一步地，所述源极接触孔和所述漏极接触孔是采用光刻工艺制得的。
进一步地，在所述源极接触孔、所述漏极接触孔中沉积第二金属层，对所述第二金属层进行光刻，分别得到源极和漏极；所述源极通过所述源极接触孔与所述源极接触区相接触；所述漏极通过所述漏极接触孔与所述漏极接触区相接触。
第三个方面，本发明还提供一种上述金属氧化物薄膜晶体管的用途，所述金属氧化物薄膜晶体管用于制备LCD、OLED显示面板。
与现有技术相比，本发明的有益效果如下：
以往传统的薄膜晶体管制备方法中，在形成氧化物膜层后，即利用第一道光罩对氧化物膜层进行图形化处理，使其形成氧化物有源层。之后，在形成第一金属层后，再利用第二道光罩对第一金属层进行图形化处理，使其形成栅极，该过程需利用两道光罩。但是在本发明中，首先依次形成了氧化物膜层和第一金属层等膜层结构，然后仅使用一道光罩即能够完成对氧化物膜层和第一金属层的图形化处理，使二者分别形成氧化物有源层和栅极，因此减少了一道光罩，从而简化工艺制程、节省工艺时间，有效降低了生产成本。此外，本发明中充分利用了湿法刻蚀和干法刻蚀的工艺特点，分别对氧化物有源层、栅极和栅极绝缘层采用了不同的刻蚀工艺，因此能够实现利用一道光罩的光刻工艺分别完成对氧化物有源层和栅极的图形化处理。
另外，由于本发明是先在基板上形成各膜层、后对各膜层进行图形化处理，因此在图形化处理之后，能够直接以栅极为保护层，对未处于保护区域内的栅极绝缘层和缓冲层部分进行刻蚀。该过程既可以刻蚀掉栅极绝缘层的多余结构，露出有源层的部分区域，使其后续可形成源漏极接触区；又不影响其它结构的性能，仅会刻蚀掉部分缓冲层的结构，使缓冲层形成一定阶梯差。这种做法能够节约制程，降低生产成本。
附图说明
图1至图8是本发明实施例金属氧化物薄膜晶体管的制造方法的工艺流程。
具体实施方式
实施例
本实施例提供一种金属氧化物薄膜晶体管的制造方法，包括以下步骤：
如图1所示，提供一基板1。
如图2所示，采用化学气相沉积工艺在基板1上沉积形成SiOx膜层，该SiOx膜层为缓冲层2；采用物理沉积工艺在缓冲层2上沉积形成IGZO氧化物膜层31；采用化学气相沉积工艺在IGZO氧化物膜层31上沉积形成栅极绝缘层4；采用物理沉积工艺在栅极绝缘层4上沉积形成第一金属层51。即：利用化学或物理气相沉积工艺在基板上依次形成缓冲层、氧化物膜层、栅极绝缘层和第一金属层，在形成上述膜层之后，再继续对各膜层进行光刻、刻蚀工艺处理。
如图3所示，通过旋涂或打印方法在第一金属层51上沉积形成光阻层100，并通过曝光机曝光，使光阻层形成所需图形。此处所需图形是指在光阻层上形成对后续处理第一金属层和IGZO膜层等膜层的图形化时所需要的图形。对图形化的光阻层100还要进行后烘操作，使其更坚固，以防止光阻在后续工艺中变形。
如图4所示，采用湿法刻蚀工艺对第一金属层51进行刻蚀，控制湿法刻蚀的时间，形成图形化的第一金属层，即为栅极52。由于湿法刻蚀具有各项同性的特点，易于对位于光阻下的栅极形成过刻蚀，从而使湿法刻蚀后的栅极图形尺寸小于光阻的图形尺寸。
如图5所示，采用干法刻蚀工艺分别对栅极绝缘层4、IGZO膜层31进行刻蚀，形成图形化的栅极绝缘层4和图形化的IGZO膜层，该图形化的IGZO膜层即为氧化物有源层32。值得注意的是，在本步骤中对栅极绝缘层进行干法刻蚀的目的在于：形成具有一定图形的栅极绝缘层。
如图6所示，采用等离子处理技术，利用O2将光阻层100灰化、除去。
结合图6、图7所示，以栅极52为保护层，对栅极绝缘层4进行干法刻蚀。具体为：位于栅极52下方的栅极绝缘层4可大致划分为处于栅极保护区域内的第一栅极绝缘层41和处于栅极保护区域外的、暴露的第二栅极绝缘层42。对栅极绝缘层4进行干法刻蚀时，由于第一栅极绝缘层41处于栅极52的保护区域中，因而不被刻蚀掉；与之相反，由于第二栅极绝缘层42处于栅极52的保护区域之外，该部分膜层是暴露在外面的，因而在刻蚀过程中被刻蚀掉。值得注意的是，在本步骤中对栅极绝缘层进行干法刻蚀的目的在于：除去多余的栅极绝缘层，使部分氧化物有源层32暴露，该部分暴露的氧化物有源层32将在后续步骤中用于形成源极接触区和漏极接触区。
类似地，以氧化物有源层32为保护层，对缓冲层2进行干法刻蚀。具体为：位于氧化物有源层下方的缓冲层2可大致划分为处于氧化物有源层保护区域内的第一缓冲层21和处于氧化物有源层保护区域外的、暴露的第二缓冲层22。对缓冲层2进行干法刻蚀时，由于第一缓冲层21处于氧化物有源层32的保护区域中，因而不被刻蚀掉；与之相反，由于第二缓冲层22处于氧化物有源层32的保护区域之外，该部分膜层是暴露在外面的，因而在刻蚀过程中有部分第二缓冲层22被刻蚀掉。该第一缓冲层的厚度为L，第二缓冲层的被刻蚀掉的部分的厚度为d，d/L＝0.5。
如图8所示，在本实施例的制备方法中，还包括以下步骤：在对栅极绝缘层4和缓冲层2进行干法刻蚀之后，对于处于栅极保护区域之外的、暴露在外的氧化物有源层进行CF4、NH3、H2或Ar的等离子处理，使暴露在外的氧化物有源层的左侧形成源极接触区61、右侧形成漏极接触区62；在栅极52上基于化学气相沉积工艺沉积形成以SiOx为材料的互联层7，该互联层7将栅极52、第一栅极绝缘层41、氧化物有源层32、源极接触区61、漏极接触区62以及部分缓冲层2包覆在其中；采用光刻工艺在互联层中对应于源极接触区61的区域形成使部分源极接触区61暴露的源极接触孔71、对应于漏极接触区62的区域形成使部分漏极接触区62暴露的漏极接触孔72；在源极接触孔71、漏极接触孔72中及互联层上沉积形成第二金属层，并对第二金属层进行光刻，分别形成源极81和漏极82；源极81通过源极接触孔71与源极接触区61相接触，漏极82通过漏极接触孔72与漏极接触区62相接触。
进一步地，本实施例中还可以在互联层上采用旋涂或打印的方法沉积有机光阻膜，形成平坦化层(图未示)，并对该平坦化层进行后烘；本实施例还可以沉积ITO膜层，并采用光刻工艺对ITO膜层进行刻蚀得到图形化的ITO膜层，并将ITO膜层与漏极相接触。
可以理解的是，在对栅极绝缘层和缓冲层进行干法刻蚀之后，再依次形成源极接触区、漏极接触区、互联层、源极接触孔、漏极接触孔、源极、漏极、平坦化层、ITO膜层等膜层结构的技术为本领域的现有技术，这些膜层以及膜层的制作技术可以采用上述实施例中的技术方案，也可以采用其它现有技术中的技术方案，在此不再一一详述。
在本实施例中，首先在基板上依次先沉积形成氧化物膜层和第一金属层等膜层结构，然后再结合湿法刻蚀和干法刻蚀的工艺特点，分别对氧化物膜层和第一金属层等膜层结构进行图形化处理，相应得到氧化物有源层和栅极。这种操作只需要在形成了第一金属层之后，使用一道光罩对第一金属层进行光刻、刻蚀的工艺，来实现其图形化形成栅极的目的，后续对氧化物膜层进行图形化处理时，仍以同样的光罩进行刻蚀即能够达到图形化的目的。因此与现有的相关工艺比较，本实施例的制备方法可节省一道光罩，节省工艺制程时间、降低生产成本。
本实施例还提供一种采用上述制备方法制得的金属氧化物薄膜晶体管，如图8所示，包括：
基板1；
形成于基板1上的具有阶梯差的材料为SiOx的缓冲层2；
形成于缓冲层2上的图形化的氧化物有源层32，该氧化物有源层为IGZO膜层，图形化是通过干法刻蚀工艺对IGZO膜层进行刻蚀得到的；
形成于氧化物有源层32左侧的源极接触区61、右侧的漏极接触区62，二者分别是采用等离子处理技术利用CF4、NH3、H2或Ar处理氧化物有源层后，使氧化物有源层的导电性提高从而形成的；
形成于氧化物有源层32上方的图形化的栅极绝缘层4；
形成于栅极绝缘层4上的图形化的栅极52，该图形是通过湿法刻蚀工艺对第一金属层进行刻蚀后得到的；
形成于栅极上的材料为SiOx的互联层7，该互联层7将栅极52、栅极绝缘层4、氧化物有源层32、源极接触区61、漏极接触区62以及部分缓冲层2包覆在其中；在互联层中对应于源极接触区61的区域通过光刻工艺形成有使部分源极接触区61暴露的源极接触孔71、对应于漏极接触区62的区域通过光刻工艺形成有使部分漏极接触区62暴露的漏极接触孔72；在源极接触孔71、漏极接触孔72中分别形成有源极81和漏极82；源极81通过源极接触孔71与源极接触区61相接触，漏极82通过漏极接触孔72与漏极接触区62相接触。
其中，缓冲层2的阶梯差是利用干法刻蚀工艺得到的。如图6所示，对缓冲层2进行干法刻蚀之前，位于氧化物有源层下方的缓冲层2可大致划分为处于氧化物有源层保护区域内的第一缓冲层21和处于氧化物有源层保护区域外的、暴露的第二缓冲层22。对缓冲层2进行干法刻蚀时，由于第一缓冲层21处于氧化物有源层32的保护区域中，因而不被刻蚀掉；与之相反，由于第二缓冲层22处于氧化物有源层32的保护区域之外，该部分膜层是暴露在外面的，因而在刻蚀过程中有部分第二缓冲层22被刻蚀掉。该第一缓冲层的厚度为L，第二缓冲层的被刻蚀掉的部分的厚度为d，d/L＝0.5。
其中，栅极绝缘层4是经过两次干法刻蚀得到的，第一次干法刻蚀是把栅极绝缘层进行图形化处理，第二次干法刻蚀是将栅极绝缘层的多余部分刻蚀掉。具体地，在进行第二次干法刻蚀时，如图6所示，位于栅极下方的栅极绝缘层4可大致划分为处于栅极保护区域内的第一栅极绝缘层41和处于栅极保护区域外的、暴露的第二栅极绝缘层42。对栅极绝缘层4进行干法刻蚀时，由于第一栅极绝缘层41处于栅极52的保护区域中，因而不被刻蚀掉；与之相反，由于第二栅极绝缘层42处于栅极52的保护区域之外，该部分膜层是暴露在外面的，因而在刻蚀过程中被刻蚀掉。
本实施例的金属氧化物薄膜晶体管还可以在互联层上采用旋涂或打印的方法沉积有机光阻膜，形成平坦化层(图未示)，并对该平坦化层进行后烘；还可以沉积ITO膜层，并采用光刻工艺对ITO膜层进行刻蚀得到图形化的ITO膜层，并将ITO膜层与漏极相接触。
可以理解的是，上述金属氧化物薄膜晶体管中的源极接触区、漏极接触区、互联层、源极接触孔、漏极接触孔、源极、漏极、平坦化层、像素电极等膜层结构均为本领域的现有技术，这些膜层可以采用上述实施例中的技术方案，也可以采用其它现有技术中的技术方案，在此不再一一详述。
以上仅对金属氧化物薄膜晶体管的主体结构进行了说明，该金属氧化物薄膜晶体管还可以包括其它常规的功能结构，在本发明中不再一一赘述。
以上所述为本发明的具体实施方式，其目的是为了清楚说明本发明而作的举例，并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (5)

1.一种金属氧化物薄膜晶体管的制备方法，其特征在于，所述制备方法包括以下步骤：
S1：提供一基板；
S2：在所述基板上依次形成缓冲层、氧化物膜层、栅极绝缘层和第一金属层；
S3：采用一道光罩分别对所述第一金属层、所述栅极绝缘层、所述氧化物膜层进行图形化处理，使所述第一金属层图形化形成栅极、使所述栅极绝缘层图形化、使所述氧化物膜层图形化形成氧化物有源层；
在所述S2步骤之后、所述S3步骤之前还包括以下步骤，S4：在所述第一金属层上形成光阻层，对所述光阻层进行曝光得到图形化的光阻层；
在所述S3步骤中，对所述第一金属层进行图形化处理是以图形化的所述光阻层为遮挡，对所述第一金属层进行刻蚀，使所述第一金属层图形化，形成所述栅极，其宽度小于其上光阻的宽度1μm以上；对所述氧化物膜层进行图形化处理是以图形化的所述光阻层为遮挡，对所述栅绝缘层和氧化物膜层进行连续刻蚀，使所述氧化物膜层图形化，形成所述氧化物有源层；
在所述S3步骤之后，还包括以下步骤，S5：去除图形化的所述光阻层；
在所述S5步骤之后，还包括以下步骤，S6：对图形化的所述栅极绝缘层、所述缓冲层进行刻蚀；
对所述图形化后的栅极绝缘层进行刻蚀是以所述栅极为保护层，将所述图形化后的栅极绝缘层划分为处于栅极保护区域内的第一栅极绝缘层和处于栅极保护区域外的、暴露的第二栅极绝缘层，将所述第二栅极绝缘层刻蚀掉，保留所述第一栅极绝缘层。
2.如权利要求1所述的制备方法，其特征在于：对所述缓冲层进行刻蚀是以所述氧化物有源层为保护层，将所述缓冲层划分为处于氧化物有源层保护区域内的第一缓冲层和处于氧化物有源层栅极保护区域外的、暴露的第二缓冲层，将所述第二缓冲层的全部或者部分刻蚀掉，保留所述第一缓冲层。
3.如权利要求2所述的制备方法，其特征在于：设所述第一缓冲层的厚度为L，设所述第二缓冲层被刻蚀掉的部分的厚度为d，0＜d/L≤1。
4.一种金属氧化物薄膜晶体管，其特征在于：所述金属氧化物薄膜晶体管是采用如权利要求1至3中任一项所述的制备方法制得的。
5.一种如权利要求1-3任一项所述的制备方法制得的金属氧化物薄膜晶体管的用途，其特征在于：金属氧化物薄膜晶体管用于制备LCD、OLED显示面板。
CN201610124804.1A 2016-03-04 2016-03-04 金属氧化物薄膜晶体管及其制备方法 Active CN105762195B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610124804.1A CN105762195B (zh) 2016-03-04 2016-03-04 金属氧化物薄膜晶体管及其制备方法
US15/115,488 US20180114854A1 (en) 2016-03-04 2016-05-17 Metal oxide thin film transistor and method of preparing the same
PCT/CN2016/082315 WO2017148007A1 (zh) 2016-03-04 2016-05-17 金属氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610124804.1A CN105762195B (zh) 2016-03-04 2016-03-04 金属氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105762195A CN105762195A (zh) 2016-07-13
CN105762195B true CN105762195B (zh) 2019-07-26

Family

ID=56332605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610124804.1A Active CN105762195B (zh) 2016-03-04 2016-03-04 金属氧化物薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20180114854A1 (zh)
CN (1) CN105762195B (zh)
WO (1) WO2017148007A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
WO2019213859A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
CN111681960A (zh) * 2020-05-12 2020-09-18 福建华佳彩有限公司 一种tft结构的制作方法
CN111599867A (zh) * 2020-05-12 2020-08-28 福建华佳彩有限公司 一种薄膜晶体管结构及制作方法
TWI787720B (zh) * 2021-01-25 2022-12-21 友達光電股份有限公司 有機半導體基板
CN113871346B (zh) * 2021-09-24 2023-05-30 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646717A (zh) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
CN103928406A (zh) * 2014-04-01 2014-07-16 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163879B2 (en) * 2002-05-30 2007-01-16 Sharp Kabushiki Kaisha Hard mask etch for gate polyetch
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103309105B (zh) * 2013-07-05 2016-02-03 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646717A (zh) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
CN103928406A (zh) * 2014-04-01 2014-07-16 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置

Also Published As

Publication number Publication date
US20180114854A1 (en) 2018-04-26
CN105762195A (zh) 2016-07-13
WO2017148007A1 (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
CN105762195B (zh) 金属氧化物薄膜晶体管及其制备方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN102636927B (zh) 阵列基板及其制造方法
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US9825069B2 (en) Array substrate manufacturing method
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN102683354B (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
CN105702623A (zh) Tft阵列基板的制作方法
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
WO2017133145A1 (zh) 金属氧化物薄膜晶体管及其制造方法
CN105374749A (zh) 一种薄膜晶体管及其制造方法
CN104466020B (zh) 一种ltps像素单元及其制造方法
KR20140025577A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN102629576A (zh) 阵列基板及其制作方法
WO2021026990A1 (zh) 一种阵列基板及其制作方法
US20180130830A1 (en) Ltps array substrate and method for producing the same
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant