[go: up one dir, main page]

CN105741874B - 用于快闪存储器的双位线读出电路和读出方法 - Google Patents

用于快闪存储器的双位线读出电路和读出方法 Download PDF

Info

Publication number
CN105741874B
CN105741874B CN201410743255.7A CN201410743255A CN105741874B CN 105741874 B CN105741874 B CN 105741874B CN 201410743255 A CN201410743255 A CN 201410743255A CN 105741874 B CN105741874 B CN 105741874B
Authority
CN
China
Prior art keywords
master unit
unit array
bit line
array
main bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410743255.7A
Other languages
English (en)
Other versions
CN105741874A (zh
Inventor
權彞振
倪昊
郁红
于春天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410743255.7A priority Critical patent/CN105741874B/zh
Priority to US14/943,626 priority patent/US9570115B2/en
Publication of CN105741874A publication Critical patent/CN105741874A/zh
Priority to US15/393,023 priority patent/US9953689B2/en
Application granted granted Critical
Publication of CN105741874B publication Critical patent/CN105741874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种用于快闪存储器的双位线读出电路和读出方法。所述双位线读出电路包括第一主单元阵列、第二主单元阵列、参考偏压产生单元、感测放大器和输出单元。其中，两个主单元阵列均不包括参考位线并且不共享字线；当两个主单元阵列中的一个的字线使能时，另一个的字线禁用，并且其各自的主位线同时使能；参考偏压产生单元为两个主单元阵列的主位线施加电压；感测放大器对两个主单元阵列的主位线中的电流进行比较，并将比较结果输出到输出单元。本发明所提供的用于快闪存储器的双位线读出电路和读出方法不包括参考位线及其相关处理，使得读取更容易，并且读出的数据更精确。

Description

用于快闪存储器的双位线读出电路和读出方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种用于快闪存储器(flash memory)的双位线(dual bitline)读出电路(sensing circuit)和读出方法。
背景技术
一般来说，快闪存储器的读操作，是向主单元阵列(cell array)中的位线(bitline,BL)和参考单元阵列中的位线施加预定电压，然后比较在所述两个位线中流动的电流，以读出存储在主单元阵列内的存储单元中的数据。
然而，大部分参考结构位于主阵列中，占用主阵列的区域。此外，在读操作期间，主位线和参考位线(reference bitline)两者应具有相同的寄生负载，而由于参考单元阵列和主单元阵列共享字线(word line,WL)、选择栅极(select gate，SG)和源极线(sourceline,SL)，即在读操作期间SG、WL和SL被同时使能(enable)，因此，需要对参考位线进行特殊处理，即需要将参考位线与参考偏压产生模块的连接断开，这样的操作不仅十分麻烦，而且当连接断开后，仅有寄生负载而不包括所有未选择的晶体管的漏电流，导致读出的数据不精确。
发明内容
针对现有技术的不足，一方面，本发明提供一种用于快闪存储器的双位线读出电路。所述双位线读出电路包括第一主单元阵列、第二主单元阵列、参考偏压产生单元、感测放大器(sense amplifier,SA)和输出单元。其中，所述第一主单元阵列和第二主单元阵列均不包括参考位线，所述第一主单元阵列的主位线和第二主单元阵列的主位线同时使能；所述第一主单元阵列和所述第二主单元阵列不共享字线，当所述第一主单元阵列和第二主单元阵列中的一个的字线使能时，所述第一主单元阵列和第二主单元阵列中的另一个的字线禁用(disable)；所述参考偏压产生单元为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压；以及所述感测放大器对所述第一主单元阵列的主位线中的电流和所述第二主单元阵列的主位线中的电流进行比较，并将比较结果输出到所述输出单元。
在本发明的一个实施例中，所述参考偏压产生单元为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压分别是基于第一控制信号和第二控制信号。
在本发明的一个实施例中，所述第一主单元阵列和所述第二主单元阵列不共享选择栅极和源极线。
在本发明的一个实施例中，所述第一主单元阵列和所述第二主单元阵列为上下排列结构或左右排列结构。
在本发明的一个实施例中，所述第一主单元阵列和所述第二主单元阵列各自的字线的使能基于组地址(bank address)的选择。
另一方面，本发明还提供一种用于快闪存储器的双位线读出方法。所述双位线读出方法包括：使能第一主单元阵列和第二主单元阵列中的一个的字线，并且禁用所述第一主单元阵列和所述第二主单元阵列中的另一个的字线，其中所述第一主单元阵列和所述第二主单元阵列不共享字线；使能所述第一主单元阵列的主位线和所述第二主单元阵列的主位线，其中所述第一主单元阵列和所述第二主单元阵列均不包括参考位线；为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压；以及对所述第一主单元阵列的主位线中的电流和所述第二主单元阵列的主位线中的电流进行比较，并输出比较结果。
在本发明的一个实施例中，为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压分别是基于第一控制信号和第二控制信号。
在本发明的一个实施例中，所述第一主单元阵列和所述第二主单元阵列不共享选择栅极和源极线。
在本发明的一个实施例中，所述第一主单元阵列和所述第二主单元阵列各自的字线的使能基于组地址的选择。
本发明所提供的用于快闪存储器的双位线读出电路和读出方法不包括参考位线及其相关处理，使得读取更容易，并且读出的数据更精确。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的用于快闪存储器的读取的阵列结构；
图2示出了现有的用于快闪存储器的读出电路；
图3示出了根据本发明实施例的用于快闪存储器的读取的阵列结构；以及
图4示出了根据本发明实施例的用于快闪存储器的双位线读出电路。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
快闪存储器电路(例如PMOS快闪存储器)需要感测放大器以将“0”、“1”单元数据与主位线和参考位线相区分。图1示出了现有的用于快闪存储器的读取的阵列结构。如图1所示，现有的用于快闪存储器的读取的阵列结构包括参考阵列，参考阵列包括参考位线。该参考阵列位于主单元阵列中，占用主单元阵列的区域。主单元阵列和参考单元阵列共享WL/SG/SL。在读操作期间，WL/SG/SL使能，感测放大器SA对主位线和参考位线中流动的电流进行比较，并将比较结果输出到输出单元IO。
图2示出了现有的用于快闪存储器的读出电路。如图2所示，现有的用于快闪存储器的读出电路200包括单元阵列201、参考偏压产生单元202、感测放大器203和输出单元204。在读操作期间，WL/SG/SL使能，感测放大器203对主位线中的电流Imain和参考位线中的电流Iref进行比较，并将比较结果输出到输出单元204。
在图1和图2的上述读操作过程中，由于主位线和参考位线两者在读操作期间具有相同的寄生负载，而由于参考单元阵列和主单元阵列共享WL/SG/SL，即在读操作期间WL/SG/SL被同时使能，因此，需要对参考位线进行特殊处理，即需要将参考位线与参考偏压产生单元的连接断开，这样的操作不仅十分麻烦，而且当连接断开后，仅有寄生负载而不包括所有未选择的晶体管的漏电流，导致读出的数据不精确。此外，参考结构还占用主单元阵列相当一部分区域面积。
为了克服上述不足，本发明提供一种用于快闪存储器的双位线读出电路。该双位线读出电路不包括参考阵列，不需要附加的参考位线，既避免了上述参考位线断开的问题，又不需占用主单元阵列的面积，有利于芯片面积最小化。
图3示出了根据本发明实施例的用于快闪存储器的读取的阵列结构。如图3所示，该阵列结构包括上部组的主单元阵列和下部组的主单元阵列。上下部组均不包括参考阵列，上下部组的主单元阵列中均不包括参考位线，仅包括主位线。在读操作期间，上部组的WL/SG/SL使能，下部组的WL/SG/SL禁用，上部组的主位线使能，下部组的主位线使能。感测放大器SA对上部组的主位线中的电流和下部组的主位线中的电流进行比较，并将比较结构输出到输出单元IO。输出单元IO将读取的数据输出。
本领域普通技术人员可以理解，在图3所示的阵列结构的读操作期间，也可以是下部组的WL/SG/SL使能，上部组的WL/SG/SL禁用，并且上下部组的主位线均使能。此外，本领域普通技术人员也可以理解，图3所示的阵列结构中，两个主单元阵列的上下排列结构仅是一个示例，两个主单元阵列也可以为左右排列结构或其他任何适当的排列结构。
图4示出了根据本发明实施例的用于快闪存储器的双位线读出电路400。如图4所示，双位线读出电路400包括第一主单元阵列401、第二主单元阵列402、参考偏压产生单元403、感测放大器404以及输出单元405。其中，第一主单元阵列401位于上部组，第二主单元阵列402位于下部组。本领域普通技术人员可以理解，图4所示的读出电路中，两个主单元阵列的上下排列结构仅是一个示例，两个主单元阵列也可以为左右排列结构或其他任何适当的排列结构。具体地，第一主单元阵列401和第二主单元阵列402均不包括参考位线。此外，第一主单元阵列401和第二主单元阵列402不共享WL/SG/SL。
在读操作期间，第一主单元阵列401的主位线和第二主单元阵列402的主位线同时使能，并且第一主单元阵列401的WL/SG/SL使能，第二主单元阵列402的WL/SG/SL禁用，或者，第一主单元阵列401的WL/SG/SL禁用，第二主单元阵列402的WL/SG/SL使能。也就是说，当第一主单元阵列401和第二主单元阵列402中的一个的字线使能时，第一主单元阵列401和第二主单元阵列402中的另一个的字线禁用。第一主单元阵列401和第二主单元阵列402各自的字线的使能可以基于组地址的选择，例如如图4所示的上部组的地址和下部组的地址。
参考偏压产生单元403为第一主单元阵列401的主位线和第二主单元阵列402的主位线施加电压。其中，参考偏压产生单元403为第一主单元阵列401的主位线和第二主单元阵列402的主位线施加电压可以分别是基于第一控制信号和第二控制信号。在图4中，第一控制信号示出为EN_TOP，第二控制信号示出为EN-BOT。基于不同的控制信号控制第一主单元阵列401和第二主单元阵列402各自的主位线的电压，可以使得控制更为灵活。
感测放大器404对第一主单元阵列401的主位线中的电流Imain1和第二主单元阵列的主位线中的电流Imain2进行比较，并将比较结果输出到输出单元405。
本领域普通技术人员可以理解，图4所示出的双位线读出电路400还可以包括其他单元，例如图4中没有用参考标记标出的部分。由于其与现有技术中的需要的结构类似，为了不遮蔽本发明，在此不对其进行详细阐述。
在根据本发明实施例的图3和图4的上述读操作过程中，阵列结构和读出电路中不包括参考阵列，因此不会占用主单元阵列的区域，不仅可以保持较好的一致性，还节省主单元阵列的面积。同时，由于不包括参考位线，也就不存在需要将参考位线与参考偏压产生单元的连接断开这样麻烦的操作，并且由于在读操作期间可以包括寄生负载和未选择晶体管的漏电流，所以使得读出的数据更为精确。此外，由于上述结构，还改进了读出裕度(margin)和循环退化趋势。
另一方面，本发明还提供一种用于快闪存储器的双位线读出方法。该双位线读出方法包括：使能第一主单元阵列和第二主单元阵列中的一个的字线，并且禁用第一主单元阵列和第二主单元阵列中的另一个的字线，其中第一主单元阵列和第二主单元阵列不共享字线；使能第一主单元阵列的主位线和第二主单元阵列的主位线，其中第一主单元阵列和第二主单元阵列均不包括参考位线；为第一主单元阵列的主位线和第二主单元阵列的主位线施加电压；以及对第一主单元阵列的主位线中的电流和第二主单元阵列的主位线中的电流进行比较，并输出比较结果。
其中，为第一主单元阵列的主位线和第二主单元阵列的主位线施加电压分别可以是基于第一控制信号和第二控制信号。第一主单元阵列和第二主单元阵列可以不共享选择栅极和源极线。第一主单元阵列和第二主单元阵列各自的字线的使能可以基于组地址的选择。
本发明所提供的用于快闪存储器的双位线读出电路和读出方法不包括参考位线及其相关处理，使得读取更容易，并且读出的数据更精确。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种用于快闪存储器的双位线读出电路，其特征在于，所述双位线读出电路包括第一主单元阵列、第二主单元阵列、参考偏压产生单元、感测放大器和输出单元，其中，
所述第一主单元阵列和第二主单元阵列均不包括参考位线，所述第一主单元阵列的主位线和第二主单元阵列的主位线同时使能；
所述第一主单元阵列和所述第二主单元阵列不共享字线，当所述第一主单元阵列和第二主单元阵列中的一个的字线使能时，所述第一主单元阵列和第二主单元阵列中的另一个的字线禁用；
所述参考偏压产生单元为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压；以及
所述感测放大器对所述第一主单元阵列的主位线中的电流和所述第二主单元阵列的主位线中的电流进行比较，并将比较结果输出到所述输出单元。
2.如权利要求1所述的双位线读出电路，其特征在于，所述参考偏压产生单元为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压分别是基于第一控制信号和第二控制信号进行的。
3.如权利要求1所述的双位线读出电路，其特征在于，所述第一主单元阵列和所述第二主单元阵列不共享选择栅极和源极线。
4.如权利要求1所述的双位线读出电路，其特征在于，所述第一主单元阵列和所述第二主单元阵列为上下排列结构或左右排列结构。
5.如权利要求1所述的双位线读出电路，其特征在于，所述第一主单元阵列和所述第二主单元阵列各自的字线的使能基于组地址的选择。
6.一种用于快闪存储器的双位线读出方法，其特征在于，所述双位线读出方法包括：
使能第一主单元阵列和第二主单元阵列中的一个的字线，并且禁用所述第一主单元阵列和所述第二主单元阵列中的另一个的字线，其中所述第一主单元阵列和所述第二主单元阵列不共享字线；
使能所述第一主单元阵列的主位线和所述第二主单元阵列的主位线，其中所述第一主单元阵列和所述第二主单元阵列均不包括参考位线；
为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压；以及
对所述第一主单元阵列的主位线中的电流和所述第二主单元阵列的主位线中的电流进行比较，并输出比较结果。
7.如权利要求6所述的双位线读出方法，其特征在于，为所述第一主单元阵列的主位线和所述第二主单元阵列的主位线施加电压分别是基于第一控制信号和第二控制信号进行的。
8.如权利要求6所述的双位线读出方法，其特征在于，所述第一主单元阵列和所述第二主单元阵列不共享选择栅极和源极线。
9.如权利要求6所述的双位线读出方法，其特征在于，所述第一主单元阵列和所述第二主单元阵列各自的字线的使能基于组地址的选择。
CN201410743255.7A 2014-12-08 2014-12-08 用于快闪存储器的双位线读出电路和读出方法 Active CN105741874B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410743255.7A CN105741874B (zh) 2014-12-08 2014-12-08 用于快闪存储器的双位线读出电路和读出方法
US14/943,626 US9570115B2 (en) 2014-12-08 2015-11-17 Memory device, related method, and related electronic device
US15/393,023 US9953689B2 (en) 2014-12-08 2016-12-28 Memory device, related method, and related electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410743255.7A CN105741874B (zh) 2014-12-08 2014-12-08 用于快闪存储器的双位线读出电路和读出方法

Publications (2)

Publication Number Publication Date
CN105741874A CN105741874A (zh) 2016-07-06
CN105741874B true CN105741874B (zh) 2019-10-25

Family

ID=56094878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410743255.7A Active CN105741874B (zh) 2014-12-08 2014-12-08 用于快闪存储器的双位线读出电路和读出方法

Country Status (2)

Country Link
US (2) US9570115B2 (zh)
CN (1) CN105741874B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105741874B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
CN108172256A (zh) * 2016-12-07 2018-06-15 中芯国际集成电路制造(上海)有限公司 一种用于存储器的数据读取电路及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656564A (zh) * 2002-09-04 2005-08-17 印芬龙科技股份有限公司 存储电路的参考电压的产生
CN1725381A (zh) * 2004-06-29 2006-01-25 三星电子株式会社 用于在低电源电压下工作的闪存器件的读出电路
CN103426478A (zh) * 2012-05-18 2013-12-04 北京兆易创新科技股份有限公司 一种快闪存储器的读电路

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931155B2 (ja) * 1979-10-11 1984-07-31 インターナシヨナルビジネス マシーンズ コーポレーシヨン 感知増幅回路
US5475642A (en) * 1992-06-23 1995-12-12 Taylor; David L. Dynamic random access memory with bit line preamp/driver
US5621680A (en) * 1996-04-01 1997-04-15 Motorola, Inc. Data storage element and method for reading data therefrom
US5729493A (en) * 1996-08-23 1998-03-17 Motorola Inc. Memory suitable for operation at low power supply voltages and sense amplifier therefor
JP3730373B2 (ja) * 1997-09-02 2006-01-05 株式会社東芝 半導体記憶装置
US6462584B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device
US6188608B1 (en) * 1999-04-23 2001-02-13 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
KR100339428B1 (ko) * 1999-09-07 2002-05-31 박종섭 불휘발성 강유전체 메모리의 셀 블록 구조
KR100395877B1 (ko) * 2000-11-10 2003-08-25 삼성전자주식회사 반도체 메모리의 데이타 감지 장치
US6906951B2 (en) * 2001-06-14 2005-06-14 Multi Level Memory Technology Bit line reference circuits for binary and multiple-bit-per-cell memories
KR100463599B1 (ko) * 2001-11-17 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
KR100414210B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 반도체 메모리 장치
JP4046513B2 (ja) * 2002-01-30 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
JP2004022073A (ja) * 2002-06-17 2004-01-22 Elpida Memory Inc 半導体記憶装置
US6580298B1 (en) * 2002-06-28 2003-06-17 Motorola, Inc. Three input sense amplifier and method of operation
WO2004097835A2 (en) * 2003-04-28 2004-11-11 Solid State System Co., Ltd. Nonvolatile memory structure with high speed high bandwidth and low voltage
JP3869430B2 (ja) * 2004-05-11 2007-01-17 株式会社東芝 磁気ランダムアクセスメモリ
US6970371B1 (en) * 2004-05-17 2005-11-29 Texas Instruments Incorporated Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
KR100761407B1 (ko) * 2004-10-30 2007-09-27 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
JP4253312B2 (ja) * 2005-04-15 2009-04-08 株式会社東芝 半導体記憶装置
JP2007035163A (ja) * 2005-07-27 2007-02-08 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及び信号処理システム
US7286425B2 (en) * 2005-10-31 2007-10-23 International Business Machines Corporation System and method for capacitive mis-match bit-line sensing
JP4833704B2 (ja) * 2006-03-24 2011-12-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4171502B2 (ja) * 2006-04-26 2008-10-22 三洋電機株式会社 メモリ
US7450422B2 (en) * 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US8254178B2 (en) * 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
KR101264518B1 (ko) * 2008-10-06 2013-05-14 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
FR2948809B1 (fr) * 2009-07-31 2012-08-17 St Microelectronics Rousset Amplificateur de lecture faible puissance auto-minute
US9177631B2 (en) * 2009-09-22 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit with switch between sense amplifier and data line and method for operating the same
US8339882B2 (en) * 2010-07-12 2012-12-25 Promos Technologies Pte. Ltd. Dual bit line precharge architecture and method for low power dynamic random access memory (DRAM) integrated circuit devices and devices incorporating embedded DRAM
US8406072B2 (en) * 2010-08-23 2013-03-26 Qualcomm Incorporated System and method of reference cell testing
JP5190499B2 (ja) * 2010-09-17 2013-04-24 株式会社東芝 半導体記憶装置
US8339886B2 (en) * 2011-02-14 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Amplifier sensing
KR101855295B1 (ko) * 2011-09-08 2018-05-09 삼성전자주식회사 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
KR20140079447A (ko) * 2011-10-04 2014-06-26 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 감소된 노이즈 dram 센싱
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
JP5891918B2 (ja) * 2012-04-11 2016-03-23 株式会社ソシオネクスト 不揮発性メモリ、電子装置及び検証方法
US8976613B2 (en) * 2013-07-23 2015-03-10 Taiwan Semiconductor Manufacturing Company Ltd. Differential current sensing scheme for magnetic random access memory
US9019754B1 (en) * 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9324430B2 (en) * 2014-04-30 2016-04-26 Globalfoundries Inc. Method for defining a default state of a charge trap based memory cell
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US9460761B2 (en) * 2014-08-14 2016-10-04 Stmicroelectronics (Rousset) Sas Lower power sense amplifier for reading non-volatile memory cells
CN105741874B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法
US9659604B1 (en) * 2015-12-07 2017-05-23 Globalfoundries Inc. Dual-bit 3-T high density MTPROM array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656564A (zh) * 2002-09-04 2005-08-17 印芬龙科技股份有限公司 存储电路的参考电压的产生
CN1725381A (zh) * 2004-06-29 2006-01-25 三星电子株式会社 用于在低电源电压下工作的闪存器件的读出电路
CN103426478A (zh) * 2012-05-18 2013-12-04 北京兆易创新科技股份有限公司 一种快闪存储器的读电路

Also Published As

Publication number Publication date
US20160163366A1 (en) 2016-06-09
US9953689B2 (en) 2018-04-24
CN105741874A (zh) 2016-07-06
US20170110167A1 (en) 2017-04-20
US9570115B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US9286982B2 (en) Flash memory system with EEPROM functionality
US10854293B2 (en) Segmented memory operation
US9524795B2 (en) One-time programmable (OTP) memory cell and OTP memory device for multi-bit program
EP2988305B1 (en) Integrated circuit for storing data
CN109074834B (zh) 用于减少存储器单元器件上的编程电压应力的系统和方法
US7864617B2 (en) Memory with reduced power supply voltage for a write operation
CN105390154B (zh) 页或字可擦除复合非易失性存储器
CN101461011A (zh) Nand架构存储器装置及操作
CN105229745B (zh) 在存储器中共享支持电路
TW201447899A (zh) 記憶體裝置以及在此種記憶體裝置中控制漏電流的方法
US20160005448A1 (en) Memory Circuitry Using Write Assist Voltage Boost
CN105453181A (zh) 具有增强安全性的掩模编程式只读存储器
CN105741874B (zh) 用于快闪存储器的双位线读出电路和读出方法
US8976593B2 (en) Nonvolatile semiconductor device
KR102214272B1 (ko) 메모리 셀의 분산된 서브-블록의 액세스를 포함하는 장치 및 방법
TW201606771A (zh) 記憶體之位準移位器及解碼器
US9455023B1 (en) Wordline under-driving using a virtual power network
US9711208B2 (en) Semiconductor storage device with reduced current in standby mode
US10127990B1 (en) Non-volatile memory (NVM) with dummy rows supporting memory operations
US8179708B2 (en) Anti-cross-talk circuitry for ROM arrays
US9147440B2 (en) Semiconductor memory device having dummy bit line
US8514610B2 (en) Semiconductor memory cell array including dummy bit-line and word-line and semiconductor memory device having the same
US9607663B2 (en) Non-volatile dynamic random access memory (NVDRAM) with programming line
US7697343B2 (en) Circuit and method for pre-charging from both ends of an array in a read operation in NAND flash memory
US10468081B2 (en) Semiconductor storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant