[go: up one dir, main page]

CN105680834B - 一种高速低功耗的动态比较器 - Google Patents

一种高速低功耗的动态比较器 Download PDF

Info

Publication number
CN105680834B
CN105680834B CN201610021289.4A CN201610021289A CN105680834B CN 105680834 B CN105680834 B CN 105680834B CN 201610021289 A CN201610021289 A CN 201610021289A CN 105680834 B CN105680834 B CN 105680834B
Authority
CN
China
Prior art keywords
mos transistor
differential
output
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610021289.4A
Other languages
English (en)
Other versions
CN105680834A (zh
Inventor
黄森
林福江
周煜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201610021289.4A priority Critical patent/CN105680834B/zh
Publication of CN105680834A publication Critical patent/CN105680834A/zh
Application granted granted Critical
Publication of CN105680834B publication Critical patent/CN105680834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种高速低功耗的动态比较器，包括前置放大电路和再生锁存电路；前置放大电路包括时钟输出端、第一差分信号输入端、第二差分信号输入端、输出节点FN和输出节点FP；前置放大电路连接直流电源，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号以输出第一差分输出信号，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号以输出第二差分输出信号；再生锁存电路与前置放大电路的输出节点FN和输出节点FP连接，其可用于对第一差分输出信号和第二差分输出信号进行锁存，并输出第一输出信号和第二输出信号。本发明提供的动态比较器可在高速应用下快速实现低功耗动态锁存功能。

Description

一种高速低功耗的动态比较器
技术领域
本发明涉及模拟集成电路技术领域，尤其涉及一种高速低功耗的动态比较器。
背景技术
比较器(Comparator)是诸多集成电路(IC)的重要组成模块，比如模数转换器(ADC)、跨导放大器(OTA)、电压基准源(VR)和时钟数据恢复电路(CDR)，通过检测差分输入电压产生对应输出，显示幅度较大的输入电压信息。在现代通信系统中，伴随着便携设备对更轻重量和更小尺寸的不断需求，比较器需要以低功耗低成本的方式实现高速工作。然而，随着先进CMOS工艺尺寸的缩小(已到40nm和28nm，甚至更小)，核心电路的电源电压也跟着降低，但MOS管的阈值电压却不能以相同的比例降低，这限制了比较器的共模输入范围；更重要的是，为了能够实现高速操作，比较器中MOS管的尺寸需要更大，来补偿电源电压不断降低带来的影响，这就会带来更多额外的芯片面积占用和功耗消耗。
传统静态比较器的结构，如图1所示。该结构包括一对差分输入管、一个电流镜负载和一个电流源，会不断的比较两个输入信号，而不需要任何时钟信号来控制时序或使能，因此静态比较器一般可用在无法提供时钟信号的场合。然而，静态比较器会面临下冲和过冲的问题；而且，由于该结构的尾电流源一直工作，这会带来较大的静态功耗，尤其是在高速应用下。
传统静态锁存比较器的结构，如图2所示。该结构是在静态比较器的基础上引入了锁存信号latch，在复位阶段(latch信号处于低电平，两个锁存管M5a和M5b导通)，差分输出信号VOP和VON被拉低到地，四个MOS管M1a、M1b、M2a和M2b构成预放大器，通过M3a和M3b分别把电流镜像到输出端VOP和VON；另一方面，当latch信号变高，M5a和M5b均断开，流过M3a和M3b的电流将改变输出电压，进行再生过程。由于差分输入管(M1a和M1b)的漏极和输出端(VOP和VON)之间存在隔离，静态锁存比较器表现出低踢回噪声。然而，纯粹的静态功耗依旧让该结构无法再高速应用下被采用；另外，工作在电流受限区的M3a/M4a和M3b/M4b会拖慢该结构比较器的再生过程。
传统动态比较器的结构，如图3所示。该结构被广泛应用在高速ADC里，在比较操作前，CLK信号处于低电平，比较器进行复位操作，时钟控制管Mt断开，差分输出信号VOP和VON分别被预充电管M7和M8拉高到电源电压VDD；当CLK信号变成高电平，M7和M8断开，Mt导通，在VIP>VIN的情况下，所有的锁存管M3、M4、M5和M6开始再生过程，由于输入管M1比M2提前导通，输出端VON比VOP更早被拉低到电压VDD-|Vtp|，因此M6在M5之前导通，这时候VOP-VON就是被放大的输入差分电压VIP-VIN；最终，输出端VOP被拉低到地，VON被拉高到电源电压VDD；在VIP<VIN的情况下，比较器工作情况反之亦然。动态比较器结合强正反馈完成快速比较，同时对噪声和失配具有良好的可靠性；另外，一旦比较过程完成，电流自动停止，也就是说没有静态功耗。然而，由于动态比较器堆叠了较多的MOS管，需要较大的电压余度来获得合适的延迟时间，这会在低压深亚微米CMOS工艺下引起问题；还有，Mt主要工作在三极管区，导致尾电流依赖于输入共模电压，这会不利于再生过程。
传统双尾动态比较器的结构，如图4所示。该结构作为动态比较器的另一种选择，包括了具有一对差分时钟控制尾电流管的输入级和锁存级。当CLK低电平时，比较器开始复位，M3和M4分别对节点FN和FP预充电；当CLK高电平时，比较器开始再生阶段，两个尾电流管Mt1和Mt2均导通，电压VFN和VFP开始以速率IMt1/CFN(P)降低，因此一个依赖于输入的差分电压△VFN(P)将建立起来；由M11和M12构成的中间级把电压△VFN(P)传递到交叉耦合反相器(包括M7、M8、M9和M10)，也提供了输入输出之间良好的隔离效果，因此降低了踢回噪声。双尾动态比较器具有较少的堆叠MOS管，因此可工作在较低电源电压下；而且，该结构可以在锁存级使用较大电流完成快速锁存，在输入级使用较小电流保证低失调。然而，该结构的输入级仍需要较高的共模电压，在低电源电压下会造成麻烦；另外，在双尾动态比较器里需要使用一对差分时钟信号，这会带来额外的面积和功耗以及可能的时序问题。
发明内容
基于背景技术存在的技术问题，本发明提出了一种高速低功耗的动态比较器。
本发明提出的一种高速低功耗的动态比较器，包括前置放大电路和再生锁存电路；
前置放大电路包括时钟输入端、第一差分信号输入端、第二差分信号输入端、输出节点FN和输出节点FP；时钟输入端用于输入时钟信号CLK，第一差分信号输入端和第二差分信号输入端分别用于接入第一差分输入信号和第二差分输入信号；
前置放大电路连接直流电源，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号以输出第一差分输出信号，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号以输出第二差分输出信号；再生锁存电路与前置放大电路的输出节点FN和输出节点FP连接，其可用于对第一差分输出信号和第二差分输出信号进行锁存，并输出第一输出信号和第二输出信号；
所述高速低功耗的动态比较器根据时钟输入端输出的时钟信号CLK具有两种状态：第一状态下，第一差分输出信号、第二差分输出信号、第一输出信号和第二输出信号均处于复位状态；第二状态下，再生锁存电路对第一差分输出信号和第二差分输出信号进行锁存，并输出第一输出信号和第二输出信号。
优选地，前置放大电路包括：输入模块、时钟复位模块、交叉耦合模块和尾电流模块；
输出节点FN和输出节点FP通过输入模块分别连接第一差分信号输入端和第二差分信号输入端；输出节点FN和输出节点FP通过串联的输入模块和尾电流模块连接直流电源，尾电流模块与时钟输入端连接并由时钟信号CLK控制其通断；第一差分输出信号可通过交叉耦合模块控制输出节点FP对地导通或断开以控制第二差分输出信号拉低到地，第二差分输出信号可通过交叉耦合模块控制输出节点FN对地导通或断开以控制第一差分输出信号拉低到地；
输出节点FN和输出节点FP均通过时钟复位模块接地，时钟复位模块与时钟输入端连接并由时钟信号CLK控制其通断；
第一状态下，尾电流模块断路，时钟复位模块导通，第一差分输出信号和第二差分输出信号复位；第二状态下，尾电流模块导通，时钟复位模块断路，第一差分输出信号根据直流电源的输出电压VDD和第一差分输入信号升降，第二差分输出信号根据直流电源的输出电压VDD和第二差分输入信号升降。
优选地，交叉耦合模块包括第一通断元件和第二通断元件，输出节点FN和输出节点FP分别通过第一通断元件和第二通断元件接地，输出节点FN与第二通断元件连接并通过第一差分输出信号控制第二通断元件工作状态，输出节点FP与第一通断元件连接并通过第二差分输出信号控制第一通断元件工作状态。
优选地，尾电流模块采用PMOS管Mt，其源极连接直流电源，其栅极连接时钟输入端，其漏极连接输入模块。
优选地，输入模块包括MOS管M1和MOS管M2，交叉耦合模块包括MOS管M3和MOS管M4，第一通断元件为MOS管M5，第二通断元件为MOS管M6；
MOS管M1的栅极和MOS管M2的栅极分别作为第一差分信号输入端和第二差分信号输入端；输出节点FN和输出节点FP分别通过MOS管M1和和MOS管M2连接PMOS管Mt的漏极，并分别通过MOS管M5和MOS管M6接地，MOS管M5的栅极和MOS管M6的栅极均与时钟输入端连接；输出节点FN和输出节点FP分别通过MOS管M3和MOS管M4接地，输出节点FN和输出节点FP分别连接MOS管M4的栅极和MOS管M3的栅极。
优选地，MOS管M1和MOS管M2为PMOS管，MOS管M3、MOS管M4、MOS管M5和MOS管M6为NMOS管。
优选地，第一状态下，时钟信号CLK为高电平，第二状态下，时钟信号CLK为低电平。
优选地，再生锁存电路包括：第一控制模块、第二控制模块和交叉耦合反相器；第一控制模块、第二控制模块和交叉耦合反相器均与直流电源连接；输出节点FN和输出节点FP分别通过第一控制模块和第二控制模块连接交叉耦合反相器，第一控制模块和交叉耦合反相器之间设有输出端OP用于输出第一输出信号，第二控制模块和交叉耦合反相器之间设有输出端ON用于输出第二输出信号；再生锁存电路为完全对称结构。
优选地，第一控制模块包括MOS管M7、MOS管M13和MOS管M15，第二控制模块包括MOS管M8、MOS管M14和MOS管M16，交叉耦合反相器包括MOS管M9、MOS管M10、MOS管M11和MOS管M12；其中，MOS管M7、MOS管M8、MOS管M9和MOS管M10均为NMOS管；MOS管M11和MOS管M12、MOS管M13、MOS管M14、MOS管M15、MOS管M16为PMOS管，且源极均连接直流电源；
交叉耦合反相器中设有节点COP和节点CON，节点COP分别连接MOS管M11的漏极、MOS管M9的漏极、MOS管M10的栅极和MOS管M12的栅极；节点CON分别连接MOS管M12的漏极、MOS管M10的漏极、MOS管M11的栅极和MOS管M9的栅极；
输出节点FN分别连接MOS管M7的栅极、MOS管M13的栅极和MOS管M15的栅极，输出端OP分别连接MOS管M7的漏极、MOS管M15的漏极和MOS管M9的源极；MOS管M7的源极接地，MOS管M13的漏极连接节点COP；
输出节点FP分别连接MOS管M8的栅极、MOS管M14的栅极和MOS管M16的栅极，输出端ON分别连接MOS管M8的漏极、MOS管M16的漏极和MOS管M10的源极；MOS管M8的源极接地，MOS管M14的漏极连接节点CON。
本发明中，前置放大电路A工作在动态模式下，不存在静态功耗；而当再生锁存电路B工作时，直流电源和地之间没有电流通路，故而，再生锁存电路B的静态功耗可忽略不计。
此外，相比于传统动态比较器，本发明分别采用PMOS管输入的前置放大电路和NMOS管输入的再生锁存电路，且两部分电路均只有三层堆叠的MOS管，有利于在低电源电压下的高速工作；不同于传统双尾动态比较器的是，本发明只需要单个输入时钟信号就可完成复位和比较过程，不仅简化了比较器的时序，而且有效节省了面积和功耗，实现了一个具有高能效的高速动态比较器。
附图说明
图1为静态比较器的结构示意图；
图2为静态锁存比较器的结构示意图；
图3为动态比较器的结构示意图；
图4为双尾动态比较器的结构示意图；
图5为本发明提供的一种高速低功耗的动态比较器的结构示意图；
图6为本发明实施例中提供的一种高速低功耗的动态比较器的电路图；
图7为本发明实施例中提供的一种高速低功耗的动态比较器的瞬态仿真图。
具体实施方式
参照图5，本发明提出的一种高速低功耗的动态比较器，包括前置放大电路A和再生锁存电路B。
参照图6，前置放大电路A包括：时钟输入端、第一差分信号输入端、第二差分信号输入端、输出节点FN、输出节点FP、输入模块、时钟复位模块、交叉耦合模块和尾电流模块。时钟输入端用于输入时钟信号CLK，第一差分信号输入端和第二差分信号输入端分别用于接入第一差分输入信号VIP和第二差分输入信号VIN。输入模块包括MOS管M1和MOS管M2，交叉耦合模块包括作为第一通断元件的MOS管M3和作为第二通断元件的MOS管M4，时钟复位模块包括MOS管M5和MOS管M6。MOS管M1和MOS管M2为PMOS管，MOS管M3、MOS管M4、MOS管M5和MOS管M6为NMOS管。
尾电流模块采用PMOS管Mt，其源极连接直流电源，其栅极连接时钟输入端以接入时钟信号CLK，其漏极分别连接MOS管M1的源极和MOS管M2的源极。MOS管M1的栅极作为第一差分信号输入端以接入第一差分输入信号VIP，MOS管M2的栅极作为第二差分信号输入端以接入第二差分输入信号VIN。
输出节点FN分别连接MOS管M1的漏极、MOS管M3的漏极、MOS管M5的漏极和MOS管M4的栅极，MOS管M3的源极和MOS管M5的源极均接地，MOS管M5的栅极连接时钟输入端以接入时钟信号CLK。输出节点FP分别连接MOS管M2的漏极、MOS管M4的漏极、MOS管M6的漏极和MOS管M3的栅极，MOS管M4的源极和MOS管M6的源极均接地，MOS管M6的栅极连接时钟输入端以接入时钟信号CLK。
时钟信号可控制PMOS管Mt、MOS管M5和MOS管M6通断。当PMOS管Mt导通，直流电源向输入模块供电，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号VIP以输出第一差分输出信号VFN，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号VIN以输出第二差分输出信号VFP。同时，第一差分输出信号VFN可通过交叉耦合模块控制输出节点FP对地导通或断开以控制第二差分输出信号VFP拉低到地，第二差分输出信号VFP可通过交叉耦合模块控制输出节点FN对地导通或断开以控制第一差分输出信号VFN拉低到地。
具体地，当时钟信号CLK为高电平，PMOS管Mt截止，时钟复位模块中的MOS管M5和MOS管M6均导通，输出节点FN和输出节点FP分别通过MOS管M5和MOS管M6接地，第一差分输出信号VFN和第二差分输出信号VFP均被拉低到地实现复位；当时钟信号CLK为低电平，MOS管M5和MOS管M6均截止，PMOS管Mt导通，输入模块中，MOS管M1的源极和栅极分别获得直流电源的输出电压VDD和第一差分输入信号VIP，MOS管M1的漏极连接输出节点FN以输出第一差分输出信号VFN，MOS管M2的源极和栅极分别获得直流电源的输出电压VDD和第二差分输入信号VIN，MOS管M2的的漏极连接输出节点FP以输出第二差分输出信号VFP。当第一差分输入信号VIP先升高到一定值，MOS管M4导通从而将第二差分输出信号VFP拉低到地，反之，当第二差分输出信号VFP先升高到一定值，MOS管M3导通从而将第一差分输入信号VIP拉低到地。
参照图6，本实施方式中，再生锁存电路B为完全对称结构，其与前置放大电路A的输出节点FN和输出节点FP连接，其可用于对第一差分输出信号VFN和第二差分输出信号VFP进行锁存，并输出第一输出信号VOP和第二输出信号VON。再生锁存电路B包括：第一控制模块、第二控制模块和交叉耦合反相器。
第一控制模块包括MOS管M7、MOS管M13和MOS管M15，第二控制模块包括MOS管M8、MOS管M14和MOS管M16，交叉耦合反相器包括MOS管M9、MOS管M10、MOS管M11和MOS管M12。其中，MOS管M7、MOS管M8、MOS管M9和MOS管M10均为NMOS管；MOS管M11和MOS管M12、MOS管M13、MOS管M14、MOS管M15、MOS管M16为PMOS管，且源极均连接直流电源。
交叉耦合反相器中设有节点COP和节点CON，节点COP分别连接MOS管M11的漏极、MOS管M9的漏极、MOS管M10的栅极和MOS管M12的栅极。节点CON分别连接MOS管M12的漏极、MOS管M10的漏极、MOS管M11的栅极和MOS管M9的栅极。
输出节点FN分别连接MOS管M7的栅极、MOS管M13的栅极和MOS管M15的栅极，输出端OP分别连接MOS管M7的漏极、MOS管M15的漏极和MOS管M9的源极。MOS管M7的源极接地，MOS管M13的漏极连接节点COP。
输出节点FP分别连接MOS管M8的栅极、MOS管M14的栅极和MOS管M16的栅极，输出端ON分别连接MOS管M8的漏极、MOS管M16的漏极和MOS管M10的源极。MOS管M8的源极接地，MOS管M14的漏极连接节点CON。
当输出节点FN输出的第一差分输出信号VFN为高电平，输出节点FP输出的第二差分输出信号VFP为低电平：MOS管M13和MOS管M15截止，MOS管M7导通，MOS管M8截止，MOS管M14和MOS管M16导通，输出端OP的第一输出信号VOP被拉低到地，输出端ON通过MOS管M16获得直流电源的输出电压VDD从而输出高电平的第二输出信号VON；节点CON通过MOS管M14从直流电源获得高电平，从而MOS管M11截止，MOS管M9源极通过MOS管M7接地从而导通，节点COP通过MOS管M9和MOS管M7接地呈现低电平，从而，MOS管M12导通对节点CON的高电平进行锁存，MOS管M10截止对输出端ON的第二输出信号VON进行锁存。此时，输出节点ON所在支路的MOS管M8断开，输出节点OP所在支路的MOS管M11、M13和M15断开，使得在直流电源和地之间没有电流通路，有利于降低再生锁存电路B的静态功耗。
当输出节点FN输出的第一差分输出信号VFN为低电平，输出节点FP输出的第二差分输出信号VFP为高电平；MOS管M13和MOS管M15导通，MOS管M7截止，MOS管M8导通，MOS管M14和MOS管M16截止，从而，第二输出信号VON被MOS管M8拉低到地，第一输出信号VOP通过MOS管M15从直流电源获得高电平；节点COP通过MOS管M13从直流电源获得高电平，从而，MOS管M12截止，MOS管M10导通，节点CON通过MOS管M10和MOS管M8接地呈现低电平，从而,MOS管M11导通以对节点COP的高电平进行锁存，MOS管M9截止以对第一输出信号VOP进行锁存。此时，输出节点OP所在支路MOS管M7断开，输出节点ON所在支路M12、M14和M16断开，使得在直流电源和地之间没有电流通路，有利于降低再生锁存电路B的静态功耗。
本实施方式提供的高速低功耗的动态比较器根据时钟输入端输出的时钟信号CLK具有两种状态。
第一状态下，时钟信号CLK为高电平，尾电流模块的PMOS管Mt截止以避免静态功耗，时钟复位模块中的MOS管M5和MOS管M6导通，第一差分输出信号VFN和第二差分输出信号VFP均被拉低到地进行复位；MOS管M7和MOS管M8截止，MOS管M13、MOS管M15、MOS管M14和MOS管M16均导通，第一输出信号VOP和第二输出信号VON分别通过MOS管M15和MOS管M16从直流电源获得高电平进行复位。
第二状态下，时钟信号CLK为低电平，尾电流模块的PMOS管Mt导通，时钟复位模块中的MOS管M5和MOS管M6截止。此时，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号VIP以输出第一差分输出信号VFN，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号VIN以输出第二差分输出信号VFP。以VIP>VIN为例，此时第一差分输出信号VFN上升速度慢于第二差分输出信号VFP，随着第二差分输出信号VFP的不断升高，当其达到预设值，MOS管M3导通从而将第一差分输出信号VFN拉低到地，而MOS管M4维持截止状态，使得输出节点FP被完全充电，从而第二差分输出信号VFP呈现高电平，在交叉耦合反相器作用下，第二输出信号VON输出低电平，第一输出信号VOP输出高电平。
反之，当VIN>VIP，此时第二差分输出信号VFP上升速度慢于第一差分输出信号VFN，随着第一差分输出信号VFN的不断升高，当其达到预设值，MOS管M4导通从而将第二差分输出信号VFP拉低到地，而MOS管M3维持截止状态，使得输出节点FN被完全充电，从而第一差分输出信号VFN呈现高电平，在交叉耦合反相器作用下，第一输出信号VOP输出低电平，第二输出信号VON输出高电平。
本实施方式中，前置放大电路A工作在动态模式下，不存在静态功耗；而当再生锁存电路B工作时，直流电源和地之间没有电流通路，故而，再生锁存电路B的静态功耗可忽略不计。
以下结合一个具体的来对本发明进行验证。本实施例利用40nm CMOS工艺实现，直流电源的输出电压VDD＝1.1V，整个动态锁存器在5GHz高速时钟下功耗仅为270μW，且占用面积仅为60.75μm2，基于上述电路进行了实验。
参见图7，图中所示为本发明实施例中提供的一种高速低功耗的动态比较器的瞬态仿真图，比较器可工作到5GHz，每次转换消耗能量仅为54fJ，同时延迟时间缩小到55ps，可见，本发明提供的动态比较器可在高速应用下快速实现低功耗动态锁存功能。
本实施方式中分别采用PMOS管输入的前置放大电路和NMOS管输入的再生锁存电路，且两部分电路均只有三层堆叠的MOS管，有利于在低电源电压下的高速工作；不同于传统双尾动态比较器的是，本发明只需要单个输入时钟信号就可完成复位和比较过程，不仅简化了比较器的时序，而且有效节省了面积和功耗，实现了一个具有高能效的高速动态比较器。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种高速低功耗的动态比较器，其特征在于，包括前置放大电路A和再生锁存电路B；
前置放大电路A包括时钟输入端、第一差分信号输入端、第二差分信号输入端、输出节点FN和输出节点FP；时钟输入端用于输入时钟信号CLK，第一差分信号输入端和第二差分信号输入端分别用于接入第一差分输入信号VIP和第二差分输入信号VIN；
前置放大电路A连接直流电源，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号VIP以输出第一差分输出信号VFN，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号VIN以输出第二差分输出信号VFP；再生锁存电路B与前置放大电路A的输出节点FN和输出节点FP连接，其可用于对第一差分输出信号VFN和第二差分输出信号VFP进行锁存，并输出第一输出信号VOP和第二输出信号VON；
所述高速低功耗的动态比较器根据时钟输入端输入的时钟信号CLK具有两种状态：第一状态下，第一差分输出信号VFN、第二差分输出信号VFP、第一输出信号VOP和第二输出信号VON均处于复位状态；第二状态下，再生锁存电路B对第一差分输出信号VFN和第二差分输出信号VFP进行锁存，并输出第一输出信号VOP和第二输出信号VON；
前置放大电路A包括：输入模块、时钟复位模块、交叉耦合模块和尾电流模块；
输出节点FN和输出节点FP通过输入模块分别连接第一差分信号输入端和第二差分信号输入端；输出节点FN和输出节点FP通过串联的输入模块和尾电流模块连接直流电源，尾电流模块与时钟输入端连接并由时钟信号CLK控制其通断；第一差分输出信号VFN可通过交叉耦合模块控制输出节点FP对地导通或断开以控制第二差分输出信号VFP拉低到地，第二差分输出信号VFP可通过交叉耦合模块控制输出节点FN对地导通或断开以控制第一差分输出信号VFN拉低到地；
输出节点FN和输出节点FP均通过时钟复位模块接地，时钟复位模块与时钟输入端连接并由时钟信号CLK控制其通断；
第一状态下，尾电流模块断路，时钟复位模块导通，第一差分输出信号VFN和第二差分输出信号VFP复位；第二状态下，尾电流模块导通，时钟复位模块断路，第一差分输出信号VFN根据直流电源的输出电压VDD和第一差分输入信号VIP升降，第二差分输出信号VFP根据直流电源的输出电压VDD和第二差分输入信号VIN升降；
交叉耦合模块包括第一通断元件和第二通断元件，输出节点FN和输出节点FP分别通过第一通断元件和第二通断元件接地，输出节点FN与第二通断元件连接并通过第一差分输出信号VFN控制第二通断元件工作状态，输出节点FP与第一通断元件连接并通过第二差分输出信号VFP控制第一通断元件工作状态；
尾电流模块采用PMOS管Mt，其源极连接直流电源，其栅极连接时钟输入端，其漏极连接输入模块；
再生锁存电路B包括：第一控制模块、第二控制模块和交叉耦合反相器；第一控制模块、第二控制模块和交叉耦合反相器均与直流电源连接；输出节点FN和输出节点FP分别通过第一控制模块和第二控制模块连接交叉耦合反相器，第一控制模块和交叉耦合反相器之间设有输出端OP用于输出第一输出信号VOP，第二控制模块和交叉耦合反相器之间设有输出端ON用于输出第二输出信号VON；再生锁存电路B为完全对称结构；
第一控制模块包括MOS管M7、MOS管M13和MOS管M15，第二控制模块包括MOS管M8、MOS管M14和MOS管M16，交叉耦合反相器包括MOS管M9、MOS管M10、MOS管M11和MOS管M12；其中，MOS管M7、MOS管M8、MOS管M9和MOS管M10均为NMOS管；MOS管M11和MOS管M12、MOS管M13、MOS管M14、MOS管M15、MOS管M16为PMOS管，且源极均连接直流电源；
交叉耦合反相器中设有节点COP和节点CON，节点COP分别连接MOS管M11的漏极、MOS管M9的漏极、MOS管M10的栅极和MOS管M12的栅极；节点CON分别连接MOS管M12的漏极、MOS管M10的漏极、MOS管M11的栅极和MOS管M9的栅极；
输出节点FN分别连接MOS管M7的栅极、MOS管M13的栅极和MOS管M15的栅极，输出端OP分别连接MOS管M7的漏极、MOS管M15的漏极和MOS管M9的源极；MOS管M7的源极接地，MOS管M13的漏极连接节点COP；
输出节点FP分别连接MOS管M8的栅极、MOS管M14的栅极和MOS管M16的栅极，输出端ON分别连接MOS管M8的漏极、MOS管M16的漏极和MOS管M10的源极；MOS管M8的源极接地，MOS管M14的漏极连接节点CON。
2.如权利要求1所述的高速低功耗的动态比较器，其特征在于，输入模块包括MOS管M1和MOS管M2，交叉耦合模块包括MOS管M3和MOS管M4，第一通断元件为MOS管M5，第二通断元件为MOS管M6；
MOS管M1的栅极和MOS管M2的栅极分别作为第一差分信号输入端和第二差分信号输入端；输出节点FN和输出节点FP分别通过MOS管M1和和MOS管M2连接PMOS管Mt的漏极，并分别通过MOS管M5和MOS管M6接地，MOS管M5的栅极和MOS管M6的栅极均与时钟输入端连接；输出节点FN和输出节点FP分别通过MOS管M3和MOS管M4接地，输出节点FN和输出节点FP分别连接MOS管M4的栅极和MOS管M3的栅极。
3.如权利要求2所述的高速低功耗的动态比较器，其特征在于，MOS管M1和MOS管M2为PMOS管，MOS管M3、MOS管M4、MOS管M5和MOS管M6为NMOS管。
4.如权利要求1所述的高速低功耗的动态比较器，其特征在于，第一状态下，时钟信号CLK为高电平，第二状态下，时钟信号CLK为低电平。
CN201610021289.4A 2016-01-11 2016-01-11 一种高速低功耗的动态比较器 Active CN105680834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610021289.4A CN105680834B (zh) 2016-01-11 2016-01-11 一种高速低功耗的动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610021289.4A CN105680834B (zh) 2016-01-11 2016-01-11 一种高速低功耗的动态比较器

Publications (2)

Publication Number Publication Date
CN105680834A CN105680834A (zh) 2016-06-15
CN105680834B true CN105680834B (zh) 2018-10-12

Family

ID=56300363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610021289.4A Active CN105680834B (zh) 2016-01-11 2016-01-11 一种高速低功耗的动态比较器

Country Status (1)

Country Link
CN (1) CN105680834B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4195508A4 (en) * 2020-08-10 2024-02-07 Changxin Memory Technologies, Inc. COMPARATOR

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209035A (zh) * 2016-07-13 2016-12-07 电子科技大学 一种两级比较器
CN107968647B (zh) * 2016-10-20 2021-01-22 国民技术股份有限公司 一种频移键控调节系统中的时钟恢复方法及系统
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路
CN108494406B (zh) * 2018-03-23 2022-03-18 上海唯捷创芯电子技术有限公司 一种高速动态锁存型比较器、芯片及通信终端
CN109327209B (zh) * 2018-09-17 2021-03-12 中国电子科技集团公司第二十四研究所 一种高速可再生比较器电路
CN109818606B (zh) * 2018-12-29 2023-03-28 晶晨半导体(上海)股份有限公司 一种高速判决器
CN109600130A (zh) * 2019-01-30 2019-04-09 珠海博雅科技有限公司 一种减小失调电压的比较器、存储芯片及存储器
US10771074B1 (en) 2019-02-22 2020-09-08 Analog Devices, Inc. Low power high bandwidth high speed comparator
US10686431B1 (en) * 2019-10-18 2020-06-16 Realtek Semiconductor Corp. High-sensitivity clocked comparator and method thereof
CN110995267A (zh) * 2019-11-08 2020-04-10 芯创智（北京）微电子有限公司 一种动态比较器、电子设备及其实现方法
CN111313871B (zh) * 2019-11-29 2024-03-26 湖南国科微电子股份有限公司 动态预放大电路和动态比较器
CN111130512B (zh) * 2019-12-11 2023-08-01 芯创智创新设计服务中心(宁波)有限公司 一种快速比较电路及电子设备
CN111147056B (zh) * 2020-01-03 2022-04-05 清华大学 一种动态比较器、模数转换器和控制方法
CN113364435B (zh) * 2020-03-04 2024-03-29 北京钛方科技有限责任公司 一种锁存比较器电路及锁存比较实现方法
CN111600607B (zh) * 2020-05-13 2022-04-15 清华大学 一种宽带低功耗比较器电路
CN111613171B (zh) * 2020-06-23 2023-11-21 京东方科技集团股份有限公司 信号选择电路和显示装置
CN114070274B (zh) * 2020-08-10 2024-11-15 长鑫存储技术有限公司 比较器
CN114268316B (zh) * 2020-09-16 2022-09-23 集益威半导体(上海)有限公司 具有预充电和提前复位输出级的比较器电路
CN112636729B (zh) * 2020-12-14 2022-12-09 重庆百瑞互联电子技术有限公司 一种超低功耗的电源动态比较器电路
CN112583387A (zh) * 2020-12-14 2021-03-30 重庆百瑞互联电子技术有限公司 一种基于并行路径的强臂锁存电压比较器
CN112910447A (zh) * 2021-01-18 2021-06-04 电子科技大学 一种低功耗的轨至轨输入摆幅的比较器电路
CN112953543B (zh) * 2021-01-26 2025-01-24 中国科学院上海技术物理研究所 一种工作模式可编程的全动态比较器
CN112953496B (zh) * 2021-02-04 2022-04-22 电子科技大学 一种高速动态比较器
CN113556105B (zh) * 2021-07-21 2024-11-05 北京百瑞互联技术股份有限公司 一种用于无线通信的动态比较器、模数转换器及电子设备
CN115765690A (zh) * 2021-09-03 2023-03-07 长鑫存储技术有限公司 比较器及判决反馈均衡电路
US11646727B2 (en) 2021-09-03 2023-05-09 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit
US11978499B2 (en) 2021-09-03 2024-05-07 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit
CN114759912A (zh) * 2022-04-21 2022-07-15 湖南国科微电子股份有限公司 一种动态比较器和模拟数字转换器
CN116131072B (zh) * 2023-01-09 2024-06-25 光惠（上海）激光科技有限公司 一种脉冲激光及频率检测的方法
CN116192144B (zh) * 2023-02-13 2024-04-02 集益威半导体(上海)有限公司 异步逐次逼近式模数转换器
CN118041366A (zh) * 2024-04-12 2024-05-14 之江实验室 三比较器模数转换器芯片、信号采集系统和信号处理方法
CN118783932B (zh) * 2024-09-09 2025-01-07 上海壁仞科技股份有限公司 双尾动态比较器
CN119210360A (zh) * 2024-11-27 2024-12-27 工研拓芯(苏州)集成电路有限公司 输入级电路、单端转差分电路及芯片
CN119420360A (zh) * 2025-01-06 2025-02-11 安徽大学 逐次逼近型模数转换器电路及其参考电压电路
CN119892025B (zh) * 2025-03-31 2025-07-01 浙江大学 一种带前置放大器的比较器及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401901A (en) * 1981-06-01 1983-08-30 Advanced Micro Devices, Inc. Comparator
CN101355351A (zh) * 2007-07-23 2009-01-28 杭州中科微电子有限公司 一种cmos低功耗、低失调电压、低回程噪声比较器
CN201341126Y (zh) * 2008-12-30 2009-11-04 上海贝岭股份有限公司 一种电流开关型BiCMOS锁存比较器电路
CN201854264U (zh) * 2010-12-01 2011-06-01 四川和芯微电子股份有限公司 高速动态比较锁存器
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401901A (en) * 1981-06-01 1983-08-30 Advanced Micro Devices, Inc. Comparator
CN101355351A (zh) * 2007-07-23 2009-01-28 杭州中科微电子有限公司 一种cmos低功耗、低失调电压、低回程噪声比较器
CN201341126Y (zh) * 2008-12-30 2009-11-04 上海贝岭股份有限公司 一种电流开关型BiCMOS锁存比较器电路
CN201854264U (zh) * 2010-12-01 2011-06-01 四川和芯微电子股份有限公司 高速动态比较锁存器
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4195508A4 (en) * 2020-08-10 2024-02-07 Changxin Memory Technologies, Inc. COMPARATOR

Also Published As

Publication number Publication date
CN105680834A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
CN105680834B (zh) 一种高速低功耗的动态比较器
US10079611B1 (en) Comparator and successive approximation analog-to-digital converter thereof
US10666243B2 (en) High-speed low-power-consumption dynamic comparator
CN1758540B (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
US8624632B2 (en) Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
US10944390B2 (en) High-speed and low-noise dynamic comparator
US10855265B2 (en) Comparison circuit
EP3314767B1 (en) High speed latch and method
US7403045B2 (en) Comparator circuit with reduced switching noise
CN108270420B (zh) 一种比较器及逐次逼近式模拟数字转换器
KR20030041660A (ko) 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
US6392449B1 (en) High-speed low-power low-offset hybrid comparator
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
US9197198B2 (en) Latch comparator circuits and methods
CN112187226A (zh) 一种低压低功耗的动态比较器
JP5400894B2 (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
CN117176521B (zh) 一种两级级联判决器、判决反馈均衡器和有线接收机
Shubhanand et al. Design and simulation of a high speed CMOS comparator
US20150244355A1 (en) Low-power offset-stored latch
CN109861672B (zh) 动态比较器及电子设备
CN112003594A (zh) 一种低功耗的动态比较器电路
Chiwande et al. Performance analysis of low voltage, low power dynamic double tail comparator for data convertor application
CN111313871A (zh) 动态预放大电路和动态比较器
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
CN110995267A (zh) 一种动态比较器、电子设备及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant