CN105652070A - 一种差分信号幅度检测电路 - Google Patents

Abstract

本发明公开了一种差分信号幅度检测电路，第一、二NMOS管栅极接负、正输入，第一、二NMOS管源极相连，经第一恒流源接地；第三、四NMOS管栅极接正、负输入，第三、四NMOS管源极相连，经第二恒流源接地；第一、三NMOS管漏极相连，经第一电阻接电源；第二、四NMOS管漏极相连为第一连接点，经第二电阻接电源；第三、四电阻连接点与第五、六NMOS管栅极相连，第五、六NMOS管源极相连，经第三恒流源接地，第五、六NMOS管漏极经第五、六电阻接电源，第六NMOS管与第六电阻连接点为第二连接点；第一、二连接点接比较器两个输入端，输出VOUT。本发明结构简单，功耗低，可有效检测毫伏级别差分小信号，适用面广。

Description

一种差分信号幅度检测电路

技术领域

本发明涉及模拟信号处理及通信技术领域，具体涉及一种差分信号幅度检测电路。

背景技术

差分信号幅度检测电路作为一种基本模拟电路在数据采样方面应用很广，在通信系统中，经常需要判断正常的传输信号是否已中断来作为系统告警条件，或者开启睡眠模式以节省功耗。

高速信号进行传输时，一般为差分信号，差分幅度较低，这时需要检测较小的差分幅度，有时候甚至仅为几个毫伏，比如，10GSFP+光模块中的限幅放大器、激光驱动器以及10G复用和解复用芯片里面，均需要检测输入信号是否丢失，而且差分幅度可能低到毫伏级别。

传统的检测电路使用二极管或者某些器件的二极管特性来将差分信号转换为单端无极性信号，然后另接一个比较器以判断此信号幅度是否大于设定的检测阀值。但是，这种方式的转换效率较为低下，在差分输入信号幅度较低的情况下，其单端输出的幅度很小，甚至接近于零，因此无法得到正确的检测结果。同时，无论是使用二极管、BJT管(BipolarJunctionTransistor，双极结型晶体管)的共集电极架构，还是MOS管源跟随器架构，其增益，即单端输出幅度与差分输入信号幅度之比，理论计算值小于1，而且受限于半导体制造工艺和实际电路设计中的面积限制，其增益会更小。当差分输入信号幅度较小时，其单端输出幅度已无法跟随差分输入信号幅度，甚至接近于零，因此无法进行差分小信号检测。

有鉴于此，急需提供一种新的差分信号幅度检测电路，解决现有的差分信号幅度检测电路转换效率低下，当差分输入信号幅度较小时，其单端输出幅度无法跟随差分输入信号幅度，甚至接近于零，导致无法进行差分小信号检测的问题。

发明内容

本发明所要解决的技术问题是现有的差分信号幅度检测电路转换效率低下，当差分输入信号幅度较小时，其单端输出幅度无法跟随差分输入信号幅度，甚至接近于零，导致无法进行差分小信号检测的问题。

为了解决上述技术问题，本发明所采用的技术方案是提供一种差分信号幅度检测电路，第一NMOS管和第二NMOS管的栅极分别接差分输入信号的负输入端和正输入端，第一NMOS管和第二NMOS管的源极相连，并经第一恒流源接地；

第三NMOS管和第四NMOS管的栅极分别接差分输入信号的正输入端和负输入端，第三NMOS管和第四NMOS管的源极相连，并经第二恒流源接地；

所述第一NMOS管与第三NMOS管的漏极相连，并经第一电阻接电源电压；所述第二NMOS管与第四NMOS管的漏极相连，形成第一连接点，并经第二电阻接电源电压；

第三电阻的一端接差分输入信号的负输入端，另一端经第四电阻接差分输入信号的正输入端，第三电阻和第四电阻的连接点与第五NMOS管和第六NMOS管的栅极相连，第五NMOS管和第六NMOS管的源极相连，并经第三恒流源接地，第五NMOS管和第六NMOS管的漏极分别经第五电阻和第六电阻接电源电压，其中第六NMOS管与第六电阻的连接点为第二连接点；

第一连接点与第二连接点分别接入比较器的两个输入端，输出比较结果VOUT。

在上述技术方案中，所述第一NMOS管与所述第三NMOS管尺寸相同，所述第二NMOS管与所述第四NMOS管尺寸相同，且所述第二NMOS管与所述第四NMOS管的尺寸分别为所述第一NMOS管与所述第三NMOS管尺寸的n倍，所述第六NMOS管尺寸为所述第五NMOS管尺寸的n倍。

在上述技术方案中，所述第一恒流源与所述第二恒流源115均设为I_SS，所述第三恒流源设为I_SET；所述第二电阻设为R_P，所述第三电阻与所述第四电阻相同,所述第六电阻设为R_S；所述第一连接点设为V_PEAK，所述第二连接点设为V_SET。

在上述技术方案中，假设当差分输入信号幅度增大到某个特定值时，所述第一恒流源的电流全部流向所述第二NMOS管，即满足如下公式(1)和公式(2)，其中I_D1和I_D2分别为所述第一NMOS管和所述第二NMOS管的漏端电流，V_GS1和V_GS2分别为所述第一NMOS管和所述第二NMOS管的栅源电压差，

$I_{D1}=\frac{1}{2}{u}_n{C}_{OX}\frac{W}{L}{(V_{GS1}-V_{th})}^2=k{(V_{GS1}-V_{th})}^2=0---\left(1\right)$

$I_{D2}=\frac{1}{2}{u}_n{C}_{OX}\frac{nW}{L}{(V_{GS2}-V_{th})}^2=nk{(V_{GS2}-V_{th})}^2=I_{SS}---\left(2\right)$

公式(2)开方减去公式(1)开方，令V_GS2-V_GS1＝V_ID≥0，可得到，

$V_{ID}=\sqrt{\frac{I_{SS}}{nk}}---\left(3\right)$

公式(3)实际上已经是比较大的差分信号，以下所有的分析和计算仅限于小信号，即对于小信号同理可得到以下公式(4)和(5)，其中ΔI_D2≥0为所述第二NMOS管的漏端电流变化值，当差分输入信号幅度V_ID为0时，I_D1＝I_SS/(n+1)，I_D2＝n*I_SS/(n+1)，有

$I_{D1}=k{(V_{GS1}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D2}---\left(4\right)$

$I_{D2}=nk{(V_{GS2}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D2}---\left(5\right)$

公式(5)开方减去公式(4)开方，可得，

$V_{ID}=\sqrt{\frac{I_{SS}}{(n+1)k}+\frac{{\mathrm{\ΔI}}_{D2}}{nk}}-\sqrt{\frac{I_{SS}}{(n+1)k}-\frac{{\mathrm{\ΔI}}_{D2}}{k}}---\left(6\right)$

由公式(6)可得到方程大于0的解，

${\mathrm{\ΔI}}_{D2}=\frac{-n(n-1){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+(n+1){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{(n+1)}^2}---\left(7\right)$

同理，对于所述第三NMOS管和所述第四NMOS管，ΔI_D4≥0为所述第四NMOS管的漏端电流变化值，有

$I_{D3}=k{(V_{GS3}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D4}---\left(8\right)$

$I_{D4}=nk{(V_{GS4}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D4}---\left(9\right)$

通过V_GS3-V_GS4＝V_ID，可得到大于0的解，

${\mathrm{\ΔI}}_{D4}=\frac{n(n-1){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+(n+1){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{(n+1)}^2}---\left(10\right)$

由公式(7)和公式(10)可计算出第一连接点V_PEAK电压值的变化为，

${\mathrm{\ΔV}}_{PEAK}=R_P({\mathrm{\ΔI}}_{D4}-{\mathrm{\ΔI}}_{D2})=R_P\frac{2n(n-1){\mathrm{kV}}_{ID}^2}{{(n+1)}^2}---\left(11\right)$

ΔV_PEAK即为电路单端输出幅度，由此可见，当差分输入信号幅度V_ID为0时，单端输出幅度ΔV_PEAK为0，随着差分输入信号幅度V_ID的增大，单端输出幅度ΔV_PEAK逐步升高，由公式(11)可以看出，通过设置合适的R_P值，可以使得电路的增益，即因此对于差分小信号检测，不会因为增益不够而无法检测出差分小信号的幅度，

下面计算出当所述差分输入信号幅度V_ID为0时，所述第一连接点V_PEAK的电压以及所述第二连接点V_SET的电压，

$V_{PEAK}=VCC-R_P\frac{2n}{n+1}{I}_{SS}$ (当V_ID＝0)(12)

$V_{SET}=VCC-R_S\frac{n}{n+1}{I}_{SET}---\left(13\right)$

公式(13)减去公式(12)，可得

${\mathrm{\ΔV}}_{th}=R_S\frac{n}{n+1}{I}_{SET}-R_P\frac{2n}{n+1}{I}_{SS}---\left(14\right)$

由公式(14)可知，通过所述第三恒流源I_SET和所述第六电阻R_S可设置电路的幅度检测阈值ΔV_th。

在上述技术方案中，还包括与所述第三恒流源并联的第四恒流源，所述第四恒流源的一端接所述第五NMOS管的源极和所述第六NMOS管的源极，另一端接地，所述第四恒流源设为I_HYS，其通断受所述VOUT控制。

在上述技术方案中，还包括分别与所述第一恒流源和所述第二恒流源并联的第五恒流源和第六恒流源，所述第五恒流源的一端接所述第一NMOS管的源极和所述第二NMOS管的源极，另一端接地；所述第六恒流源的一端接所述第三NMOS管的源极和所述第四NMOS管的源极，另一端接地，所述第五恒流源和所述第六恒流源均设为I_HYS，所述第五恒流源和所述第六恒流源的通断受所述VOUT控制。

在上述技术方案中，所有NMOS管在BiCMOS或Bipolar工艺中均可采用NPN管代替。

本发明将差分信号转换成单端无极性输出信号的同时，将此信号进行放大，使得单端输出幅度能够跟随差分输入信号幅度，甚至更高，因此在差分小信号模式下，也能够进行正常的幅度检测，本发明所述的差分信号幅度检测电路，结构简单，占用面积小，功耗低，可以有效检测毫伏级别的差分小信号，适用面非常广。

附图说明

图1为本发明实施例一提供的一种差分信号幅度检测电路图；

图2为传统的差分信号幅度检测电路图；

图3为本发明实施例二提供的一种差分信号幅度检测电路图；

图4为本发明实施例三提供的一种差分信号幅度检测电路图。

具体实施方式

本发明通过使用两组非对称的共射级或共源级电路并接，将差分输入信号转换成单端无极性输出信号的同时，将此信号进行放大，使得单端输出幅度能够跟随差分输入信号幅度，甚至更高，因此在差分小信号模式下也能够进行正常的幅度检测。本发明可以在CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)工艺或者BiCMOS(BipolarCMOS，是CMOS和双极器件同时集成在同一块芯片上的技术)工艺上实现。

下面结合说明书附图和具体实施方式对本发明做出详细的说明。

如图1所示，为本发明实施例一提供的一种差分信号幅度检测电路图，其电路结构如下：

第一NMOS管101和第二NMOS管102的栅极分别接差分输入信号的负输入端(VIN)和正输入端(VIP)，第一NMOS管101和第二NMOS管102的源极相连，并经第一恒流源114接地；

第三NMOS管103和第四NMOS管104的栅极分别接差分输入信号的正输入端和负输入端，第三NMOS管103和第四NMOS管104的源极相连，并经第二恒流源115接地；

第一NMOS管101与第三NMOS管103的漏极相连，并经第一电阻107接电源电压；第二NMOS管102与第四NMOS管104的漏极相连，形成第一连接点，并经第二电阻108接电源电压；

第三电阻109的一端接差分输入信号的负输入端，另一端经第四电阻110接差分输入信号的正输入端，第三电阻109和第四电阻110的连接点与第五NMOS管105和第六NMOS管106的栅极相连，第五NMOS管105和第六NMOS管106的源极相连，并经第三恒流源116接地，第五NMOS管105和第六NMOS管106的漏极分别经第五电阻111和第六电阻112接电源电压，其中第六NMOS管106与第六电阻112的连接点为第二连接点；

第一连接点与第二连接点分别接入比较器113的两个输入端，输出比较结果VOUT。

在上述实施例一中，第一NMOS管101与第三NMOS管103尺寸相同，第二NMOS管102与第四NMOS管104尺寸相同，并且第二NMOS管102与第四NMOS管104的尺寸分别为第一NMOS管101与第三NMOS管103尺寸的n倍，第六NMOS管106尺寸为第五NMOS管105尺寸的n倍；第一恒流源114与第二恒流源115均设为I_SS，第三恒流源116设为I_SET；第二电阻108设为R_P，第三电阻109与第四电阻110相同,第六电阻112设为R_S；第一连接点设为V_PEAK，第二连接点设为V_SET；其中，本发明中的所有NMOS管在BiCMOS或Bipolar工艺中均可采用NPN管代替，在此不再赘述。

忽略体效应及沟道长度调制效应，通过合理设计确保NMOS管工作在饱和区，经分析可知，第一连接点V_PEAK的电压与差分输入信号的极性无关，以下分析计算全部假设VIP为正输入端，VIN为负输入端：

假设当差分输入信号幅度增大到某个特定值时，第一恒流源114的电流全部流向第二NMOS管102，即满足如下公式(1)和公式(2)，其中I_D1和I_D2分别为第一NMOS管101和第二NMOS管102的漏端电流，V_GS1和V_GS2分别为第一NMOS管101和第二NMOS管102的栅源电压差，

$I_{D1}=\frac{1}{2}{u}_n{C}_{OX}\frac{W}{L}{(V_{GS1}-V_{th})}^2=k{(V_{GS1}-V_h)}^2=0---\left(1\right)$

$I_{D2}=\frac{1}{2}{u}_n{C}_{OX}\frac{nW}{L}{(V_{GS2}-V_{th})}^2=nk{(V_{GS2}-V_{th})}^2=I_{SS}---\left(2\right)$

公式(2)开方减去公式(1)开方，令V_GS2-V_GS1＝V_ID≥0，可得到，

$V_{ID}=\sqrt{\frac{I_{SS}}{nk}}---\left(3\right)$

公式(3)实际上已经是比较大的差分信号，以下所有的分析和计算仅限于小信号，即对于小信号同理可得到以下公式(4)和公式(5)，其中ΔI_D2≥0为第二NMOS管102的漏端电流变化值，当差分输入信号幅度V_ID为0时，I_D1＝I_SS/(n+1)，I_D2＝n*I_SS/(n+1)，有

$I_{D1}=k{(V_{GS1}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D2}---\left(4\right)$

$I_{D2}=nk{(V_{GS2}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D2}---\left(5\right)$

公式(5)开方减去公式(4)开方，可得，

$V_{ID}=\sqrt{\frac{I_{SS}}{(n+1)k}+\frac{{\mathrm{\ΔI}}_{D2}}{nk}}-\sqrt{\frac{I_{SS}}{(n+1)k}-\frac{{\mathrm{\ΔI}}_{D2}}{k}}---\left(6\right)$

由公式(6)可得到方程大于0的解，

${\mathrm{\ΔI}}_{D2}=\frac{-n(n-1){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+(n+1){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{(n+1)}^2}---\left(7\right)$

同理，对于第三NMOS管103和第四NMOS管104，ΔI_D4≥0为第四NMOS管104的漏端电流变化值，有

$I_{D3}=k{(V_{GS3}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D4}---\left(8\right)$

$I_{D4}=nk{(V_{GS4}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D4}---\left(9\right)$

通过V_GS3-V_GS4＝V_ID，可得到大于0的解，

${\mathrm{\ΔI}}_{D4}=\frac{n(n-1){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+(n+1){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{(n+1)}^2}---\left(10\right)$

由公式(7)和公式(10)可计算出第一连接点V_PEAK电压值的变化为，

${\mathrm{\ΔV}}_{PEAK}=R_P({\mathrm{\ΔI}}_{D4}-{\mathrm{\ΔI}}_{D2})=R_P\frac{2n(n-1){\mathrm{kV}}_{ID}^2}{{(n+1)}^2}---\left(11\right)$

ΔV_PEAK即为电路单端输出幅度，由此可见，当差分输入信号幅度V_ID为0时，单端输出幅度ΔV_PEAK为0，随着差分输入信号幅度V_ID的增大，单端输出幅度ΔV_PEAK逐步升高，由公式(11)可以看出，通过设置合适的R_P值，可以使得电路的增益，即因此对于差分小信号检测，不会因为增益不够而无法检测出差分小信号的幅度。

下面计算出当差分输入信号幅度V_ID为0时第一连接点V_PEAK的电压以及第二连接点V_SET的电压，

$V_{PEAK}=VCC-R_P\frac{2n}{n+1}{I}_{SS}$ (当V_ID＝0)(12)

$V_{SET}=VCC-R_S\frac{n}{n+1}{I}_{SET}---\left(13\right)$

公式(13)减去公式(12)，可得

${\mathrm{\ΔV}}_{th}=R_S\frac{n}{n+1}{I}_{SET}-R_P\frac{2n}{n+1}{I}_{SS}---\left(14\right)$

由公式(14)可知，通过第三恒流源I_SET和第六电阻R_S可设置电路的幅度检测阈值ΔV_th。

如图2所示，为传统的差分信号幅度检测电路图，在差分输入信号较大时，可以近似为源跟随器，连接点V_PEAK端增益始终小于1，而当差分输入信号非常小时，恒流源I_SS保持不变，即g_mΔV_gs1+g_mΔV_gs2＝0，可以计算出ΔV_PEAK＝0，连接点V_PEAK端电压几乎不变，增益接近为0，因此无法进行差分信号的小幅度检测。

如图3所示，为本发明实施例二提供的一种差分信号幅度检测电路图，其电路结构与实施例一中电路结构的差别在于：实施例二在实施例一中电路图的基础上增加了一个与第三恒流源116并联的第四恒流源117，第四恒流源117的一端接第五NMOS管105的源极和第六NMOS管106的源极，另一端接地，第四恒流源117设为I_HYS，第四恒流源117的通断受输出信号VOUT控制，由公式(14)可以分析得出，当VOUT由0向1翻转或由1向0翻转时，均会改变差分信号幅度检测电路的阈值，由此形成了幅度检测的迟滞窗口，可以大大避免噪声的干扰，提高电路的稳定性和实用性。其中，实施例二中的NMOS管在BiCMOS或Bipolar工艺中可以采用NPN管代替，此处不再赘述。

如图4所示，为本发明实施例三提供的一种差分信号幅度检测电路图，其电路结构与实施例一中电路结构的差别在于：实施例三在实施例一中电路图的基础上增加了两个受输出信号VOUT控制的第五恒流源118和第六恒流源119，第五恒流源118和第六恒流源119分别与第一恒流源114和第二恒流源115并联，第五恒流源118的一端接第一NMOS管101的源极和第二NMOS管102的源极，另一端接地，第六恒流源119的一端接第三NMOS管103的源极和第四NMOS管104的源极，另一端接地，第五恒流源118和第六恒流源119均设为I_HYS，第五恒流源118和第六恒流源119的通断受输出信号VOUT控制。其中，实施例三中的NMOS管在BiCMOS或Bipolar工艺中可以采用NPN管代替，此处不再赘述。

本发明通过使用两组非对称的共射级或共源级电路并接，将差分输入信号转换成单端无极性输出信号的同时，将此信号进行放大，使得单端输出幅度能够跟随差分输入信号幅度，甚至更高，因此在差分小信号模式下，也能够进行正常的幅度检测，本发明所述的差分信号幅度检测电路，结构简单，占用面积小，功耗低，可以有效检测毫伏级别的差分小信号，适用面非常广。

本发明不局限于上述最佳实施方式，任何人在本发明的启示下作出的结构变化，凡是与本发明具有相同或相近的技术方案，均落入本发明的保护范围之内。需要说明的是，在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

Claims (7)

1.一种差分信号幅度检测电路，其特征在于，第一NMOS管和第二NMOS管的栅极分别接差分输入信号的负输入端和正输入端，第一NMOS管和第二NMOS管的源极相连，并经第一恒流源接地；

第三NMOS管和第四NMOS管的栅极分别接差分输入信号的正输入端和负输入端，第三NMOS管和第四NMOS管的源极相连，并经第二恒流源接地；

所述第一NMOS管与第三NMOS管的漏极相连，并经第一电阻接电源电压；所述第二NMOS管与第四NMOS管的漏极相连，形成第一连接点，并经第二电阻接电源电压；

第三电阻的一端接差分输入信号的负输入端，另一端经第四电阻接差分输入信号的正输入端，第三电阻和第四电阻的连接点与第五NMOS管和第六NMOS管的栅极相连，第五NMOS管和第六NMOS管的源极相连，并经第三恒流源接地，第五NMOS管和第六NMOS管的漏极分别经第五电阻和第六电阻接电源电压，其中第六NMOS管与第六电阻的连接点为第二连接点；

第一连接点与第二连接点分别接入比较器的两个输入端，输出比较结果VOUT。

2.如权利要求1所述的差分信号幅度检测电路，其特征在于，所述第一NMOS管与所述第三NMOS管尺寸相同，所述第二NMOS管与所述第四NMOS管尺寸相同，且所述第二NMOS管与所述第四NMOS管的尺寸分别为所述第一NMOS管与所述第三NMOS管尺寸的n倍，所述第六NMOS管尺寸为所述第五NMOS管尺寸的n倍。

3.如权利要求2所述的差分信号幅度检测电路，其特征在于，所述第一恒流源与所述第二恒流源115均设为I_SS，所述第三恒流源设为I_SET；所述第二电阻设为R_P，所述第三电阻与所述第四电阻相同,所述第六电阻设为R_S；所述第一连接点设为V_PEAK，所述第二连接点设为V_SET。

4.如权利要求3所述的差分信号幅度检测电路，其特征在于，假设当差分输入信号幅度增大到某个特定值时，所述第一恒流源的电流全部流向所述第二NMOS管，即满足如下公式(1)和公式(2)，其中I_D1和I_D2分别为所述第一NMOS管和所述第二NMOS管的漏端电流，V_GS1和V_GS2分别为所述第一NMOS管和所述第二NMOS管的栅源电压差，

$I_{D1}=\frac{1}{2}{u}_n{C}_{OX}\frac{W}{L}{(V_{GS1}-V_{th})}^2=k{(V_{GS1}-V_{th})}^2=0---\left(1\right)$

$I_{D2}=\frac{1}{2}{u}_n{C}_{OX}\frac{nW}{L}{(V_{GS2}-V_{th})}^2=nk{(V_{GS2}-V_{th})}^2=I_{SS}---\left(2\right)$

公式(2)开方减去公式(1)开方，令V_GS2-V_GS1＝V_ID≥0，可得到，

$V_{ID}=\sqrt{\frac{I_{SS}}{nk}}---\left(3\right)$

公式(3)实际上已经是比较大的差分信号，以下所有的分析和计算仅限于小信号，即对于小信号同理可得到以下公式(4)和(5)，其中ΔI_D2≥0为所述第二NMOS管的漏端电流变化值，当差分输入信号幅度V_ID为0时，I_D1＝I_SS/(n+1)，I_D2＝n*I_SS/(n+1)，有

$I_{D1}=k{(V_{GS1}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D2}---\left(4\right)$

$I_{D2}=nk{(V_{GS2}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D2}---\left(5\right)$

公式(5)开方减去公式(4)开方，可得，

$V_{ID}=\sqrt{\frac{I_{SS}}{(n+1)k}+\frac{{\mathrm{\ΔI}}_{D2}}{nk}}-\sqrt{\frac{I_{SS}}{(n+1)k}-\frac{{\mathrm{\ΔI}}_{D2}}{k}}---\left(6\right)$

由公式(6)可得到方程大于0的解，

${\mathrm{\ΔI}}_{D2}=\frac{-n(n-1){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+(n+1){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{(n+1)}^2}---\left(7\right)$

同理，对于所述第三NMOS管和所述第四NMOS管，ΔI_D4≥0为所述第四NMOS管的漏端电流变化值，有

$I_{D3}=k{(V_{GS3}-V_{th})}^2=\frac{1}{n+1}{I}_{SS}+{\mathrm{\ΔI}}_{D4}---\left(8\right)$

$I_{D4}=nk{(V_{GS4}-V_{th})}^2=\frac{n}{n+1}{I}_{SS}-{\mathrm{\ΔI}}_{D4}---\left(9\right)$

通过V_GS3-V_GS4＝V_ID，可得到大于0的解，

${\mathrm{\ΔI}}_{D4}=\frac{n\left(n-1\right){\mathrm{kV}}_{ID}^2+2n\sqrt{-{\mathrm{nk}}^2{V}_{ID}^4+\left(n+1\right){\mathrm{kV}}_{ID}^2{I}_{SS}}}{{\left(n+1\right)}^2}---\left(10\right)$

由公式(7)和公式(10)可计算出第一连接点V_PEAK电压值的变化为，

${\mathrm{\ΔV}}_{PEAK}=R_P({\mathrm{\ΔI}}_{D4}-{\mathrm{\ΔI}}_{D2})=R_P\frac{2n(n-1){\mathrm{kV}}_{ID}^2}{{(n+1)}^2}---\left(11\right)$

ΔV_PEAK即为电路单端输出幅度，由此可见，当差分输入信号幅度V_ID为0时，单端输出幅度ΔV_PEAK为0，随着差分输入信号幅度V_ID的增大，单端输出幅度ΔV_PEAK逐步升高，由公式(11)可以看出，通过设置合适的R_P值，可以使得电路的增益，即因此对于差分小信号检测，不会因为增益不够而无法检测出差分小信号的幅度，

下面计算出当所述差分输入信号幅度V_ID为0时，所述第一连接点V_PEAK的电压以及所述第二连接点V_SET的电压，

$V_{PEAK}=VCC-R_P\frac{2n}{n+1}{I}_{SS}$ (当V_ID＝0)(12)

$V_{SET}=VCC-R_S\frac{n}{n+1}{I}_{SET}---\left(13\right)$

公式(13)减去公式(12)，可得

${\mathrm{\ΔV}}_{th}=R_S\frac{n}{n+1}{I}_{SET}-R_P\frac{2n}{n+1}{I}_{SS}---\left(14\right)$

由公式(14)可知，通过所述第三恒流源I_SET和所述第六电阻R_S可设置电路的幅度检测阈值ΔV_th。

5.如权利要求1所述的差分信号幅度检测电路，其特征在于，还包括与所述第三恒流源并联的第四恒流源，所述第四恒流源的一端接所述第五NMOS管的源极和所述第六NMOS管的源极，另一端接地，所述第四恒流源设为I_HYS，其通断受所述VOUT控制。

6.如权利要求1所述的差分信号幅度检测电路，其特征在于，还包括分别与所述第一恒流源和所述第二恒流源并联的第五恒流源和第六恒流源，所述第五恒流源的一端接所述第一NMOS管的源极和所述第二NMOS管的源极，另一端接地；所述第六恒流源的一端接所述第三NMOS管的源极和所述第四NMOS管的源极，另一端接地，所述第五恒流源和所述第六恒流源均设为I_HYS，所述第五恒流源和所述第六恒流源的通断受所述VOUT控制。

7.如权利要求1所述的差分信号幅度检测电路，其特征在于，所有NMOS管在BiCMOS或Bipolar工艺中均可采用NPN管代替。