[go: up one dir, main page]

CN105556834B - 放大电路 - Google Patents

放大电路 Download PDF

Info

Publication number
CN105556834B
CN105556834B CN201480050131.9A CN201480050131A CN105556834B CN 105556834 B CN105556834 B CN 105556834B CN 201480050131 A CN201480050131 A CN 201480050131A CN 105556834 B CN105556834 B CN 105556834B
Authority
CN
China
Prior art keywords
mentioned
transistor
pair
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480050131.9A
Other languages
English (en)
Other versions
CN105556834A (zh
Inventor
筱井洁
浅尾阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN105556834A publication Critical patent/CN105556834A/zh
Application granted granted Critical
Publication of CN105556834B publication Critical patent/CN105556834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45668—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/381—An active variable resistor, e.g. controlled transistor, being coupled in the output circuit of an amplifier to control the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45358—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their sources and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45682—Indexing scheme relating to differential amplifiers the LC comprising one or more op-amps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明的课题是提供一种能够保持高输入阻抗而不受到由负反馈产生的增益的设定的影响，并能够降低输入段的晶体管所产生的噪声的放大电路。向差动对(10)的一对栅极输入差动信号，在连接于差动对(10)的漏极的负载电路(20)产生的差动信号在差动放大段(60)被放大，此放大后的差动信号介由反馈电路(40)被反馈至差动对(10)的一对源极。在差动对(10)的一对栅极，能够保持高输入阻抗而不受到放大电路的负反馈的增益影响，并能够通过差动对(10)的二个第一晶体管(Q1)以及第二晶体管(Q2)进行输入段的放大，因此，与以往相比，能够减少输入段的晶体管的数量，并降低闪变噪声。

Description

放大电路
技术领域
本发明涉及以高阻抗从传感器等输入微弱的信号并对其进行放大的放大电路。
背景技术
作为以高阻抗输入在传感器等产生的微弱的信号并进行放大的电路，以往，一般广为人知的是仪表放大器(instrumentation amplifier)。在下述专利文献1中记载了通过仪表放大器对来自磁头的输出信号进行放大的技术。
图4为表示仪表放大器的基本构成的图。如图4(A)中所示，仪表放大器使用二个运算放大器(operational amplifier)U1、U2来构成。运算放大器U1、U2在输出端子与反相端子之间分别连接有反馈电阻R11、R12，彼此的反相端子介由电阻R13连接。若向运算放大器U1、U2的非反相端子输入信号，则放大后的信号从运算放大器U1、U2的输出作为差动信号被输出。
由于运算放大器U1、U2的非反相端子成为信号输入端子，因此，仪表放大器具有非常高的输入阻抗。通过使反馈电阻R11、R12的电阻值一致，能够获得高共模抑制比(CMRR)。
此外，仪表放大器的增益能够根据电阻R13的电阻值进行调节，高输入阻抗和共模抑制比不受到电阻R13的电阻值的影响。在通过电阻元件对运算放大器施加负反馈的一般的差动放大电路的情况下，根据电阻元件的电阻值，增益和输入阻抗共同变化，但在仪表放大器的情况下则保持高输入阻抗，而与由负反馈产生的增益的设定无关。
现有技术文献
专利文献
专利文献1日本特开平7-46046号公报
发明内容
发明所要解决的课题
图4(B)为表示用于仪表放大器的一般的运算放大器的构成的图。图4(B)所示的运算放大器具备输入放大段(Q21～24，101)和输出放大段(Q25，R14，C11，102)。输入放大段具有由二个晶体管构成的差动对(Q21，Q22)、作为负载连接于差动对的漏极侧的电流反射镜电路(Q23，Q24)和使一定的电流流过差动对的源极侧的恒流电路101。输出放大段具有构成源极接地型的放大电路的晶体管Q25、作为负载连接于晶体管Q25的漏极的恒流电路102和为了反馈系统的稳定性而限制输出放大段的频带的相位补偿电路(R14，C11)。
其课题在于在以高增益对直流或低频的微小信号进行放大的情况下，使频率越低越增大的闪变噪声(1/f噪声)降低。闪变噪声主要在晶体管产生，因此，若在输入段使用很多晶体管，则由闪变噪声所产生的影响变大。在图4(B)所示的运算放大器的情况下，在输入段使用二个晶体管来作为差动对，由此，若将其使用到图4(A)所示的仪表放大器，则作为整体，在输入段使用四个晶体管。因此，与单独使用运算放大器的情况相比，仪表放大器的输入段的晶体管数量变多，存在闪变噪声大的问题。
本发明是鉴于相关情况而完成的，其目的在于提供一种能够保持高输入阻抗而不受到由负反馈产生的增益的设定的影响，并能够降低输入段的晶体管所引起的噪声的放大电路。
用于解决课题的方法
本发明的放大电路的特征在于，具有：差动对，包含一对第一晶体管以及第二晶体管，上述第一晶体管以及上述第二晶体管分别是根据控制端子与第一端子之间的电压来控制流过上述第一端子与第二端子之间的电流的规定类型的晶体管，在上述一对第一晶体管以及第二晶体管所具有的一对上述控制端子输入差动信号；负载电路，产生与流过上述差动对中的上述一对第一晶体管以及第二晶体管所具有的一对上述第二端子的电流对应的差动信号；输出放大段，对在上述负载电路产生的差动信号进行放大并输出；以及反馈电路，将从上述输出放大段输出的差动信号反馈至上述差动对中的上述一对第一晶体管以及第二晶体管所具有的一对上述第一端子。
根据本发明的放大电路，向上述差动对中的上述一对控制端子输入差动信号，根据流过上述差动对中的上述一对第二端子的电流，在上述负载电路产生差动信号，在该上述负载电路所产生的差动信号在上述输出放大段被放大，从上述输出放大段输出的差动信号被反馈至上述差动对中的上述一对第一端子。由此，上述差动对中的上述一对控制端子的输入阻抗难以受到上述放大电路的负反馈的增益的影响。此外，由于在上述差动对中的上述一对第一晶体管以及第二晶体管进行输入段的放大，因此，输入段的晶体管所引起的闪变噪声等的低频噪声降低。
优选地，上述放大电路可以具有：第一斩波电路，使向上述差动对中的上述一对控制端子输入的差动信号的极性反复反转，由此使该差动信号的频率成分向高频侧的频带移动；第二斩波电路，使输入到上述输出放大段的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分从上述高频侧的频带返回到原来的频带；以及第三斩波电路，使通过上述反馈电路反馈至上述差动对的上述一对第一端子的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分向上述高频侧的频带移动。上述输出放大段也可以具有使由上述第一斩波电路的上述极性反转动作产生的频率成分衰减的低通滤波特性。
根据上述构成，向上述差动对中的上述一对控制端子输入的差动信号的极性在上述第一斩波电路被反复反转，由此，该差动信号的频率成分向高频侧的频带移动。此外，向上述输出放大段输入的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地通过上述第二斩波电路被反复反转，由此，该差动信号的频率成分从上述高频侧的频带返回到原来的频带。然后，通过上述反馈电路被反馈到上述差动对中的上述一对第一端子的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地通过上述第三斩波电路被反复反转，由此，该差动信号的频率成分向上述高频侧的频带移动。由上述第一斩波电路的上述极性反转动作产生的频率成分由于上述输出放大段所具有的低通滤波特性而衰减。
由此，在包含上述差动对的初段的差动放大段，差动信号的放大是在被移动至闪变噪声等低频噪声的影响小的高频带的状态下进行的，因此，包含于放大结果的差动信号的低频噪声的成分大幅减少。此外，由于上述输出放大段所具有的低通滤波特性，由上述极性反转动作所产生的高频率的成分衰减，因此，上述输出放大段的输出信号成为低频噪声和高频噪声双方均降低的信号。
优选地，上述放大电路可以具有对从上述负载电路向上述第二斩波电路输入的差动信号进行放大的差动放大段。
由此，对于被移动至闪变噪声等低频噪声的影响小的高频带的状态下的差动信号的放大增益提高，因此，包含于输出信号的低频噪声成分降低。
此外，上述放大电路可以具有：电阻电路，设于从公共节点向上述差动对中的上述一对第一端子分流的电流的路线上；可变电阻元件，设于从第一电源线向上述公共节点流动的电流的路线上；以及共模反馈电路，以上述差动对中的上述一对第二端子的共模电压接近与所输入的基准电压对应的规定电压的方式，控制上述可变电阻元件的电阻。
根据上述构成，构成为电流分别从上述第一电源线介由上述可变电阻元件以及上述电阻电路向上述差动对中的上述一对第一端子流动，以上述差动对中的上述一对第二端子的共模电压接近与上述基准电压对应的规定电压的方式，通过上述共模反馈电路对上述可变电阻元件的电阻进行控制。由此，流过差动对的各晶体管的偏置电流难以因电源电压的影响而变化，由电源电压的影响产生的偏置电流的变动得到抑制，上述放大电路的增益稳定化，由电源电压的变动所产生的输出信号的变动降低。
优选地，上述放大电路可以具有：基准电压产生电路，包含：第三晶体管，将从上述第一电源线流出的电流从该第三晶体管的上述第一端子输入并从该第三晶体管的上述第二端子输出，该第三晶体管的上述控制端子与该第三晶体管的上述第二端子连接，该第三晶体管具有与构成上述差动对的上述第一晶体管以及上述第二晶体管相同的导电型；以及第一恒流电路，使恒定的电流从上述第三晶体管的上述第二端子向第二电源线流动，上述基准电压产生电路产生与在上述第三晶体管的上述第一端子与上述第二端子之间所产生的电压对应的上述基准电压。
优选地，上述共模反馈电路可以包含：一对第四晶体管以及第五晶体管，该一对第四晶体管以及第五晶体管的一对上述第一端子和一对上述第二端子被并联连接；第六晶体管，具有与上述一对第四晶体管以及第五晶体管所具有的上述一对第一端子共同连接的上述第一端子；电流反射镜电路，使与从上述一对第四晶体管以及第五晶体管所具有的上述一对第二端子向上述第二电源线流动的电流对应的电流从上述第六晶体管的上述第二端子向上述第二电源线流动；以及第二恒流电路，使恒定的电流从上述第一电源线向上述第四晶体管、上述第五晶体管以及上述第六晶体管所共同连接的上述第一端子流动。该情况下，在上述负载电路所产生的差动信号可以输入到上述一对第四晶体管以及第五晶体管所具有的一对上述控制端子。上述基准电压可以输入到上述第六晶体管的上述控制端子。可以根据在上述第六晶体管的上述第二端子所产生的电压来控制上述可变电阻元件的电阻。
发明效果
根据本发明，能够保持高输入阻抗而不受到由负反馈产生的增益的设定的影响，并能够降低输入段的晶体管所引起的噪声。
附图说明
图1为表示本发明的实施方式的放大电路的构成的一例的图。
图2为表示斩波电路的构成的一例的图。
图3为表示共模反馈电路与基准电压产生电路的构成的一例的图。
图4为表示仪表放大器的基本构成的图。
具体实施方式
图1为表示本发明的实施方式的放大电路的构成的一例的图。
图1所示的放大电路具有：差动对10、负载电路20、输出放大段30、反馈电路40、第一斩波电路51、第二斩波电路52、第三斩波电路53、差动放大段60、电阻电路70、p型MOS晶体管Q9、共模反馈电路80和基准电压发生电路90。
差动对10为本发明的差动对的一个实施方式。
负载电路20为本发明的负载电路的一个实施方式。
输出放大段30为本发明的输出放大段的一个实施方式。
反馈电路40为本发明的反馈电路的一个实施方式。
第一斩波电路51为本发明的第一斩波电路的一个实施方式。
第二斩波电路52为本发明的第二斩波电路的一个实施方式。
第三斩波电路53为本发明的第三斩波电路的一个实施方式。
差动放大段60为本发明的差动放大段的一个实施方式。
电阻电路70为本发明的电阻电路的一个实施方式。
p型MOS晶体管Q9为本发明的可变电阻元件的一个实施方式。
共模反馈电路80为本发明的共模反馈电路的一个实施方式。
基准电压产生电路90为本发明的基准电压产生电路的一个实施方式。
差动对10构成为包含输入差动信号的一对p型MOS第一晶体管Q1、第二晶体管Q2。p型MOS第一晶体管Q1、第二晶体管Q2具备栅极(相当于本发明的控制端子)、源极(相当于本发明的第一端子)和漏极(相当于本发明的第二端子)，根据输入到栅极与源极之间的电压(Vgs)，对源极与漏极之间流动的电流(Id)进行控制。差动对10在p型MOS第一晶体管Q1以及第二晶体管Q2的一对栅极输入差动信号。
第一斩波电路51通过使从输入端子对(I1，I2)向差动对10的一对栅极输入的差动信号的极性反复反转，使差动信号的频率成分向高频侧的频带移动。即，第一斩波电路51通过重复使差动信号的极性反转，将差动信号调制成高频信号。
图2为表示第一斩波电路51的构成的一例的图。
例如，如图2所示，第一斩波电路51具有输入差动信号的二组端子对(T11和T12，T21和T22)和对该端子对之间的连接进行切换的切换电路SW1～SW4。
切换电路SW1对端子T11和端子T21的连接路线进行接通(on)/断开(off)。切换电路SW2对端子T12与端子T22的连接路线进行接通/断开。切换电路SW3对端子T11与端子T22的连接路线进行接通/断开。切换电路SW4对端子T12与端子T21的连接路线进行接通/断开。
在一同接通切换电路SW1和SW2时，切换电路SW3和SW4一同断开。在一同断开切换电路SW1和SW2时，切换电路SW3和SW4一同接通。各切换电路重复这样的切换，由此，在二组端子对(T11和T12，T21和T22)输入输出的差动信号的极性被反复反转。第一斩波电路51的差动信号的极性反转例如可以以一定的频率进行，也可以在规定的范围内一边随机地使频率变化一边进行。
负载电路20为产生与流过差动对10的一对漏极的电流对应的差动信号的电路，例如如图1所示，包含来自一对漏极的电流所流过的电阻R1、R2。电阻R1设于p型MOS第一晶体管Q1的漏极与第二电源线VSS(接地电平)之间的电流路线，电阻R2设于p型MOS第二晶体管Q2的漏极与第二电源线VSS之间的电流路线。理想的是：电阻R1、R2为不包含作为噪声发生源的晶体管等有源元件的无源元件。
差动放大段60为对在负载电路20产生的差动信号进行放大的电路。差动放大段60例如如图4(A)所示的运算放大器的输入放大段(Q21～24，101)那样，构成为包含差动对、恒流电路和负载电路(电流反射镜电路等有源元件的负载，或由电阻元件所产生的负载)。
第二斩波电路52使从差动放大段60输出的差动信号的极性与第一斩波电路51的极性反转同步地反复反转，由此，使差动信号的频率成分从通过第一斩波电路51移动的高频侧的频带返回到原来的频带。即第二斩波电路52通过以消除由第一斩波电路51所产生的极性反转的方式再次进行极性反转，对通过第一斩波电路51调制为高频信号的差动信号进行解调，并使其返回到原来的频带的信号。
第二斩波电路52例如具有如图2所示的构成，进行与上述第一斩波电路51相同的连接路线的切换。
输出放大段30对在第二斩波电路52被返回到原来的频带的差动信号进行放大，并将其从输出端子对(O1，O2)输出。输出放大段30具备用于确保反馈环的稳定性的相位补偿电路，具有通过该相位补偿的作用而一定值以上的高频率成分衰减的低通滤波特性。输出放大段30利用由相位补偿所产生的低通滤波特性，使伴随着第一～第三斩波电路51～53的极性反转动作所产生的高频率成分衰减。
在图1的例子中，输出放大段30具有n型MOS晶体管Q7，Q8、恒流电路31，32和电容C1，C2。n型MOS晶体管Q7，Q8分别构成源极接地型的放大电路。n型MOS晶体管Q7，Q8的源极与第二电源线VSS连接，漏极介由作为负载的恒流电路31，32与第一电源线VDD连接，向栅极输入来自第二斩波电路52的差动信号。输出放大段30从该n型MOS晶体管Q7，Q8的漏极向输出端子对(O1，O2)输出差动信号。电容C1，C2为抑制高频增益的相位补偿电路，分别连接于n型MOS晶体管Q7，Q8的漏极与栅极之间。
反馈电路40将从输出放大段30输出的差动信号反馈至差动对10的一对源极。在图1的例子中，反馈电路40具有分别连接输出放大段30的输出(n型MOS晶体管Q7，Q8的漏极)和差动对10的一对源极的电阻R6，R7。
第三斩波电路53使通过反馈电路40被反馈至差动对10的一对源极的差动信号的极性与第一斩波电路51的极性反转同步地反复反转，由此，使差动信号的频率成分再次向高频侧的频带移动。即第三斩波电路53在通过反馈电路40向差动对10进行反馈之前，以成为与差动对10的被调制的差动信号同步的信号的方式，再次对通过第二斩波电路52从差动对10的被调制的差动信号解调的差动信号进行调制。
第三斩波电路53例如具有如图2所示的构成，进行与上述第一斩波电路51以及第二斩波电路52相同的连接路线的切换。
电阻电路70设于从公共节点N向差动对10的一对源极分流的电流的路线，设定差动对10的偏压或由反馈电路40的负反馈所产生的放大电路的增益等。在图1的例子中，电阻电路70具有电阻R3、R4、R5。电阻R3设于从公共节点N向p型MOS第一晶体管Q1的源极流动的电流的路线。电阻R4设于从公共节点N流向p型MOS第二晶体管Q2的源极的电流的路线。电阻R5连接于p型MOS第一晶体管Q1与第二晶体管Q2的源极之间。
p型MOS晶体管Q9设于从第一电源线VDD流向公共节点N的电流的路线，作为电阻值根据从共模反馈电路80输出的偏压Vc而变化的可变电阻元件发挥作用。p型MOS晶体管Q9的源极连接于第一电源线VDD，漏极连接于公共节点N，向栅极输入偏压Vc。
共模反馈电路80以差动对10的一对漏极的共模电压接近与在基准电压产生电路90所产生的基准电压Vr对应的规定电压的方式，对p型MOS晶体管Q9的电阻值进行控制。
图3为表示共模反馈电路80和基准电压产生电路90的构成的一例的图。
在图3的例子中，共模反馈电路80具有p型MOS第四晶体管Q4、第五晶体管Q5、第六晶体管Q6、电流反射镜电路81和第二恒流电路82。基准电压产生电路90具有p型MOS第三晶体管Q3和第一恒流电路91。
p型MOS第三晶体管Q3将从第一电源线VDD流出的电流从源极输入从漏极输出。在图3的例子中，p型MOS第三晶体管Q3的源极连接于第一电源线VDD，其栅极连接于漏极，栅极与漏极的连接点介由第一恒流电路91连接于接地电平的第二电源线VSS。第一恒流电路91使恒定的电流从p型MOS第三晶体管Q3的漏极流向第二电源线VSS。基准电压产生电路90将在p型MOS第三晶体管Q3的栅极与漏极的连接点所产生的电压作为基准电压Vr供给至共模反馈电路80。
p型MOS第四晶体管Q4和第五晶体管Q5的漏极和源极被并联连接(彼此的漏极之间被连结和彼此的源极之间被连接)。p型MOS第六晶体管Q6的源极与p型MOS第四晶体管Q4以及第五晶体管Q5的源极共同连接。
电流反射镜电路81使与从p型MOS第四晶体管Q4以及第五晶体管Q5的漏极流向第二电源线VSS的电流对应的电流从p型MOS第六晶体管Q6的漏极流向第二电源线VSS。
图3的例子中，电流反射镜电路81具有n型MOS晶体管Q10，Q11。n型MOS晶体管Q10的漏极和栅极连接于p型MOS第四晶体管Q4的漏极以及第五晶体管Q5的漏极，其源极连接于第二电源线VSS。n型MOS晶体管Q11的漏极连接于p型MOS第六晶体管Q6的漏极，其栅极连接于n型MOS晶体管Q10的栅极，其源极连接于第二电源线VSS。
第二恒流电路82使恒定的电流从第一电源线VDD流向p型MOS第四晶体管48、第五晶体管Q5以及第六晶体管Q6共同连接的源极。
p型MOS第四晶体管Q4的栅极和第五晶体管Q5的栅极被输入通过差动对10的漏极电流在负载电路20产生的差动电压(Vd1，Vd2)。具体地讲，差动对10的p型MOS第一晶体管Q1的漏极连接于p型MOS第四晶体管Q4的栅极，差动对10的p型MOS第二晶体管Q2的漏极连接于p型MOS第五晶体管Q5的栅极。
此外，p型MOS第六晶体管Q6的栅极输入在基准电压产生电路90所产生的基准电压Vr。具体地讲，p型MOS第三晶体管Q3的栅极和漏极连接于p型MOS第六晶体管Q6的栅极。
而且，p型MOS晶体管Q9的栅极将在p型MOS第六晶体管Q6的漏极所产生的电压作为偏压Vc输入。
在此，对具有上述构成的本实施方式的放大电路的动作加以说明。为了易于理解，首先，对使第一～第三斩波电路51～53的极性反转动作停止的直流状态下的动作加以说明。
在图1所示的放大电路中，通过差动对10、负载电路20、电阻电路70以及p型MOS晶体管Q5构成初段的差动放大段。在初段的差动放大段被放大的差动信号在差动放大段60以及输出放大段30进一步被放大。在输出放大段30所输出的差动信号介由反馈电路40被负反馈至初段的差动放大段(差动对10的源极)。
在初段的差动放大段，输入到输入端子对(I1，I2)的差动电压为零的情况下，以流入差动对10的p型MOS第一晶体管Q1以及第二晶体管Q2的电流几乎相等的方式，设定负载电路20、电阻电路70、反馈电路40等各元件的值。
若输入端子I1的电压比输入端子I2的电压低，则流入p型MOS第一晶体管Q1的漏极电流比p型MOS第二晶体管Q2的漏极电流大。该情况下，电阻R1的电压高于电阻R2的电压，n型MOS晶体管Q7的栅极电压高于n型MOS晶体管Q8的栅极电压，因此，输出端子O1的电压比输出端子O2低。若输出端子O1的电压比输出端子O2低，则流入反馈电路40的电阻R6的电流比流入电阻R7的电流大，因此，负反馈向使流入p型MOS第一晶体管Q1的源极的电流比流入p型MOS第二晶体管Q2的源极的电流小的方向发挥作用。
另一方面，若输入端子I1的电压比输入端子I2的电压高，则通过与上述相反的动作，输出端子O1的电压比输出端子O2低，并且负反馈向抑制其增益的方向发挥作用。
若设为通过初段的差动放大段(10，20，70，Q9)、次段的差动放大段60以及输出放大段30所产生的3段增益非常大，则施加了负反馈的状态下的放大电路的增益主要通过反馈电路40的阻抗、从与反馈电路40的连接点观察到的初段的差动放大段的阻抗来设定。另一方面，在图1所示的放大电路中，输入端子对(I1，I2)直接连接于p型MOS第一晶体管Q1以及第二晶体管Q2的栅极，由此，放大电路的输入阻抗几乎不受到来自连接于p型MOS的第一晶体管Q1以及第二晶体管Q2的漏极、源极侧的电路的影响。即，在图1所示的放大电路中，保持高输入阻抗而不受到由负反馈产生的增益的设定的影响。
这样一来，在图1所示的放大电路中，存在的优点是能够保持高输入阻抗而不受到增益的设定的影响，而另一方面，输出信号被反馈至差动对10的源极侧，由此，存在的问题是：输出信号容易受到电源线的电压变动的影响，电源抑制比(PSRR)下降。
即，在图1所示的放大电路中，若构成差动对10的第一以及第二晶体管(Q1，Q2)的跨导gm变化，则与此相应地，从与反馈电路40的连接点观察到的初段的差动放大段的阻抗变化，结果，在施加了负反馈的状态下的放大电路的增益变化。MOS晶体管的跨导gm根据流入漏极的偏置电流变化，由此，若偏置电流根据电源电压的变动而变化，则施加了负反馈的状态下的放大电路的增益变化，根据此增益的变化，在输出信号产生变动。
如图4所示的仪表放大器，在向MOS晶体管的高阻抗的栅极反馈输出信号的方式的情况下，即使MOS晶体管的跨导gm稍有变动，施加了负反馈的状态下的放大电路的增益也不会与此相应地产生大的变化。对此，在图1所示的放大电路中，由于MOS晶体管的跨导gm成为决定施加了负反馈的状态下的放大电路的增益的要素之一，因此，跨导gm的变动会直接带来增益的变动。
因此，在图1所示的放大电路中，为了抑制由这样的电源电压的变动所引起的输出信号的变动，以在负载电路20产生的差动电压(Vd1，Vd2)的同相电压被保持为恒定的电压的方式，控制p型MOS晶体管Q9的电阻值。
在图3所示的共模反馈电路80中，若差动电压(Vd1，Vd2)的同相电压上升，则流入p型MOS第四晶体管Q4、第五晶体管Q5的电流之和减少，流入电流反射镜电路81的n型MOS晶体管Q10电流减少，与此相应地，n型MOS晶体管Q11的阻抗增大。另一方面，若流入p型MOS第四晶体管Q4、第五晶体管Q5的电流之和减少，则以使与此减少量相当的电流流向p型MOS第六晶体管Q6的方式，通过恒流电路82来调节p型MOS第六晶体管Q6的源极电位，p型MOS第六晶体管Q6的阻抗减少。由于n型MOS晶体管Q11的阻抗增大，p型MOS第六晶体管Q6的阻抗减少，因此，从p型MOS第六晶体管Q6的漏极输出的偏压Vc向上升方向变化。若偏压Vc向上升方向变化，则p型MOS晶体管Q9的电阻值变大，因此，从第一电源线VDD介由p型MOS晶体管Q9流动的差动对10的偏置电流减少，反馈向抑制差动电压(Vd1，Vd2)的同相电压的上升的方向发挥作用。
另一方面，若差动电压(Vd1，Vd2)的同相电压下降，则通过与上述相反的动作，从p型MOS第六晶体管Q6的漏极输出的偏压Vc向下降方向变化，反馈向抑制差动电压(Vd1，Vd2)的同相电压的下降的方向发挥作用。
通过这样的负反馈动作，以向对应于基准电压Vr的规定电压接近的方式控制差动电压(Vd1，Vd2)的同相电压。
若以差动电压(Vd1，Vd2)的同相电压成为恒定的方式进行控制，则流入负载电路20的差动对10的偏置电流成为恒定，对应于电源电压的变动的偏置电流的变动得到抑制，对应于偏置电流的变动的放大电路的增益的变动得到抑制，因此，作为结果，对应于电源电压的变动的输出信号的变动得到抑制。
另外，在图3所示的基准电压产生电路90中，基于连接有栅极和漏极的p型MOS第三晶体管Q3的栅极-源极间的电压产生基准电压Vr，因此，若通过温度的影响，p型MOS第三晶体管Q3的阈值电压Vth变化，则与此相应地，基准电压Vr变化，电压(Vd1，Vd2)的同相电压变化。另一方面，具有与p型MOS第三晶体管Q3相同导电型的差动对10的p型MOS第一晶体管Q1以及第二晶体管Q2也与p型MOS第三晶体管Q3同样地由于温度的影响，其阈值电压Vth变化。因此，与p型MOS第三晶体管Q3的阈值电压Vth的变化相伴的电压(Vd1，Vd2)的同相电压的变化和p型MOS第一晶体管Q1以及第二晶体管Q2的阈值电压Vth的变化互相抵消，由温度的影响所产生的放大电路的增益的变动得到抑制。
以上为图1～图3所示的放大电路的直流状态的动作。
接下来，对在第一～第三斩波电路51～53进行了极性反转动作的情况加以说明。
该情况下，基本上与直流状态的情况相同地，也是进行差动信号的放大，但与直流状态的情况的不同点在于：在初段的差动放大段(10，20，70，Q9)和次段的差动放大段60被放大的差动信号的频率成分移动至比直流状态的情况高的频带。在对直流或低频的微小信号进行放大方面成为障碍的闪变噪声(1/f噪声)随着频率的降低而增大，而在高频带则几乎不存在。因此，在初段的差动放大段(10，20，70，Q9)和次段的差动放大段60，在几乎不存在闪变噪声的高频带对差动信号进行放大，因此，包含于被放大的输出信号的闪变噪声成分大幅度变小。此外，在输出放大段30，利用由相位补偿产生的低通滤波特性，伴随着第一～第三斩波电路51～53的极性反转动作所产生的高频率成分衰减。结果，从输出放大段30输出的差动信号成为闪变噪声和第一～第三斩波电路51～53的噪声均被去除的非常低噪声的信号。
如以上说明的那样，根据本实施方式的放大电路，差动信号输入到差动对10的一对栅极，在连接于差动对10的漏极的负载电路20所产生的差动信号在输出放大段30被放大，此放大后的差动信号介由反馈电路40被反馈至差动对10的一对源极。由此，在差动对10的一对栅极，能够保持高输入阻抗而不受到放大电路的负反馈的增益的影响，并能够通过差动对10的一对p型MOS第一晶体管Q1以及第二晶体管Q2进行输入段的放大，因此，与以往相比，能够减少输入段的晶体管的数量，降低闪变等的噪声。
因此，例如能够以非常低的噪声对从惠斯通电桥型的电阻传感器等输入的直流或低频的微小信号进行放大，并能够实现高精度的传感器。
由于输入段的晶体管的数量变少，因此能够减少消耗电流，并能够使电路规模变小。
此外，根据本实施方式的放大电路，构成为电流从第一电源线VDD介由p型MOS晶体管Q9以及电阻电路70分别流入差动对10的一对源极，以差动对10的一对漏极的共模电压接近对应于基准电压Vr的规定电压的方式，控制p型MOS晶体管Q5的电阻。由此，流入差动对10的各晶体管(Q1，Q2)的偏置电流难以因电源电压的影响而变化，因此，能够抑制由电源电压的影响所产生的偏置电流的变动，使放大电路的增益稳定化，减少由电源电压的变动所产生的输出信号的变动。
而且，根据本实施方式的放大电路，输入到差动对10的差动信号的极性通过第一斩波电路51被反复反转，由此，差动信号的频率成分向高频侧的频带移动。此外，向输出放大段30输入的差动信号的极性与第一斩波电路51的极性反转动作同步地通过第二斩波电路52被反复反转，由此，差动信号的频率成分从高频侧的频带返回至原来的频带。而且，从差动放大段60通过反馈电路40被反馈至差动对10的差动信号的极性与第一斩波电路51的极性反转动作同步地通过第三斩波电路53被反复反转，由此，差动信号的频率成分向高频侧的频带移动。
因此，在包含差动对10的初段的差动放大段，在被移动至闪变噪声的影响小的高频带的状态下进行差动信号的放大，因此，能够大幅度地降低包含于放大结果的差动信号中的闪变噪声的成分。
此外，根据本实施方式的放大电路，包含于通过第二斩波电路52返回到原来频带的差动信号中的、由极性反转动作所产生的频率成分因差动放大段60的低通滤波特性而衰减，因此，能够获得闪变噪声和由极性反转动作所产生的噪声的双方已降低的噪声非常小的输出信号。
而且，差动放大段60的低通滤波特性兼带着由用于确保负反馈系统的稳定性的相位补偿所产生的频带限制，因此，能够抑制电路规模的增大，而无需另外设置用于去除由极性反转动作所产生的噪声的滤波电路。
图4所示的以往的仪表放大器在运算放大器U1，U2的内部进行相位补偿(C11，R14)，因此，具有难以谋求使用了斩波电路的低频噪声的削减的课题，但在本实施方式的放大电路中，使高频率的成分不通过进行相位补偿的低速动作的输出放大段30，因此，能够一边进行相位补偿，一边谋求由斩波(极性反转动作)所产生的低频噪声的削减。
以上，对本发明的几个实施方式进行了说明，但本发明并不限于上述实施方式，而是包含各种变化。即，上述实施方式中所列举的电路构成是一例，能够置换为实现相同功能的其他电路。
例如，在上述实施方式中，使用p型MOS晶体管作为差动对，但本发明并不限于此。在本发明的其他实施方式中，也可以使用n型MOS晶体管构成差动对。此外也能够使用MOS晶体管以外的半导体元件(例如双极晶体管)，构成差动对和其他电路。
在上述实施方式中，第一电源线的电压高于第二电源线的电压，但会根据晶体管的种类的不同，将第一电源线设为接地电平，将第二电源线设为电源电压。
上述实施方式中，在反馈电路40与差动对10之间设有第三斩波电路53，但在本发明的其他实施方式中，也可以在斩波电路53与差动对10之间设置反馈电路。
符号说明
10差动对，20负载电路，30输出放大段，40反馈电路，51第一斩波电路，52第二斩波电路，53第三斩波电路，60差动放大段，70电阻电路，80共模反馈电路，81电流反射镜电路，82第二恒流电路，90基准电压产生电路，91第一恒流电路，Q1第一晶体管，Q2第二晶体管，Q3第三晶体管，Q4第四晶体管，Q5第五晶体管，Q6第六晶体管，R1～R5电阻，C1，C2电容。

Claims (8)

1.一种放大电路，其特征在于，具有：
差动对，包含成为一对的第一晶体管以及第二晶体管，上述第一晶体管以及上述第二晶体管分别是根据控制端子与第一端子之间的电压对流过上述第一端子与第二端子之间的电流进行控制的规定类型的晶体管，在上述成为一对的第一晶体管以及第二晶体管所具有的一对上述控制端子中输入差动信号；
负载电路，产生与流过上述差动对中的上述成为一对的第一晶体管以及第二晶体管所具有的一对上述第二端子的电流对应的差动信号；
输出放大段，对在上述负载电路产生的差动信号进行放大并输出；
反馈电路，将从上述输出放大段输出的差动信号反馈至上述差动对中的上述成为一对的第一晶体管以及第二晶体管所具有的一对上述第一端子；
第一斩波电路，使向上述差动对中的上述一对控制端子输入的差动信号的极性反复反转，由此使该差动信号的频率成分向高频侧的频带移动；
第二斩波电路，使输入到上述输出放大段的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分从上述高频侧的频带返回到原来的频带；以及
第三斩波电路，使通过上述反馈电路反馈至上述差动对中的上述一对第一端子的差动信号的极性与上述第一斩波电路的上述极性反转动作同步地反复反转，由此使该差动信号的频率成分向上述高频侧的频带移动，
上述输出放大段具有使由上述第一斩波电路的上述极性反转动作产生的频率成分衰减的低通滤波特性。
2.根据权利要求1所述的放大电路，其特征在于，具有：
差动放大段，对从上述负载电路向上述第二斩波电路输入的差动信号进行放大。
3.根据权利要求1或2所述的放大电路，其特征在于，具有：
电阻电路，设于从公共节点向上述差动对中的上述一对第一端子分流的电流的路线上；
可变电阻元件，设于从第一电源线向上述公共节点流动的电流的路线上；以及
共模反馈电路，以使上述差动对中的上述一对第二端子的共模电压接近与输入的基准电压对应的规定电压的方式，控制上述可变电阻元件的电阻。
4.根据权利要求3所述的放大电路，其特征在于，具有：
基准电压产生电路，包含：
第三晶体管，将从上述第一电源线流出的电流从该第三晶体管的第一端子输入并从该第三晶体管的第二端子输出，该第三晶体管的控制端子与该第三晶体管的上述第二端子连接，该第三晶体管具有与构成上述差动对的上述第一晶体管以及上述第二晶体管相同的导电型；以及
第一恒流电路，使恒定的电流从上述第三晶体管的上述第二端子向第二电源线流动，
上述基准电压产生电路产生与在上述第三晶体管的上述第一端子与上述第二端子之间产生的电压对应的上述基准电压。
5.根据权利要求4所述的放大电路，其特征在于，
上述共模反馈电路包含：
成为一对的第四晶体管以及第五晶体管，该成为一对的第四晶体管以及第五晶体管的一对第一端子和一对第二端子被并联连接；
第六晶体管，具有与上述成为一对的第四晶体管以及第五晶体管所具有的上述一对第一端子共同连接的第一端子；
电流反射镜电路，使与从上述成为一对的第四晶体管以及第五晶体管所具有的上述一对第二端子向上述第二电源线流动的电流对应的电流从上述第六晶体管的第二端子向上述第二电源线流动；以及
第二恒流电路，使恒定的电流从上述第一电源线向上述第四晶体管、上述第五晶体管以及上述第六晶体管所共同连接的上述第一端子流动，
将在上述负载电路产生的差动信号输入到上述一对第四晶体管以及第五晶体管所具有的一对控制端子，
将上述基准电压输入到上述第六晶体管的控制端子，
根据在上述第六晶体管的上述第二端子产生的电压来控制上述可变电阻元件的电阻。
6.一种放大电路，其特征在于，具有：
差动对，包含成为一对的第一晶体管以及第二晶体管，上述第一晶体管以及上述第二晶体管分别是根据控制端子与第一端子之间的电压对流过上述第一端子与第二端子之间的电流进行控制的规定类型的晶体管，在上述成为一对的第一晶体管以及第二晶体管所具有的一对上述控制端子中输入差动信号；
负载电路，产生与流过上述差动对中的上述成为一对的第一晶体管以及第二晶体管所具有的一对上述第二端子的电流对应的差动信号；
输出放大段，对在上述负载电路产生的差动信号进行放大并输出；
反馈电路，将从上述输出放大段输出的差动信号反馈至上述差动对中的上述成为一对的第一晶体管以及第二晶体管所具有的一对上述第一端子；
电阻电路，设于从公共节点向上述差动对中的上述一对第一端子分流的电流的路线上；
可变电阻元件，设于从第一电源线向上述公共节点流动的电流的路线上；以及
共模反馈电路，以使上述差动对中的上述一对第二端子的共模电压接近与输入的基准电压对应的规定电压的方式，控制上述可变电阻元件的电阻。
7.根据权利要求6所述的放大电路，其特征在于，具有：
基准电压产生电路，包含：
第三晶体管，将从上述第一电源线流出的电流从该第三晶体管的第一端子输入并从该第三晶体管的第二端子输出，该第三晶体管的控制端子与该第三晶体管的上述第二端子连接，该第三晶体管具有与构成上述差动对的上述第一晶体管以及上述第二晶体管相同的导电型；以及
第一恒流电路，使恒定的电流从上述第三晶体管的上述第二端子向第二电源线流动，
上述基准电压产生电路产生与在上述第三晶体管的上述第一端子与上述第二端子之间产生的电压对应的上述基准电压。
8.根据权利要求7所述的放大电路，其特征在于，
上述共模反馈电路包含：
成为一对的第四晶体管以及第五晶体管，该成为一对的第四晶体管以及第五晶体管的一对第一端子和一对第二端子被并联连接；
第六晶体管，具有与上述成为一对的第四晶体管以及第五晶体管所具有的上述一对第一端子共同连接的第一端子；
电流反射镜电路，使与从上述成为一对的第四晶体管以及第五晶体管所具有的上述一对第二端子向上述第二电源线流动的电流对应的电流从上述第六晶体管的第二端子向上述第二电源线流动；以及
第二恒流电路，使恒定的电流从上述第一电源线向上述第四晶体管、上述第五晶体管以及上述第六晶体管所共同连接的上述第一端子流动，
将在上述负载电路产生的差动信号输入到上述一对第四晶体管以及第五晶体管所具有的一对控制端子，
将上述基准电压输入到上述第六晶体管的控制端子，
根据在上述第六晶体管的上述第二端子产生的电压来控制上述可变电阻元件的电阻。
CN201480050131.9A 2013-09-13 2014-09-05 放大电路 Active CN105556834B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013190917 2013-09-13
JP2013-190917 2013-09-13
PCT/JP2014/073497 WO2015037532A1 (ja) 2013-09-13 2014-09-05 増幅回路

Publications (2)

Publication Number Publication Date
CN105556834A CN105556834A (zh) 2016-05-04
CN105556834B true CN105556834B (zh) 2018-06-26

Family

ID=52665638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480050131.9A Active CN105556834B (zh) 2013-09-13 2014-09-05 放大电路

Country Status (4)

Country Link
US (1) US9685914B2 (zh)
JP (1) JP6194004B2 (zh)
CN (1) CN105556834B (zh)
WO (1) WO2015037532A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587626B (zh) * 2016-07-05 2017-06-11 絡達科技股份有限公司 運算放大器電路
CN106685367B (zh) * 2016-11-28 2023-10-20 中核核电运行管理有限公司 核电站堆芯核测系统使用的高性能信号处理模块
CN106921384B (zh) * 2017-02-09 2021-04-13 刘珂 传感器读出电路
CN107393497A (zh) * 2017-08-30 2017-11-24 上海天马微电子有限公司 显示面板和显示装置
WO2019208122A1 (ja) * 2018-04-27 2019-10-31 パナソニックＩｐマネジメント株式会社 増幅回路
TWI670932B (zh) * 2019-02-12 2019-09-01 財團法人國家實驗研究院 訊號處理電路
JP7278122B2 (ja) * 2019-03-22 2023-05-19 三菱電機株式会社 チョッパ増幅器
CN113037236B (zh) * 2019-12-09 2022-10-14 圣邦微电子（北京）股份有限公司 一种运算放大器
CN114094946B (zh) * 2021-11-29 2024-05-03 中国海洋大学 用于电容性海洋惰性材料电极的超低噪声信号放大电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823093A (en) * 1981-05-27 1989-04-18 Frey Douglas R Dynamically biased voltage controlled element
CN1189011A (zh) * 1996-11-20 1998-07-29 日本电气株式会社 直流偏移消除电路和利用该电路的方法
US6100759A (en) * 1998-02-27 2000-08-08 Stmicroelectronics S.R.L. Low noise, integrated AC differential amplifier
CN101689838A (zh) * 2007-06-27 2010-03-31 哉英电子股份有限公司 信号转换电路以及轨对轨电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228845A (en) 1975-08-29 1977-03-04 Nippon Gakki Seizo Kk Negative feedback amplification circuit
US5206602A (en) * 1992-04-30 1993-04-27 Hewlett-Packard Company Biomedical amplifier circuit
JPH0746046A (ja) * 1993-07-27 1995-02-14 Konica Corp 磁気ヘッド信号増幅回路
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
JP4354473B2 (ja) * 2006-09-07 2009-10-28 株式会社半導体理工学研究センター 容量帰還型チョッパ増幅回路
US7525381B2 (en) * 2007-03-09 2009-04-28 Analog Devices, Inc. Amplifier structures that enhance transient currents and signal swing
US7719351B2 (en) * 2007-05-17 2010-05-18 National Semiconductor Corporation Autozeroing current feedback instrumentation amplifier
JP5332316B2 (ja) * 2008-05-30 2013-11-06 富士通株式会社 差動増幅回路
JP5233882B2 (ja) * 2009-07-10 2013-07-10 富士通株式会社 チョッパアンプ
JP5419635B2 (ja) * 2009-10-26 2014-02-19 キヤノン株式会社 全差動増幅器、全差動増幅器を用いた光電変換装置、および撮像システム
WO2012053133A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
JP2013026910A (ja) * 2011-07-22 2013-02-04 Elpida Memory Inc 半導体装置
JP2013038603A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 全差動増幅器
JP2013038663A (ja) 2011-08-09 2013-02-21 Fujitsu Ltd マルチキャリア送信装置およびマルチキャリア送信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823093A (en) * 1981-05-27 1989-04-18 Frey Douglas R Dynamically biased voltage controlled element
CN1189011A (zh) * 1996-11-20 1998-07-29 日本电气株式会社 直流偏移消除电路和利用该电路的方法
US6100759A (en) * 1998-02-27 2000-08-08 Stmicroelectronics S.R.L. Low noise, integrated AC differential amplifier
CN101689838A (zh) * 2007-06-27 2010-03-31 哉英电子股份有限公司 信号转换电路以及轨对轨电路

Also Published As

Publication number Publication date
WO2015037532A1 (ja) 2015-03-19
US20160190998A1 (en) 2016-06-30
JP6194004B2 (ja) 2017-09-06
JPWO2015037532A1 (ja) 2017-03-02
US9685914B2 (en) 2017-06-20
CN105556834A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105556834B (zh) 放大电路
KR101947663B1 (ko) 차동 증폭기
US7750737B2 (en) Common mode stabilization in a fully differential amplifier
TWI325223B (en) Amplifier with common-mode feedback circuit
US20130169361A1 (en) Multi-Stage Fully Differential Amplifier with Controlled Common Mode Voltage
TWI434510B (zh) 差動接收器
JPS60116212A (ja) 共通モ−ド帰還を有する差動演算増幅器
TWI384751B (zh) 可消除直流電壓偏移之運算放大器
EP4080761A1 (en) Analog front-end circuit for bioelectric sensor
US8169263B2 (en) Differential gm-boosting circuit and applications
JP6212307B2 (ja) 多出力相互コンダクタンス増幅器に基づく計装用増幅器
CN115016586B (zh) 低压差线性稳压器与其控制系统
US8717083B2 (en) Limiting amplifier and method thereof
CN102570989B (zh) 运算放大电路
US20170241807A1 (en) Readout circuit
CN105099382B (zh) 差分放大电路
Mohamed et al. A readout circuit for tunnel magnetoresistive sensors employing an ultra-low-noise current source
Patra et al. An enhanced recycling folded cascade OTA with a positive feedback
Jain To design high CMRR, high slew rate instrumentation amplifier using OTA and CDTA for biomedical application
JP4180411B2 (ja) トランスコンダクタンス増幅器
CN102969994B (zh) 电压可变增益放大电路
CN116032283A (zh) 一种带dcoc校准的可编程增益放大电路及实现方法
JP2019022179A (ja) 演算増幅器
KR101951234B1 (ko) 공통 모드 피드백의 비정상 동작을 회복시키기 위한 아날로그 증폭기
JP4867066B2 (ja) 増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Alpine Alpine Company

Address before: Tokyo, Japan, Japan

Patentee before: Alps Electric Co., Ltd.