[go: up one dir, main page]

CN105378904A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105378904A
CN105378904A CN201480038561.9A CN201480038561A CN105378904A CN 105378904 A CN105378904 A CN 105378904A CN 201480038561 A CN201480038561 A CN 201480038561A CN 105378904 A CN105378904 A CN 105378904A
Authority
CN
China
Prior art keywords
layer
collector
mentioned
type gaas
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480038561.9A
Other languages
English (en)
Other versions
CN105378904B (zh
Inventor
梅本康成
黑川敦
西明恒和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105378904A publication Critical patent/CN105378904A/zh
Application granted granted Critical
Publication of CN105378904B publication Critical patent/CN105378904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体装置。在双极晶体管中，集电极层(3)由n型GaAs层(3a)(Si浓度：约5×1015cm-3，膜厚：约350nm)，p型GaAs层(3b)(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)以及n型GaAs层(3c)Si浓度：约5×1015cm-3，膜厚：约500nm)三层的半导体层形成。p型GaAs层(3b)的层浓度被设定为比1×1011cm-2低。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是，涉及具备双极晶体管的半导体装置。
背景技术
近年，作为构成移动终端等功率放大器模块的晶体管，应用异质结双极晶体管。这种双极晶体管被称为HBT(HeteroJunctionBipolarTransistor)。
这里，作为那样的双极晶体管的第一现有例，对非专利文献1列举的双极晶体管进行说明。如图30所示，在双极晶体管中，子集电极层102被形成为与GaAs等半导体基板101接触，集电极层103被形成为与该子集电极层102接触。基极层104被形成为与集电极层103接触，发射极层105被形成为与该基极层104接触。发射极电极111被形成为与发射极层105接触。基极电极110被形成为与基极层104接触。集电极电极109被形成为与子集电极层102接触。
在第一现有例所涉及的双极晶体管中，发射极层105与基极层104构成异质结。另外，发射极层105的带隙设定为比基极层104的带隙大。并且，在集电极层103中，形成为杂质浓度在厚度方向(深度方向)均匀。
接下来，作为双极晶体管的第二现有例，对日本特开平02－291135号公报(专利文献1)列举的双极晶体管进行说明。如图31所示，在第二现有例所涉及的双极晶体管中，特别是，集电极层103由第一集电极层103a、第二集电极层103b以及第三集电极层103c形成，杂质浓度相对较低的第一集电极层103a与较高的第二集电极层103b接合。此外，其以外的构成与第一现有例所涉及的双极晶体管相同，所以对同一部件赋予同一附图标记，且不重复它们的说明。
专利文献1：日本特开平02－291135号公报
非专利文献1：Min-ChangTu,Herng-YihUeng,andYu-ChiWang:“PerformanceofHigh-ReliabilityandHigh-LinearityInGaP/GaAsHBTPAsforWirelessCommunication”IEEETRANSACTIONSONELECTRONDEVICES,VOL.57,NO.1,JANUARY(2010)p188.
在异质结双极晶体管中，从抑制调制失真、抑制功率增益(gain)的集电极电压变动的观点来看，希望相对于基极-集电极间的电压的变动(变化)，基极与集电极之间的电容(基极-集电极间电容)的变化较小。即，希望在实用的基极-集电极间的电压的范围内，基极-集电极间电容固定(线性)。
通过模拟计算基极-集电极间电容与基极-集电极间电压的关系的结果(图表)如图32所示。该图表是在不脱离文献的主旨的范围内，改变集电极浓度参数进行计算的结果。如图32所示，在第一现有例以及第二现有例中，在作为通常的使用范围的基极-集电极间电压的范围(Vbc＝－4～0V左右)内，基极-集电极间电容Cbc变化1.5～2.0倍左右。并且，在基极-集电极间电压Vbc为正的区域，基极-集电极间电容Cbc的图表迅速地上升，在包含正区域的基极-集电极间电压的范围(Vbc＝－4～0.4左右)内，基极-集电极间电容Cbc变化2.0～2.5倍左右，线性较差。
作为功率放大器模块所使用的双极晶体管，有以相对较高的电压动作的情况、和以相对较低的电压动作的情况。因此，在第一现有例以及第二现有例的结构中，相对于实用的基极-集电极间电压的范围(变动)，基极-集电极间电容变动，存在调制失真较大、功率增益根据集电极电压较大地变动这样的问题。
发明内容
本发明是为了解决上述问题点而提出的，其目的在于提供抑制基极-集电极间电容的变动的半导体装置。
本发明所涉及的半导体装置具有集电极层、基极层以及发射极层。基极层形成在集电极层上。发射极层形成在基极层上。集电极层具备第一导电型半导体层、和至少一层的第二导电型半导体层。第二导电型半导体层的层浓度的总和被设定为比1×1011cm-2低。
根据本发明所涉及的半导体装置，集电极层具备第一导电型半导体层、和至少一层的第二导电型半导体层，该第二导电型半导体层的层浓度的总和被设定为比1×1011cm-2低。由此，能够抑制基极-集电极间电容的变动(变化)，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
优选第二导电型半导体层形成为被第一导电型半导体层夹着，第二导电型半导体层被配置成，从集电极层中的基极层侧的端面到第二导电型半导体层与第一导电型半导体层的接合面中位于基极层侧的基极层侧接合面的距离在相当于集电极层的厚度的10～70％的厚度的距离的范围内。
由此，能够可靠地抑制基极-集电极间电容的变动。
并且，优选第二导电型半导体层被配置成，从端面到基极层侧接合面的距离在相当于集电极层的厚度的30～60％的厚度的距离的范围内。
由此，能够更可靠地抑制基极-集电极间电容的变动。
优选第二导电型半导体层被配置成介于第一导电型半导体层间，第二导电型半导体层的杂质浓度被设定为比分别与第二导电型半导体层接触的第一导电型半导体层的部分的杂质浓度低。
据此，也能够抑制基极-集电极间电容的变动。
优选子集电极层形成在半导体基板与集电极层之间，第一导电型半导体层中的杂质浓度被设定为，成为从第二导电型半导体层朝向子集电极层侧增加的趋势。此外，所谓的增加的趋势是指杂质浓度单调增加，或者，即使不仅阶梯状地增加，在中途也存在杂质浓度降低的位置，但从第二导电型半导体层朝向子集电极层侧作为整体增加即可。
另外，优选第一导电型半导体层包括掺杂了杂质的杂质浓度层、和具有比杂质浓度层的杂质浓度高的杂质浓度的第一高浓度层，子集电极层形成在半导体基板与集电极层之间，第一高浓度层形成在子集电极层侧，杂质浓度层形成在基极层侧。
据此，能够使子集电极层侧的电场缓和，能够使集电极耐压提高。
优选作为第二导电型半导体层的配置方式，第二导电型半导体层被配置成介于杂质浓度层与第一高浓度层之间。另外，第一导电型半导体层包括具有比杂质浓度层的杂质浓度低的杂质浓度的低浓度层，低浓度层配置在第二导电型半导体层与第一高浓度层之间。
并且，优选第一导电型半导体层包括具有比杂质浓度层的杂质浓度高的杂质浓度的第二高浓度层，第二高浓度层被配置成与基极层接触。
由此，能够抑制克尔克效应。
另外，优选第一导电型半导体层以及第二导电型半导体层由相同的半导体形成。优选发射极层与基极层构成异质结，发射极层的带隙被设定为比基极层的带隙大。
附图说明
图1是本发明的实施方式1所涉及的具备双极晶体管的半导体装置的剖视图。
图2是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图3是表示该实施方式中，双极晶体管的制造方法的一个工序的剖视图。
图4是表示该实施方式中，在图3所示的工序之后进行的工序的剖视图。
图5是表示该实施方式中，在图4所示的工序之后进行的工序的剖视图。
图6是表示该实施方式中，在图5所示的工序之后进行的工序的剖视图。
图7是表示该实施方式中，基极-集电极间电容Cbc与基极-集电极间电压Vbc的关系的图表。
图8是表示该实施方式中，用于说明作用效果的小电流动作时与大电流动作时的基极-集电极间电容Cbc与集电极-发射极间电压Vce的关系的图表。
图9是表示该实施方式中，用于说明作用效果的基极-集电极间电容Cbc与集电极-发射极间电压Vce的关系的图表。
图10是表示该实施方式中，用于说明作用效果的将集电极-发射极间电压Vce固定在规定电位的情况下的基极-集电极间电容Cbc与基极-发射极间电压Vbe的关系的图表。
图11是表示该实施方式中，用于说明作用效果的将集电极-发射极间电压Vce固定在规定电位的情况下的导带以及价带的能量与从发射极层到子集电极层的深度方向的关系的能带。
图12是表示该实施方式中，用于说明作用效果的将集电极-发射极间电压Vce固定在规定电位的情况下的载流子浓度与从发射极层到子集电极层的深度方向的关系的图表。
图13是表示该实施方式中，用于说明作用效果的基极-集电极间电容Cbc的电容差ΔCbc与p层开始位置的关系的图表。
图14是本发明的实施方式2所涉及的具备双极晶体管的半导体装置的剖视图。
图15是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图16是表示该实施方式中，用于说明作用效果的、基极-集电极间电容Cbc的电容差ΔCbc与p层开始位置的关系的图表。
图17是表示该实施方式中，变形例的双极晶体管的基极层，集电极层以及子集电极层的杂质浓度的分布的图。
图18是本发明的实施方式3所涉及的具备双极晶体管的半导体装置的剖视图。
图19是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图20是本发明的实施方式4所涉及的具备双极晶体管的半导体装置的剖视图。
图21是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图22是表示该实施方式中，用于说明作用效果的、基极-集电极间电容Cbc与基极-集电极间电压Vbc的关系的图表。
图23是本发明的实施方式5所涉及的具备双极晶体管的半导体装置的剖视图。
图24是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图25是表示该实施方式中，第一变形例所涉及的双极晶体管中的基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图26是表示该实施方式中，第二变形例所涉及的双极晶体管中的基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图27是表示该实施方式中，第三变形例所涉及的双极晶体管中的基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图28是本发明的实施方式6所涉及的具备双极晶体管的半导体装置的剖视图。
图29是表示该实施方式中，基极层、集电极层以及子集电极层的杂质浓度的分布的图。
图30是第一现有例所涉及的具备双极晶体管的半导体装置的剖视图。
图31是第二现有例所涉及的具备双极晶体管的半导体装置的剖视图。
图32是表示现有例所涉及的双极晶体管中的、基极-集电极间电容Cbc与基极-集电极间电压Vbc的关系的图表。
具体实施方式
实施方式1
作为实施方式1所涉及的半导体装置，对具备了在集电极层包含一层p层(p型半导体层)的异质结双极晶体管的半导体装置的第一例进行说明。
如图1以及图2所示，在双极晶体管BT中，由n型GaAs层(Si浓度：约5×1018cm-3，膜厚：约0.6μm)构成的子集电极层2被形成为与半绝缘性GaAs等的半导体基板1的表面接触。集电极层3被形成为与子集电极层2接触。由p型GaAs层(C浓度：约4×1019cm-3，膜厚约100nm)构成的基极层4被形成为与集电极层3接触。由n型InXGa1-XP层(In组成比：X＝0.5，Si浓度：约3×1017cm-3，膜厚：约30nm)构成的发射极层5被形成为与基极层4接触。基极电极10被形成为贯通发射极层5并与基极层4接触。
n型GaAs层6(Si浓度：约3×1017cm-3，膜厚：约90nm)被形成为与发射极层5接触。n型GaAs接触层7(Si浓度：约1×1019cm-3，膜厚约50nm)被形成为与n型GaAs层6接触。n型InXGa1-XAs接触层8(In组成比：X＝0.5，Si浓度：约1×1019cm-3，膜厚：约50nm)被形成为与n型GaAs接触层7接触。发射极电极11被形成为与n型InXGa1-XAs接触层8接触。集电极电极9被形成为与位于集电极层3的两侧方的子集电极层2接触。
此外，也可以在半导体基板1与子集电极层2之间，形成层叠的其它的层。另外，同样地，在子集电极层2与集电极层3之间、集电极层3与基极层4之间、基极层4与发射极层5之间以及发射极层5与n型GaAs层6之间的任意一个均可以形成其它的层。
集电极电极9例如，由依次层叠了锗金(AuGe)膜(膜厚：约60nm)、镍(Ni)膜(膜厚：约10nm)以及金(Au)膜(膜厚：约200nm)的层叠膜形成。基极电极10由依次层叠了钛(Ti)膜(膜厚：约50nm)、白金(Pt)膜(膜厚：约50nm)以及金(Au)膜(膜厚：约200nm)的层叠膜形成。发射极电极11由硅化钨膜(Si组成比：0.3，膜厚：约0.3μm)形成。
在该双极晶体管中，集电极层3由n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约350nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)以及n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约500nm)三层的半导体层形成。
在上述的双极晶体管BT中，集电极层3具备一层p型GaAs层3b，从而能够抑制基极-集电极间电容Cbc的变动，改善线性。后面对此进行详细说明。
接下来，对上述的异质结双极晶体管BT的制造方法的一个例子进行说明。首先，在半导体基板的表面上分别通过MOCVD(MetalOrganicChemicalVaporDeposition：金属有机化合物化学气相沉积)法等外延生长法形成成为子集电极层、集电极层、基极层、发射极层以及接触层等的规定的层。如图3所示，成为子集电极层的n型GaAs层2a被形成为与半导体基板1的表面接触。作为集电极层第一层的n型GaAs层3a被形成为与该n型GaAs层2a接触。作为集电极层形成成为第二层的p型GaAs层3b被形成为与该n型GaAs层3a接触。作为集电极层形成成为第三层的n型GaAs层3c被形成为与该p型GaAs层3b接触。
接下来，成为基极层的p型GaAs层4a被形成为与n型GaAs层3c接触。成为发射极层的n型InXGa1-XP层5a被形成为与p型GaAs层4a接触。n型GaAs层6a被形成为与n型InXGa1-XP层5a接触。成为接触层的n型GaAs层7a被形成为与n型GaAs层6a接触。成为接触层的n型InXGa1-XAs层8a被形成为与n型GaAs层7a接触。
接下来，通过将规定的光致抗蚀剂掩模(未图示)作为蚀刻掩模，对n型InXGa1-XAs层8a、n型GaAs层7a以及n型GaAs层6a实施蚀刻处理，来形成n型GaAs层6、n型GaAs接触层7、以及n型InXGa1-XAs接触层8(参照图4)。之后，除去光致抗蚀剂掩模。接下来，如图4所示，在该n型InXGa1-XAs接触层8的表面形成发射极电极11。
接下来，形成用于对发射极层以及基极层等进行图案化的光致抗蚀剂掩模(未图示)。接下来，通过将该光致抗蚀剂掩模作为蚀刻掩模，对n型InXGa1-XP层5a实施蚀刻处理，并且，对p型GaAs层4a、n型GaAs层3c、p型GaAs层3b、以及n型GaAs层3a实施蚀刻处理，如图5所示，形成发射极层5、基极层4以及集电极层3。之后，除去光致抗蚀剂掩模。
接下来，除去位于形成基极电极的区域的发射极层5的部分使基极层4露出之后，形成与基极层4接触的基极电极10。接下来，如图6所示，集电极电极9被形成为与子集电极层2接触。这样一来，形成异质结双极晶体管的主要部分。
在上述的双极晶体管的集电极层3中，在n型GaAs层3a与n型GaAs层3c之间作为p层(p型半导体层)形成p型GaAs层3b。与比较例一起在图7示出通过模拟计算该双极晶体管中的基极-集电极间电容Cbc与基极-集电极间电压Vbc的关系的结果(图表)。
如图7所示，可知与比较例1(第一现有例)以及比较例2(第二现有例)相比，在上述的双极晶体管中，通过形成p型GaAs层3b，直到基极-集电极间电压Vbc到正值的范围为止，基极-集电极间电容Cbc的增加较少，改善线性。并且，通过将该p型GaAs层3b的层浓度设定为比固定的浓度低，以比较大的电流动作时(大电流动作时)的基极-集电极间电容Cbc与以比较小的电流动作(小电流动作时)的基极-集电极间电容Cbc相比，不会极端地增大。
由此，不管大电流动作时或者小电流动作时，能够遍及包含基极与集电极的pn结向正向(Vbc＞0)偏压的范围的基极-集电极间电压Vbc的宽广的范围，确保基极-集电极间电容Cbc的线性。对此进行详细的说明。
首先，图8对于小电流动作时与大电流动作时的基极-集电极间电容Cbc与集电极-发射极间电压Vce的关系(特性)，示出了分配p层(p型GaAs层3b)的杂质浓度(掺杂浓度)的情况下的图表。如图8所示，可知在小电流动作时，随着p层的杂质浓度提高，基极-集电极间电容Cbc减少，集电极-发射极间电压Vce直到大约比1.35V低的区域(Vce＜1.35V)为止确保线性。
与此相对，可知在大电流动作时，相反地，随着p层的杂质浓度提高，基极-集电极间电容Cbc较大地增大，而恶化线性。因此，认为在p层的杂质浓度较高的情况下，在小电流动作时与大电流动作时，基极-集电极间电容Cbc的线性处于相反的关系，在小电流动作时和大电流动作时双方，无法确保基极-集电极间电容Cbc的线性。
这里，若将基极-发射极间电压Vbe设为1.35V(Vbe＝1.35V)，则意味着在集电极-发射极间电压Vce大约比1.35V的低的区域(Vce＜1.35V)，基极与集电极的pn结向正向偏压，而基极-集电极间电压Vbc与正电压区域(Vbc＞0V)对应。另外，对于图8所示的小电流动作时的图表来说，若作为横轴，将集电极-发射极间电压Vce更换为基极-集电极间电压Vbc，则与图7所示的基极-集电极间电容Cbc和基极-集电极间电压Vbc的关系(实施例的特性)对应。
另一方面，发明者们发现了通过将集电极层中的p层的杂质浓度(层浓度)设定为比规定的值低，能够使在小电流动作时和大电流动作时，基极-集电极间电容Cbc的线性相反的关系消除。图9是与不具备p层的比较例一起示出将p层的杂质浓度设定为0.5×1016cm-3的情况下的极-集电极间电容Cbc与集电极-发射极间电压Vce(或者，基极-集电极间电压Vbc)的关系的图表。此外，若将p层的厚度设为100nm，则此时的p层的层浓度为0.5×1011cm-2。
可知在上述的双极晶体管(实施例)中，小电流动作时的基极-集电极间电容Cbc与大电流动作时的基极-集电极间电容Cbc的差较小，作为基极-集电极间电容Cbc的特性几乎一致，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55V)的宽广的范围，确保线性。
若更具体地以数值示出，则该集电极-发射极间电压Vce的范围内的基极-集电极间电容Cbc的变化若使其作为电容比，则在比较例中大约为2.5，与此相对，在实施例中大约为1.9，可知基极-集电极间电容Cbc的变化被大幅度地减少。
从其它的观点对基极-集电极间电容Cbc与集电极-发射极间电压Vce的关系进行说明。以图10示出将集电极-发射极间电压Vce固定为0.8V(Vce＝0.8V)的情况下的基极-集电极间电容Cbc与基极-发射极间电压Vbe的关系(特性)的图表。
在p层的杂质浓度在0.5×1016cm-3以下的低杂质浓度时，基极-发射极间电压Vbe在1.2V～1.37V(Vbe＝1.2V～1.37V)的范围内，未确认基极-集电极间电容Cbc的急剧的变化。与此相对，若p层的杂质浓度在1.0×1016cm-3以上，则确认基极-集电极间电容Cbc的增加，特别是，在p层的杂质浓度为1.5×1016cm-3的情况下、2×1016cm-3的情况下，确认基极-集电极间电容Cbc急剧增加的趋势。
对该趋势的理由进行说明。图11示出将集电极-发射极间电压Vce固定为0.8V(Vce＝0.8V)的情况下的大电流动作时的导带以及价带的能量与从发射极层到子集电极层的深度方向(位置)的关系(能带)。另外，图12示出将集电极-发射极间电压Vce固定为0.8V(Vce＝0.8V)的情况下的、大电流动作时的载流子浓度与从发射极层到子集电极层的深度方向(位置)的关系。
如图11所示，可知若p层的杂质浓度提高，则在导带、价带的能带中，出现能量几乎固定的平坦的部分、特别是在p层所在的区域出现能量较高的凸部。因此，如图12所示，在与其相当的位置，电子、空穴容易积蓄。其结果，认为在大电流动作时，基极-集电极间电容Cbc增大积蓄了电子、空穴的量。
另一方面，可知若p层的杂质浓度降低，则在导带、价带的能带中，能量几乎固定的平坦的部分减少，另外，能量较高的凸部也被缓和。因此，如图12所示，电子、空穴的积蓄被消除。其结果，认为在大电流动作时，能够抑制基极-集电极间电容Cbc增大。
该情况下，可知作为能够抑制基极-集电极间电容Cbc增大的p层的杂质浓度，期望比1×1016cm-3低。另外，若将其换算为p层的层浓度，则由于p层的厚度为100nm，所以可知优选层浓度比1×1011cm-2低。
通过使p层(p型GaAs层)介于集电极层间，在能带中，能量几乎固定的平坦的部分等出现的趋势由于提高p层的杂质浓度，增加p层的厚度，即、提高层浓度而增强。换言之，该趋势不仅由于提高p层的杂质浓度，也由于增加p层的厚度而增强。
因此，在大电流动作时中，为了确保基极-集电极间电容Cbc的线性，也能够通过降低p层的杂质浓度，减小厚度，将p层的层浓度设定为比1×1016cm-3低，来使能量几乎固定的平坦的部分等消除。另一方面，若将p层的层浓度设定在1×1016cm-3以上，则特别是在大电流动作时，难以确保基极-集电极间电容Cbc的线性。
另外，根据集电极层中形成p层的位置，也能够改善基极-集电极间电容Cbc的线性。图13以图表示出基极-集电极间电容Cbc的电容差ΔCbc与p层开始位置的关系。这里，基极-集电极间电容Cbc的电容差ΔCbc例如，是表示集电极-发射极间电压Vce为0.8V(Vce＝0.8V)的情况下的基极-集电极间电容Cbc与集电极-发射极间电压Vce为3.3V(Vce＝3.3V)的情况下的基极-集电极间电容Cbc的电容差。基极-集电极间电容Cbc的电容差ΔCbc越小，意味着线性越良好。另外，所谓的p层开始位置表示集电极层中的p层(p型半导体层)与n层(n型半导体层)的接合面中位于基极层侧的接合面的距离基极层端(基极层与集电极层的接合面)的距离(深度)。
如图13所示，可知通过将p层形成为，p层开始位置进入距离基极层端的距离相当于集电极层的厚度的10％～70％的厚度的距离的范围内，能够减小基极-集电极间电容Cbc的电容差ΔCbc，能够改善线性。特别是，可知在p层的杂质浓度比1×1016cm-3低的情况下，通过将p层形成为，p层开始位置进入距离基极层端的距离相当于集电极层的厚度的30％～60％的厚度的距离的范围内，能够减小基极-集电极间电容Cbc的电容差ΔCbc，改善线性。
另一方面，在形成p层开始位置位于距离基极层端的距离相当于超过集电极层的厚度的70％的厚度的距离的范围的p层的情况下，在p层与基极层侧的耗尽层之间形成中性区域，基极层侧的耗尽层不会延伸到在未形成p层的情况下延伸的耗尽层以上。因此，决定基极-集电极间电容Cbc的耗尽层的厚度与未形成p层的情况下延伸的耗尽层的厚度一致，基极-集电极间电容Cbc的电容差ΔCbc较大。
另外，在形成p层开始位置在距离基极层端的距离相当于小于集电极层的厚度的30％的厚度的距离的范围的p层的情况下，p层接近基极层侧并与基极层(p层)一体化的趋势较强，耗尽层的厚度变薄。因此，基极-集电极间电容Cbc的电容差ΔCbc较大。
这样，通过将p层形成为，作为p层的开始位置，p层开始位置进入距离基极层端的距离相当于集电极层的厚度的10％～70％的厚度的距离的范围内，能够减小基极-集电极间电容Cbc的电容差ΔCbc，改善基极-集电极间电容Cbc的线性。更优选将p层形成为，p层开始位置进入相当于30％～60％的厚度的距离的范围内，从而能够进一步改善该线性。
在为后者的情况下，作为集电极层，例如，形成n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约550nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)以及n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约300nm)三层的半导体层，从而p层(p型GaAs层3b)被配置成，p层开始位置进入距离基极层端的距离相当于集电极层的厚度的30％～60％的厚度的距离的范围内，而能够可靠地改善基极-集电极间电容Cbc的线性。
实施方式2
作为实施方式2所涉及的半导体装置，对具备了在集电极层包含一层p层(p型半导体层)的异质结双极晶体管的半导体装置的第二例进行说明。
如图14以及图15所示，在该双极晶体管BT中，集电极层3由n型GaAs层3d(Si浓度：约11×1015cm-3，膜厚：约450nm)、n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约100nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)以及n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约300nm)四层的半导体层形成。
这里，p型GaAs层3b的层浓度为4.5×1010cm-2，被设定为比1×1011cm-2低。另外，n型GaAs层3d形成在n型GaAs层3a与子集电极层2之间。n型GaAs层3d的杂质浓度(Si浓度：约11×1015cm-3)被设定为比n型GaAs层3a的杂质浓度(Si浓度：约5×1015cm-3)高，且比子集电极层2的杂质浓度(Si浓度：约5×1018cm-3)低。此外，对于其以外的结构，与图1所示的双极晶体管相同，所以对同一部件赋予同一附图标记，在除了需要的情况下以外不重复它们的说明。
上述的双极晶体管BT通过在形成成为子集电极层的n型GaAs层2a的工序与形成成为n型GaAs层3a的工序之间，追加形成n型GaAs层3d，能够经由实际上与图1所示的双极晶体管的制造方法相同的工序形成。
在上述的双极晶体管中，集电极层3作为p层具备p型GaAs层3b，从而与图1所示的双极晶体管相同，能够改善基极-集电极间电容的线性。图16在图表中与图1所示的双极晶体管的情况下的关系(实施例1)一起示出上述的双极晶体管中的基极-集电极间电容Cbc的电容差ΔCbc与p层开始位置的关系(实施例2)。
如图16所示，可知上述的双极晶体管的电容差ΔCbc与图1所示的双极晶体管的电容差ΔCbc几乎一致，能够得到良好的线性。特别是，通过将p层形成为，作为p层的开始位置，p层开始位置进入距离基极层端的距离相当于集电极层的厚度的10％～70％的厚度的距离的范围内，能够减小基极-集电极间电容Cbc的电容差ΔCbc，改善基极-集电极间电容Cbc的线性。更优选将p层形成为，p层开始位置进入相当于30％～60％的厚度的距离的范围内，从而能够进一步改善其线性。
这样一来，在上述的双极晶体管BT中，如在实施方式1中说明的那样，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55V)的宽广的范围，确保基极-集电极间电容Cbc的线性，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
并且，在上述的双极晶体管BT中，在n型GaAs层3a与子集电极层2之间形成n型GaAs层3d。该n型GaAs层3d的杂质浓度设定为比n型GaAs层3a的杂质浓度高，且比子集电极层2的杂质浓度低。由此，能够使子集电极层两侧的电场缓和，能够使双极晶体管动作时的集电极耐压提高。
此外，作为变形例所涉及的双极晶体管，如图17所示，也可以将p型GaAs层3b配置为与n型GaAs层3d接触。在具备这样的集电极层3的双极晶体管中，也能够改善基极-集电极间电容Cbc的线性，并且能够使集电极耐压提高。
实施方式3
作为实施方式3所涉及的半导体装置，对具备了在集电极层包含一层p层(p型半导体层)的异质结双极晶体管的半导体装置的第三例进行说明。
如图18以及图19所示，在该双极晶体管BT中，集电极层3由n型GaAs层3d(Si浓度：约11×1015cm-3，膜厚：约450nm)、n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约100nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)、n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约300nm)以及n型GaAs层3e(Si浓度：约1×1018cm-3，膜厚：约10nm)五层的半导体层形成。
这里，p型GaAs层3b的层浓度为4.5×1010cm-2，被设定为比1×1011cm-2低。另外，n型GaAs层3e形成在n型GaAs层3c与基极层4(C浓度：约4×1019cm-3，膜厚约100nm)之间，n型GaAs层3e的杂质浓度被设定为比n型GaAs层3c的杂质浓度高。此外，对于其以外的结构，与图14(或者图1)所示的双极晶体管相同，所以对同一部件赋予同一附图标记，在除了需要的情况下以外不重复它们的说明。
上述的双极晶体管BT通过在形成成为集电极层的n型GaAs层3c的工序与形成成为基极层的p型GaAs层4a的工序之间，追加形成n型GaAs层3e，能够经由实际上与图14(或者图1)所示的双极晶体管的制造方法相同的工序来形成。
在上述的双极晶体管BT中，作为集电极层3，具备p型GaAs层3b。由此，如在实施方式1等中说明的那样，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55V)的宽广的范围，确保基极-集电极间电容Cbc的线性，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
并且，在上述的双极晶体管中，在n型GaAs层3c与基极层4之间，形成n型GaAs层3e，且该n型GaAs层3e的杂质浓度设定为比n型GaAs层3c的杂质浓度高。由此，能够抑制起因于电流密度增大而基极层4与集电极层3的接合部分的空间电荷区被向集电极层3侧推出的所谓的基区扩展(Kirk)效应，能够抑制截止频率ft降低等高频特性的劣化。
此外，作为变形例所涉及的双极晶体管，与实施方式2中说明的变形例所涉及的双极晶体管相同，也可以将p型GaAs层3b配置成与n型GaAs层3d接触。在具备这样的集电极层3的双极晶体管中，也能够改善基极-集电极间电容Cbc的线性，并且能够使集电极耐压提高。
实施方式4
作为实施方式4所涉及的半导体装置，对具备了在集电极层包含一层p层(p型半导体层)的异质结双极晶体管的半导体装置的第四例进行说明。
如图20以及图21所示，在该双极晶体管中，集电极层3由n型GaAs层3d(Si浓度：约11×1015cm-3，膜厚：约450nm)、n型GaAs层3f(Si浓度：约5×1015cm-3，膜厚：约20nm)、n型GaAs层3g(Si浓度：约1×1015cm-3，膜厚：约60nm)、n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约20nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)、n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约300nm)以及n型GaAs层3e(Si浓度：约1×1018cm-3，膜厚：约20nm)七层的半导体层形成。
这里，p型GaAs层3b的层浓度为4.5×1010cm-2，被设定为比1×1011cm-2低。另外，n型GaAs层3g形成在n型GaAs层3f与n型GaAs层3a之间，n型GaAs层3g的杂质浓度设定为比n型GaAs层3a以及n型GaAs层3f的杂质浓度低。此外，对于其以外的结构，与图17等所示的双极晶体管相同，所以对同一部件赋予同一附图标记，在除了需要的情况下以外不重复它们的说明。
上述的双极晶体管BT通过在形成成为集电极层的n型GaAs层3d的工序与形成成为n型GaAs层3a的工序之间，追加形成n型GaAs层3g，能够经由实际上与图18等所示的双极晶体管的制造方法相同的工序来形成。
在上述的双极晶体管BT的集电极层3中，在n型GaAs层3f与n型GaAs层3a之间形成n型GaAs层3g，该n型GaAs层3g的杂质浓度比n型GaAs层3a以及n型GaAs层3f的杂质浓度低，设定为最低的杂质浓度。由此，能够进一步改善基极-集电极间电容Cbc的线性。
通过形成杂质浓度较低的n型GaAs层3g，在基极-集电极间电压Vbc为正电压的区域中耗尽层更容易延伸。由此，如图22所示，在上述的双极晶体管(实施例4)中，与在实施方式3中说明的双极晶体管(实施例3)相比，能够进一步减少基极-集电极间电容Cbc。
这样一来，在上述的双极晶体管中，如在实施方式1等中说明的那样，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55Vに)的宽广的范围，可靠地确保基极-集电极间电容Cbc的线性，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
另外，作为双极晶体管的集电极层3，只要是被设定为，杂质浓度最低的n型GaAs层3g相对于p型GaAs层3b配置在子集电极层2侧，且从该n型GaAs层3g朝向子集电极层2，杂质浓度大致增高的集电极层，则能够改善基极-集电极间电容Cbc的线性。
此外，杂质浓度大体增高是指只要从n型GaAs层3g朝向子集电极层2，杂质浓度阶段状地增高，或者，即使杂质浓度并不单调地增高，从n型GaAs层3g朝向子集电极层2的整体上杂质浓度也有增高的趋势即可。这对于在实施方式2、3中的说明的具备了n型GaAs层3d的双极晶体管也相同。
实施方式5
作为实施方式5所涉及的半导体装置，对具备了在集电极层包含双层的p层(p型半导体层)的异质结双极晶体管的半导体装置进行说明。
如图23以及图24所示，在该双极晶体管BT中，集电极层3由n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约350nm)、p型GaAs层3b(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)、n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约200nm)、p型GaAs层3h(C浓度：约4.5×1015cm-3，膜厚：约100nm，层浓度：4.5×1010cm-2)以及n型GaAs层3k(Si浓度：约5×1015cm-3，膜厚：约200nm)五层的半导体层形成。
在该集电极层3中，形成p型GaAs层3b以及p型GaAs层3h两层p层(p型半导体层)。p型GaAs层3b的层浓度为4.5×1010cm-2，p型GaAs层3h的层浓度也为4.5×1010cm-2，集电极层3中的p型GaAs层3b以及p型GaAs层3h的层浓度的总和大约被设定为9×1010cm-2，被设定为比1×1011cm-2低。此外，对于其以外的结构，与图1等所示的双极晶体管相同，所以对同一部件赋予同一附图标记，在除了需要的情况下以外不重复它们的说明。
在上述的双极晶体管BT中，在集电极层3形成p型GaAs层3b以及p型GaAs层3h两层p层，它们的层浓度的总和比1×1011cm-2低，大约被设定为9×1010cm-2。由此，与在实施方式1中说明的双极晶体管相同，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55V)的宽广的范围，确保基极-集电极间电容Cbc的线性，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
此外，在上述的双极晶体管BT中，对于p型GaAs层3b以及p型GaAs层3h，对各自的厚度为相同的厚度，各自的杂质浓度(C浓度)为相同的杂质浓度的情况进行了说明。作为p型GaAs层3b以及p型GaAs层3h，以层浓度的总和比1×1011cm-2低为条件，也可以将各自的厚度设定为相互不同的厚度，也可以将各自的杂质浓度设定为相互不同的杂质浓度。
另外，通过将p层形成为，p型GaAs层3b以及p型GaAs层3h两层p层中，至少一方的p层与在实施方式1中说明的相同，以p层开始位置进入距离基极层端的距离相当于集电极层的厚度的10％～70％的距离的范围内，能够改善基极-集电极间电容Cbc的线性。
并且，通过将p型GaAs层3b以及p型GaAs层3h各个的杂质浓度设定为比n型GaAs层3a、n型GaAs层3c以及n型GaAs层3k的杂质浓度低，也能够使小电流动作时的基极-集电极间电容Cbc与大电流动作时的基极-集电极间电容Cbc几乎一致，能够改善基极-集电极间电容Cbc的线性。
另外，与在实施方式2中说明的相同，如图25所示，也可以在n型GaAs层3a与子集电极层2之间，配置具有比n型GaAs层3a的杂质浓度高，比子集电极层2的杂质浓度低的杂质浓度的n型GaAs层3d。并且，与在实施方式3中说明的相同，如图26所示，也可以将具有比n型GaAs层3k的杂质浓度高的杂质浓度的n型GaAs层3e配置成，与基极层4接触。另外，与在实施方式4中说明的相同，如图27所示，也可以配置具有比n型GaAs层3a以及n型GaAs层3f的杂质浓度低的杂质浓度的n型GaAs层3g。
实施方式6
作为实施方式6所涉及的半导体装置，对具备了在集电极层包含三层p层(p型半导体层)的异质结双极晶体管的半导体装置进行说明。
如图28以及图29所示，在该双极晶体管BT中，集电极层3由n型GaAs层3a(Si浓度：约5×1015cm-3，膜厚：约350nm)、p型GaAs层3b(C浓度：约3×1015cm-3，膜厚：约100nm，层浓度：3×1010cm-2)、n型GaAs层3c(Si浓度：约5×1015cm-3，膜厚：约200nm)、p型GaAs层3h(C浓度：约3×1015cm-3，膜厚：约100nm，层浓度：3×1010cm-2)、n型GaAs层3k(Si浓度：约5×1015cm-3，膜厚：约200nm)、p型GaAs层3j(C浓度：约3×1015cm-3，膜厚：约100nm，层浓度：3×1010cm-2)以及n型GaAs层3m(Si浓度：约5×1015cm-3，膜厚：约200nm)七层的半导体层形成。
在该集电极层3中，形成p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j三层p层(p型半导体层)。p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j的各个的层浓度为3×1010cm-2，集电极层3中的p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j的层浓度的总和大约被设定为9×1010cm-2，被设定为比1×1011cm-2低。
在上述的双极晶体管中，在集电极层3形成p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j三层p层，它们的层浓度的总和比1×1011cm-2低，大约设定为9×1010cm-2。由此，与在实施方式1中说明的双极晶体管相同，在小电流动作时和大电流动作时双方，能够遍及集电极-发射极间电压Vce为0.8V～4V(相当于Vbc＝－2.65V～0.55V)的宽广的范围，确保基极-集电极间电容Cbc的线性，能够抑制调制失真，并且能够抑制功率增益的集电极电压变动。
此外，在上述的双极晶体管中，对于p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j，对各自的厚度为相同的厚度，各自的杂质浓度(C浓度)为相同的杂质浓度的情况进行了说明。作为p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j，以层浓度的总和比1×1011cm-2低为条件，也可以将各自的厚度设定为相互不同的厚度，也可以将各自的杂质浓度设定为相互不同的杂质浓度。
另外，通过将p层形成为，p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j三层p层中，至少一个p层与在实施方式1中说明的相同，以p层开始位置进入距离基极层端的距离相当于集电极层的厚度的10％～70％的厚度的距离的范围内，能够改善基极-集电极间电容Cbc的线性。
并且，通过将p型GaAs层3b、p型GaAs层3h以及p型GaAs层3j的各个的杂质浓度设定为比n型GaAs层3a、n型GaAs层3c、n型GaAs层3k以及n型GaAs层3k的杂质浓度低，也能够使小电流动作时的基极-集电极间电容Cbc和大电流动作时的基极-集电极间电容Cbc几乎一致，能够改善基极-集电极间电容Cbc的线性。
另外，也可以以与图25所示的相同的方式，配置n型GaAs层3d。并且，也可以以与图26所示的相同的方式，配置n型GaAs层3e。另外，也可以以与图27所示的相同的方式，配置n型GaAs层3g。
在上述的各实施方式所涉及的双极晶体管中，例举发射极层5由InGaP层形成，基极层4由GaAs层形成的情况进行了说明。作为发射极层以及基极层的材料的组合(发射极层/基极层)，并不限定于InGaP层/GaAs层，例如，也可以是应用了AlGaAs层/GaAs层、InP层/InGaAs层、InGaP层/GaAsSb层、InGaP层/InGaAsN层、Si层/SiGe层、AlGaN层/GaN层等材料的异质结双极晶体管。
另外，作为双极晶体管，并不限定于异质结型，而能够将上述的集电极层的构成广泛地应用于双极晶体管。
这次公开的实施方式是例示而并不限定于此。本发明不仅包含上述说明的范围，还包含权利要求书所示出，并在与权利要求书均等的意味以及范围内的全部的变更。
本发明有效地利用于具备了双极晶体管的半导体装置。
附图标记的说明：1…半导体基板，2…子集电极层，2a…n型GaAs层，3…集电极层，3a…n型GaAs层，3b…p型GaAs层，3c…n型GaAs层，3d…n型GaAs层，3e…n型GaAs层，3f…n型GaAs层，3g…n型GaAs层，3h…p型GaAs层，3j…p型GaAs层，3k…n型GaAs层，3m…n型GaAs层，4…基极层，4a…p型GaAs层，5…发射极层，5a…n型InXGa1-XP层，6、6a…n型GaAs层，7…n型GaAs接触层，7a…n型GaAs层，8…n型InXGa1-XAs接触层，8a…n型InXGa1-XAs层，9…集电极电极，10…基极电极，11…发射极电极，BT…双极晶体管。

Claims (11)

1.一种半导体装置，具有：
集电极层；
基极层，其形成在上述集电极层上；以及
发射极层，其形成在上述基极层上，
上述集电极层具备：
第一导电型半导体层；和
至少一层的第二导电型半导体层，
上述第二导电型半导体层的层浓度的总和被设定为比1×1011cm-2低。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第二导电型半导体层形成为被上述第一导电型半导体层夹着，
上述第二导电型半导体层被配置成，从上述集电极层中的上述基极层侧的端面到上述第二导电型半导体层与上述第一导电型半导体层的接合面中位于上述基极层侧的基极层侧接合面的距离在相当于上述集电极层的厚度的10～70％的厚度的距离的范围内。
3.根据权利要求2所述的半导体装置，其中，
上述第二导电型半导体层被配置成，从上述端面到上述基极层侧接合面的距离在相当于上述集电极层的厚度的30～60％的厚度的距离的范围内。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
上述第二导电型半导体层被配置成介于上述第一导电型半导体层间，
上述第二导电型半导体层的杂质浓度被设定为比分别与上述第二导电型半导体层接触的上述第一导电型半导体层的部分的杂质浓度低。
5.根据权利要求4所述的半导体装置，其中，
子集电极层形成在半导体基板与上述集电极层之间，
上述第一导电型半导体层中的上述杂质浓度被设定为，成为从上述第二导电型半导体层侧朝向上述子集电极层侧增加的趋势。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
上述第一导电型半导体层包括：
杂质浓度层，其掺杂了杂质；和
第一高浓度层，其具有比上述杂质浓度层的杂质浓度高的杂质浓度，
子集电极层形成在半导体基板与上述集电极层之间，
上述第一高浓度层形成在上述子集电极层侧，上述杂质浓度层形成在上述基极层侧。
7.根据权利要求6所述的半导体装置，其中，
上述第二导电型半导体层被配置成，介于上述杂质浓度层与上述第一高浓度层之间。
8.根据权利要求6或者7所述的半导体装置，其中，
上述第一导电型半导体层包括具有比上述杂质浓度层的上述杂质浓度低的杂质浓度的低浓度层，
上述低浓度层配置在上述第二导电型半导体层与上述第一高浓度层之间。
9.根据权利要求6～8中任一项所述的半导体装置，其中，
上述第一导电型半导体层包括具有比上述杂质浓度层的上述杂质浓度高的杂质浓度的第二高浓度层，
上述第二高浓度层被配置成与上述基极层接触。
10.根据权利要求1～9中任一项所述的半导体装置，其中，
上述第一导电型半导体层以及上述第二导电型半导体层由相同的半导体形成。
11.根据权利要求1～10中任一项所述的半导体装置，其中，
上述发射极层与上述基极层构成异质结，
上述发射极层的带隙被设定为比上述基极层的带隙大。
CN201480038561.9A 2013-07-10 2014-06-06 半导体装置 Active CN105378904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013144454 2013-07-10
JP2013-144454 2013-07-10
PCT/JP2014/065080 WO2015005037A1 (ja) 2013-07-10 2014-06-06 半導体装置

Publications (2)

Publication Number Publication Date
CN105378904A true CN105378904A (zh) 2016-03-02
CN105378904B CN105378904B (zh) 2017-09-05

Family

ID=52279728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480038561.9A Active CN105378904B (zh) 2013-07-10 2014-06-06 半导体装置

Country Status (5)

Country Link
US (2) US10147809B2 (zh)
JP (1) JP6206495B2 (zh)
CN (1) CN105378904B (zh)
TW (1) TWI535005B (zh)
WO (1) WO2015005037A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105378904B (zh) * 2013-07-10 2017-09-05 株式会社村田制作所 半导体装置
JP2018026406A (ja) 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2018101652A (ja) 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
NL2018115B1 (en) * 2017-01-03 2018-07-25 Univ Delft Tech Active semiconductor device with linearized depletion capacitance
US12142672B2 (en) * 2019-05-29 2024-11-12 Nippon Telegraph And Telephone Corporation Heterojunction bipolar transistor and manufacturing method of the same
CN110310984B (zh) * 2019-06-28 2022-07-15 北京工业大学 等温共发射区横向SiGe异质结双极晶体管
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor
US11404540B2 (en) * 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
DE102020004051B4 (de) 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076012A (ja) * 2000-08-25 2002-03-15 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
CN1574388A (zh) * 2003-05-28 2005-02-02 株式会社东芝 半导体器件
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
JP2009231593A (ja) * 2008-03-24 2009-10-08 Panasonic Corp ヘテロ接合バイポーラトランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
JPH02291135A (ja) 1989-05-01 1990-11-30 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
US6049099A (en) * 1998-05-11 2000-04-11 The United States Of America As Represented By The Secretary Of The Air Force Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
US6563145B1 (en) * 1999-04-19 2003-05-13 Chang Charles E Methods and apparatus for a composite collector double heterojunction bipolar transistor
US6661037B2 (en) * 2001-07-20 2003-12-09 Microlink Devices, Inc. Low emitter resistance contacts to GaAs high speed HBT
US7462892B2 (en) * 2005-07-26 2008-12-09 Sony Corporation Semiconductor device
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP5160071B2 (ja) * 2006-11-16 2013-03-13 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
US9054065B2 (en) * 2012-04-30 2015-06-09 Skyworks Solutions, Inc. Bipolar transistor having collector with grading
WO2014126120A1 (ja) * 2013-02-18 2014-08-21 株式会社村田製作所 バイポーラトランジスタ
CN105378904B (zh) * 2013-07-10 2017-09-05 株式会社村田制作所 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076012A (ja) * 2000-08-25 2002-03-15 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
CN1574388A (zh) * 2003-05-28 2005-02-02 株式会社东芝 半导体器件
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
JP2009231593A (ja) * 2008-03-24 2009-10-08 Panasonic Corp ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
WO2015005037A1 (ja) 2015-01-15
US20160133732A1 (en) 2016-05-12
US10147809B2 (en) 2018-12-04
CN105378904B (zh) 2017-09-05
JPWO2015005037A1 (ja) 2017-03-02
US10636897B2 (en) 2020-04-28
JP6206495B2 (ja) 2017-10-04
TWI535005B (zh) 2016-05-21
US20190067460A1 (en) 2019-02-28
TW201517264A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
CN105378904B (zh) 半导体装置
CN113421918B (zh) 异质结双极晶体管
CN109671769B (zh) 异质结双极晶体管
US11251290B2 (en) Bipolar transistor and method for producing the same
CN104995724B (zh) 双极型晶体管
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
JP5631566B2 (ja) 半導体装置
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
WO2023112252A1 (ja) ヘテロ接合バイポーラトランジスタ
JP2017195217A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2001176881A (ja) ヘテロ接合バイポーラトランジスタ
JP5519542B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2009231594A (ja) ヘテロ接合バイポーラトランジスタ
JP2004247362A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant