CN105304585A - 侧壁及背面带有绝缘保护的芯片封装结构及方法 - Google Patents
侧壁及背面带有绝缘保护的芯片封装结构及方法 Download PDFInfo
- Publication number
- CN105304585A CN105304585A CN201510700193.6A CN201510700193A CN105304585A CN 105304585 A CN105304585 A CN 105304585A CN 201510700193 A CN201510700193 A CN 201510700193A CN 105304585 A CN105304585 A CN 105304585A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- back side
- insulating protective
- wafer
- insulation protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Abstract
本发明涉及一种侧壁及背面带有绝缘保护的芯片封装结构，包括晶圆，所述晶圆的电极面上设有第一绝缘保护层，所述第一绝缘保护层在电极导通部处设有缺口，所述晶圆的侧壁和背面设有第二绝缘保护层，所述第二绝缘保护层与第一绝缘保护层连在一起。本发明还涉及上述封装结构的封装方法。本发明可以防止芯片在封装或者贴装过程由于侧壁和背面裸露导致的漏电不良。
Description
技术领域
本发明涉及晶圆封装技术领域，特别是涉及一种侧壁及背面带有绝缘保护的芯片封装结构及方法。
背景技术
现有的晶圆封装工艺，在芯片切割分离后，其芯片侧面的硅直接裸露在环境中，在后续的封装及组装工艺中由于硅是半导体会导致芯片存在漏电失效。打线封装工艺的产品在塑封料冲压下经常会导致低线弧的线与芯片侧壁接触而导致漏电失效；晶圆级芯片封装(CSP)产品在贴装回流工艺中，焊锡球或电极区域容易因为焊锡膏印刷量过多而导致部分焊锡爬升到芯片侧壁裸露的硅上面，造成芯片漏电；或者由于芯片间距比较近，加热或回流后，导致芯片的侧壁或者背面接触到了其他器件的导体而导致失效。
尤其是对于极小尺寸晶圆级封装的产品，如0402、0210、01005等尺寸的封装产品，由于侧面没有保护导致漏电失效困扰一直没有解决。因为贴装工艺精度和稳定性局限性，而且器件其自身重量很轻，在表面贴装过程中电极的焊锡膏印刷量不稳定，以及回流受热温度不均，造成焊锡容易爬到芯片侧壁造成漏电甚至短路，导致芯片贴装不良。
发明内容
本发明所要解决的技术问题是提供一种侧壁及背面带有绝缘保护的芯片封装结构及方法，可以防止芯片在封装或者贴装过程由于侧壁和背面裸露导致的漏电不良。
本发明解决其技术问题所采用的技术方案是：提供一种侧壁及背面带有绝缘保护的芯片封装结构，包括晶圆，所述晶圆的电极面上设有第一绝缘保护层，所述第一绝缘保护层在电极导通部处设有缺口，所述晶圆的侧壁和背面设有第二绝缘保护层，所述第二绝缘保护层与第一绝缘保护层连在一起。
所述第一绝缘保护层的厚度为0.5-15μm。
所述第二绝缘保护层的厚度为3-50μm。
所述电极导通部上设有导电线路层，所述导电线路层上设有用于导电的凸点。
本发明解决其技术问题所采用的技术方案是：提供一种侧壁及背面带有绝缘保护的芯片封装方法，包括以下步骤：
(1)在晶圆的电极面制作第一绝缘保护层，第一绝缘保护层在电极导通部处设有缺口；
(2)在晶圆的划片槽区域进行预切割，切割出一沟槽；
(3)在晶圆的电极面上进行贴膜，通过磨片工艺将晶圆背面减薄到预定的厚度，并让单颗芯片分离开来；
(4)在晶圆的背面和侧壁制作第二绝缘保护层，第二绝缘保护层与第一绝缘保护层连在一起，使得晶圆的侧面和背面完全被绝缘层保护；
(5)将晶圆与膜进行分离，得到单颗背面带有绝缘保护的芯片封装结构。
所述步骤(1)和步骤(2)之间还包括在电极导通部上制作导电线路层，并在导电线路层上制作用于导电的凸点的步骤。
所述第一绝缘保护层的厚度为0.5-15μm。
所述第二绝缘保护层的厚度为3-50μm。
所述沟槽的深度为15-500μm。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明可以防止芯片在封装或者贴装过程由于侧壁和背面裸露导致的漏电不良，可以保护芯片并提升芯片强度，提升产品良率，可进行晶圆级生产，效率高，封装工艺简单，技术难度比较低，封装成本低，封装厚度可以降低到很薄。由于芯片的背面与侧面是通过一体化的第二绝缘保护层进行完全保护，其中没有任何间隙，因此在制作过程中不易裂片。
附图说明
图1是本发明第一实施方式的结构示意图；
图2是本发明第二实施方式的结构示意图；
图3-图6是本发明第三实施方式的制作过程图；
图7-图12是本发明第四实施方式的制作过程图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的第一实施方式涉及一种侧壁及背面带有绝缘保护的芯片封装结构，如图1所示，包括晶圆100，所述晶圆100的电极面上设有第一绝缘保护层200，所述第一绝缘保护层200在电极导通部101处设有缺口，所述晶圆100的侧壁和背面设有第二绝缘保护层700，所述第二绝缘保护层700与第一绝缘保护层200连在一起。
本发明的第二实施方式同样涉及一种侧壁侧壁及背面带有绝缘保护的芯片封装结构，其大致与第一实施方式相同，其区别在于，如图2所示，所述电极导通部101上设有导电线路层300，所述导电线路层300上设有用于导电的凸点400。
本发明的第三实施方式涉及一种侧壁及背面带有绝缘保护的芯片封装方法，包括以下步骤：
步骤一：在晶圆100的电极面制作第一绝缘保护层200，第一绝缘保护层200的厚度为0.5-15μm，并在电极导通部101处设有缺口，可通过曝光显影、激光刻蚀或者湿法腐蚀等方式使电极导通部暴露出来，其中，划片槽被第一绝缘层200保护，见图3。
步骤二：在晶圆100的划片槽区域进行预切割，切割出具有一定深度的沟槽500，沟槽的深度为15-500μm，见图4。
步骤三：在晶圆100的电极面上进行贴膜600，通过磨片工艺将晶圆100背面减薄到预定的厚度，并让单颗芯片分离开来，见图5。
步骤四：在晶圆100的背面和侧壁制作第二绝缘保护层700，第二绝缘保护层700与第一绝缘保护层200连在一起，使得晶圆100的侧面和背面完全被绝缘层保护。其中，第二绝缘保护层700可通过印刷、喷射、旋涂等方式进行制作，见图6。
步骤五：将晶圆100与膜600进行分离，得到如图1所示的单颗背面带有绝缘保护的芯片封装结构。
本发明的第四实施方式同样涉及一种侧壁及背面带有绝缘保护的芯片封装方法，包括以下步骤：
步骤一：在晶圆100的电极面制作第一绝缘保护层200，第一绝缘保护层200的厚度为0.5-15μm，并在电极导通部101处设有缺口，可通过曝光显影、激光刻蚀或者湿法腐蚀等方式使电极导通部暴露出来，其中，划片槽被第一绝缘层200保护，见图7。
步骤二：在电极导通部101上制作导电线路层300，该导电线路层300可通过溅射腐蚀、化学沉积、印刷或者喷涂的方式进行制作，该导电线路层300也可以是多层结构，见图8。
步骤三：在导电线路层300上制作用于导电的凸点400，凸点400可以通过化学沉积、印刷或者植球等方式进行制作，该凸点400可以是单一结构，也可以是多层结构，其成分可以是单一金属，也可以是金属合金，见图9。
步骤四：在晶圆100的划片槽区域进行预切割，切割出具有一定深度的沟槽500，沟槽的深度为15-500μm，见图10。
步骤五：在晶圆100的电极面上进行贴膜600，通过磨片工艺将晶圆100背面减薄到预定的厚度，并让单颗芯片分离开来，见图11。
步骤六：在晶圆100的背面和侧壁制作第二绝缘保护层700，第二绝缘保护层700与第一绝缘保护层200连在一起，使得晶圆100的侧面和背面完全被绝缘层保护。其中，第二绝缘保护层700可通过印刷、喷射、旋涂等方式进行制作，见图12。
步骤七：将晶圆100与膜600进行分离，得到如图2所示的单颗背面带有绝缘保护的芯片封装结构。
Claims (9)
1.一种侧壁及背面带有绝缘保护的芯片封装结构，包括晶圆(100)，所述晶圆(100)的电极面上设有第一绝缘保护层(200)，所述第一绝缘保护层(200)在电极导通部(101)处设有缺口，其特征在于，所述晶圆(100)的侧壁和背面设有第二绝缘保护层(700)，所述第二绝缘保护层(700)与第一绝缘保护层(200)连在一起。
2.根据权利要求1所述的侧壁及背面带有绝缘保护的芯片封装结构，其特征在于，所述第一绝缘保护层(200)的厚度为0.5-15μm。
3.根据权利要求1所述的侧壁及背面带有绝缘保护的芯片封装结构，其特征在于，所述第二绝缘保护层(700)的厚度为3-50μm。
4.根据权利要求1所述的侧壁及背面带有绝缘保护的芯片封装结构，其特征在于，所述电极导通部(101)上设有导电线路层(300)，所述导电线路层(300)上设有用于导电的凸点(400)。
5.一种侧壁及背面带有绝缘保护的芯片封装方法，其特征在于，包括以下步骤：
(1)在晶圆的电极面制作第一绝缘保护层，第一绝缘保护层在电极导通部处设有缺口；
(2)在晶圆的划片槽区域进行预切割，切割出一沟槽；
(3)在晶圆的电极面上进行贴膜，通过磨片工艺将晶圆背面减薄到预定的厚度，并让单颗芯片分离开来；
(4)在晶圆的背面和侧壁制作第二绝缘保护层，第二绝缘保护层与第一绝缘保护层连在一起，使得晶圆的侧面和背面完全被绝缘层保护；
(5)将晶圆与膜进行分离，得到单颗背面带有绝缘保护的芯片封装结构。
6.根据权利要求5所述的侧壁及背面带有绝缘保护的芯片封装方法，其特征在于，所述步骤(1)和步骤(2)之间还包括在电极导通部上制作导电线路层，并在导电线路层上制作用于导电的凸点的步骤。
7.根据权利要求5所述的侧壁及背面带有绝缘保护的芯片封装方法，其特征在于，所述第一绝缘保护层的厚度为0.5-15μm。
8.根据权利要求5所述的侧壁及背面带有绝缘保护的芯片封装方法，其特征在于，所述第二绝缘保护层的厚度为3-50μm。
9.根据权利要求5所述的侧壁及背面带有绝缘保护的芯片封装方法，其特征在于，所述沟槽的深度为15-500μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510700193.6A CN105304585A (zh) | 2015-10-23 | 2015-10-23 | 侧壁及背面带有绝缘保护的芯片封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510700193.6A CN105304585A (zh) | 2015-10-23 | 2015-10-23 | 侧壁及背面带有绝缘保护的芯片封装结构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105304585A true CN105304585A (zh) | 2016-02-03 |
Family
ID=55201651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510700193.6A Pending CN105304585A (zh) | 2015-10-23 | 2015-10-23 | 侧壁及背面带有绝缘保护的芯片封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304585A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039344A (zh) * | 2016-02-04 | 2017-08-11 | 松下知识产权经营株式会社 | 元件芯片的制造方法、电子部件安装构造体及其制造方法 |
| CN107134438A (zh) * | 2016-02-26 | 2017-09-05 | 商升特公司 | 半导体器件和在半导体管芯周围形成绝缘层的方法 |
| CN107887259A (zh) * | 2017-09-26 | 2018-04-06 | 宁波芯健半导体有限公司 | 一种小尺寸芯片封装方法 |
| EP3364450A1 (en) * | 2017-02-16 | 2018-08-22 | Nexperia B.V. | Chip scale package |
| CN110176447A (zh) * | 2019-05-08 | 2019-08-27 | 上海地肇电子科技有限公司 | 表面组装元器件及其封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
| CN1333919A (zh) * | 1999-01-11 | 2002-01-30 | 格姆普拉斯公司 | 集成电路芯片的保护方法 |
| CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
-
2015
- 2015-10-23 CN CN201510700193.6A patent/CN105304585A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333919A (zh) * | 1999-01-11 | 2002-01-30 | 格姆普拉斯公司 | 集成电路芯片的保护方法 |
| CN1270416A (zh) * | 1999-04-08 | 2000-10-18 | 株式会社日立制作所 | 半导体器件的制造方法 |
| CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039344A (zh) * | 2016-02-04 | 2017-08-11 | 松下知识产权经营株式会社 | 元件芯片的制造方法、电子部件安装构造体及其制造方法 |
| CN107039344B (zh) * | 2016-02-04 | 2021-09-24 | 松下知识产权经营株式会社 | 元件芯片的制造方法及电子部件安装构造体的制造方法 |
| CN110112108B (zh) * | 2016-02-26 | 2021-03-19 | 商升特公司 | 半导体器件和在半导体管芯周围形成绝缘层的方法 |
| CN107134438A (zh) * | 2016-02-26 | 2017-09-05 | 商升特公司 | 半导体器件和在半导体管芯周围形成绝缘层的方法 |
| US11699678B2 (en) | 2016-02-26 | 2023-07-11 | Semtech Corporation | Semiconductor device and method of forming insulating layers around semiconductor die |
| US10153248B2 (en) | 2016-02-26 | 2018-12-11 | Semtech Corporation | Semiconductor device and method of forming insulating layers around semiconductor die |
| CN107134438B (zh) * | 2016-02-26 | 2019-06-18 | 商升特公司 | 半导体器件和在半导体管芯周围形成绝缘层的方法 |
| CN110112108A (zh) * | 2016-02-26 | 2019-08-09 | 商升特公司 | 半导体器件和在半导体管芯周围形成绝缘层的方法 |
| US11075187B2 (en) | 2016-02-26 | 2021-07-27 | Semtech Corporation | Semiconductor device and method of forming insulating layers around semiconductor die |
| EP3364450A1 (en) * | 2017-02-16 | 2018-08-22 | Nexperia B.V. | Chip scale package |
| CN108447830A (zh) * | 2017-02-16 | 2018-08-24 | 安世有限公司 | 芯片级封装 |
| US11315847B2 (en) | 2017-02-16 | 2022-04-26 | Nexperia B.V. | Chip scale package |
| CN107887259B (zh) * | 2017-09-26 | 2020-04-14 | 宁波芯健半导体有限公司 | 一种小尺寸芯片封装方法 |
| CN107887259A (zh) * | 2017-09-26 | 2018-04-06 | 宁波芯健半导体有限公司 | 一种小尺寸芯片封装方法 |
| CN110176447A (zh) * | 2019-05-08 | 2019-08-27 | 上海地肇电子科技有限公司 | 表面组装元器件及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275294B (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
| CN102136457B (zh) | 在半导体管芯之间形成保护材料的方法 | |
| US10283376B2 (en) | Chip encapsulating method and chip encapsulating structure | |
| US20170098628A1 (en) | Semiconductor package structure and method for forming the same | |
| US20130252380A1 (en) | Method for fabricating packaging structure having embedded semiconductor element | |
| CN110098130B (zh) | 一种系统级封装方法及封装器件 | |
| US20120292757A1 (en) | Semiconductor component and method of manufacturing a semiconductor component | |
| CN110112108A (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
| CN105304585A (zh) | 侧壁及背面带有绝缘保护的芯片封装结构及方法 | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| US11232957B2 (en) | Chip packaging method and package structure | |
| CN102280433A (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
| WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| JP2016157945A (ja) | 応力解放式画像センサパッケージ構造及び方法 | |
| CN104347528A (zh) | 半导体封装件及其制法 | |
| TW201239998A (en) | Method for mold array process to prevent peripheries of substrate exposed | |
| CN205177812U (zh) | 侧壁及背面带有绝缘保护的芯片封装结构 | |
| CN204130517U (zh) | 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 | |
| CN102468194A (zh) | 半导体器件封装方法及半导体器件封装 | |
| CN107342256A (zh) | 半导体工艺及半导体结构 | |
| US20170154793A1 (en) | Chip package method and chip package structure | |
| US11715714B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| TWI556383B (zh) | 封裝結構及其製法 | |
| CN106206477A (zh) | 电子封装结构及电子封装件的制法 | |
| US11610855B2 (en) | Chip packaging method and package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160203 |