CN105281313B - 瞬态电压保护电路和器件 - Google Patents

Abstract

本发明涉及一种瞬态电压保护电路和器件。根据实施例，瞬态电压保护电路包括第一集成电路，第一集成电路包括：输入节点，输出节点，在输入节点和参考电压节点之间耦合的第一瞬态电压保护组件，以及在输入节点和输出节点之间耦合的阻抗元件。第一瞬态电压保护组件具有第一动态电阻，而输出节点被配置成耦合到具有大于第一动态电阻的第二动态电阻的静电放电（ESD）保护组件。

Description

瞬态电压保护电路和器件

技术领域

本发明通常涉及电子电路和器件，并且在特定实施例中，涉及瞬态电压保护电路和器件。

背景技术

半导体器件是通过在半导体工件、晶圆或衬底上方淀积许多不同类型的材料层并使用光刻法图案化各种材料层来制造的。材料层典型地包括被图案化、刻蚀或改变以形成集成电路（IC）的传导、半导体和绝缘材料的薄膜。例如，可能有在单个管芯或芯片上形成的多个晶体管、存储器器件、交换机、导线、二极管、电容器、逻辑电路和其它电子组件。

许多IC包括静电放电（ESD）保护电路，该静电放电保护电路被设计成保护IC免受瞬态电压，诸如ESD事件和浪涌。ESD保护电路典型地被设计成：在ESD事件期间打开，并形成电流放电路径以分流大的ESD电流，并将输入/输出（I/O）和电源焊盘的电压钳位到足够低电平以防止IC被损坏。例如，电流分流路径往往由有源器件提供，该有源器件为传导路径提供相对低的导通电阻。ESD保护电路典型地确保低电阻路径，以防止电压免于建立到潜在地损坏电平。

例如，ESD保护电路可包括元件，诸如二极管、电阻、晶闸管、晶体管和/或电容器。例如，一些ESD保护电路可包括触发电路、缓冲电路和/或钳位电路。

然而，集成电路（IC）上的面积往往是有限的。此外，随着诸如逻辑电路、存储器和其它电路之类的IC上的一些器件被缩放到更小的几何形状，ESD保护电路的尺寸可能不一定减小尺寸。ESD保护电路可占据大百分比的管芯表面面积，并且可进一步限制IC尺寸的减小，并增加成本。

此外，随着工作频率增加，在输入和输出连接上的寄生电容变得更加显著。因此，需要占据小的IC面积并包括最小寄生电容的改进的ESD保护电路。

发明内容

根据实施例，瞬态电压保护电路包括第一集成电路，第一集成电路包括：输入节点，输出节点，在输入节点和参考电压节点之间耦合的第一瞬态电压保护组件，以及在输入节点和输出节点之间耦合的阻抗元件。第一瞬态电压保护组件具有第一动态电阻，而输出节点被配置成耦合到具有大于第一动态电阻的第二动态电阻的静电放电（ESD）保护组件。

在另一个实施例中，保护电路免受瞬态电压的方法包括：为瞬态电压保护电路提供输入节点和输出节点，在输入节点处接收瞬态峰值电流，通过耦合到输入节点的瞬态保护二极管而将大部分瞬态峰值电流传导到地，并通过在输入节点和输出节点之间耦合的电阻元件而传导小部分瞬态峰值电流。输出节点被配置成耦合到具有进一步的瞬态电压保护电路的受保护的器件（DUP）。瞬态保护二极管的动态电阻小于进一步的瞬态电压保护电路的动态电阻。

根据进一步的实施例，半导体器件包括：衬底，在衬底中形成的第一静电放电（ESD）二极管，在衬底的顶面处形成的绝缘层，在绝缘层的顶面处形成的第一接触层，在绝缘层中形成并将第一接触层耦合到第一ESD二极管的第一传导层，在绝缘层中紧邻第一传导层形成的电阻层，在绝缘层的顶面处形成的第二接触层，以及在绝缘层中形成并将第二接触层耦合到电阻层的第二传导层。第一ESD二极管包括到与第一动态电阻连接的地的放电路径，而第二接触层被配置成耦合到第二ESD二极管，第二ESD二极管具有大于第一动态电阻的第二动态电阻。

在更进一步的实施例中，保护电路免受瞬态电压的方法包括：在输入节点和输出节点之间耦合的瞬态电压保护电路处接收瞬态峰值电流，基于接收的瞬态峰值电流而生成跨过瞬态电压保护二极管的第一电压降，并基于接收的瞬态峰值电流而生成跨过电阻元件的第二电压降。电阻元件耦合在输入节点和输出节点之间，而输出节点被配置成耦合到具有次级瞬态电压保护二极管的受保护的器件（DUP）。瞬态电压保护二极管的动态电阻小于次级瞬态电压保护二极管的动态电阻。

根据又一个实施例，半导体器件包括：被布置在半导体衬底上方的第一接触焊盘，包括第一动态电阻的第一瞬态电压保护器件，被布置在半导体衬底中或上方的电阻层，以及被布置在半导体衬底上方的第二接触焊盘。第一瞬态电压保护器件被布置在半导体衬底中或上方。第一瞬态电压保护器件耦合到第一接触焊盘，而电阻层耦合到第二接触焊盘。第二接触焊盘被配置成耦合到具有大于第一动态电阻的第二动态电阻的第二瞬态电压保护器件。

附图说明

为了更全面地理解本发明及其优点，现在结合附图对以下描述做出参考，其中：

图1a图示实施例ESD保护系统的系统框图；

图1b图示实施例ESD保护系统的示意图；

图2a和2b图示包括电路板和ESD保护集成电路的实施例ESD保护系统的图；

图3图示实施例ESD保护电路的示意图；

图4a、4b、4c和4d图示各种实施例ESD器件的示意图；

图5图示实施例保护电路的横截面；

图6图示操作的实施例方法的系统框图；

图7图示操作的另一个实施例方法的系统框图；以及

图8a和8b图示实施例ESD保护组件的I-V图表。

不同附图中的相应的数字和符号通常指代相应的部件，除非另有指示。附图被绘制以清楚地图示实施例的相关方面，而不一定按比例绘制。

具体实施方式

下面详细讨论各种实施例的制造和使用。然而，应当理解：本文所述的各种实施例可应用于各种各样的具体上下文中。讨论的具体实施例仅仅说明制造和使用各种实施例的具体方式，而不应当被解释为限制范围。

做出关于具体上下文中各种实施例的描述，所述各种实施例即为集成电路（IC）并且更特别地为瞬态电压（包括静电放电（ESD）和浪涌事件）保护器件和电路。本文所述的各种实施例中的一些包括ESD保护组件、瞬态电压抑制（TVS）二极管和单级ESD保护器件。在其它实施例中，根据如本领域中已知的任何方式，方面还可应用于涉及任何类型的ESD电路的其它应用。此外，本文中反复使用术语瞬态电压、ESD和浪涌以描述一般的电压瞬态或具体的已知类型的电压瞬态。应当理解：本文所述的实施例保护电路可应用于保护组件或器件免受任何类型的电压瞬态，包括如在许多标准中定义的和由本领域的技术人员理解的ESD事件和浪涌事件。因此，关于诸如ESD事件或浪涌事件之类的具体电压瞬态的描述还可应用于任何其它电压瞬态。

根据各种实施例，公开单级ESD保护电路，其维持高性能并且包括低寄生电容和减小的面积。在半导体工业中，特征尺寸或尺度不断减小。由于特征尺寸随着每个新技术节点而变小，半导体电路的ESD灵敏度正同时增加。根据各种实施例，本文公开有效的ESD保护电路，其解决半导体电路的日益增加的灵敏度，同时减小对信号完整性（SI）的有害影响。根据一些示例，例如，这种单级ESD保护电路对于高速信号线、音频输出级、低噪声放大器或其它高度ESD敏感的信号线特别有用。根据在本文中参考附图所述的各种实施例，众多的优点将对本领域技术人员显而易见。例如，本文所述的ESD保护电路可应用于任何类型的电压瞬态保护，诸如浪涌事件保护。

图1a图示实施例ESD保护系统100的系统框图，该ESD保护系统100包括单级ESD保护电路102和受保护的器件（DUP）104。根据各种实施例，每个ESD级提供通过放电或浪涌器件到地的路径。因此，通过诸如瞬态电压抑制（TVS）二极管之类的单个放电或浪涌器件，单级ESD保护电路102提供到地的单个电流路径。在各种实施例中，旨在用于DUP 104的输入信号首先穿过单级ESD保护电路102。由于此原因，在正常操作期间，有利的是：相比具有一级以上的ESD电路，ESD保护电路引入最小的阻抗，包括电阻和寄生电容。因此，单级ESD保护电路102包括最小的阻抗。在瞬态电压事件期间，诸如ESD或浪涌事件，当在输入节点IN处接收ESD或浪涌电流时，通过将ESD电流的大部分I_DIS转移到地，单级ESD保护电路102在输出节点OUT处将电压钳位到较低电压。

在各种实施例中，DUP 104可以是保护免受ESD或浪涌事件的任何电路，并且可包括一些额外的ESD保护。例如，DUP 104包括能够在节点OUT处保护DUP 104免受小幅度的ESD事件的ESD电路（诸如在单级ESD保护电路102耦合到节点OUT之前）。例如，这种较小的事件可包括由ANSI/ESDA/JEDEC JS-001标准定义的人体模型（HBM）级ESD事件。相比之下，单级ESD保护电路102可能能够保护DUP 104免受大幅度的ESD事件，诸如例如由IEC 61000-4-2标准定义的系统级ESD事件。

在一些实施例中，ESD保护电路还能够保护DUP 104免受由IEC61000-4-5标准定义的较大浪涌事件。如下面在本文中进一步描述的，ESD保护系统100可包括具有众多被保护的节点的众多组件以及具有众多输入或输出引脚的众多IC。

图1b图示实施例ESD保护系统101的示意图，该实施例ESD保护系统101是图1a中所示的ESD保护系统100的实现方式。根据各种实施例，ESD保护系统101包括ESD二极管106、电阻器108和DUP 104。在这种实施例中，如在图1a中所述的ESD保护电路102被实现为ESD二极管106和电阻器108。在正常操作期间，在输入节点IN上的输入信号穿过电阻108到DUP 104。在ESD事件期间，ESD电流I_ESD被注入到输入节点IN中。是ESD电流I_ESD的大部分的第一电流I₁通过ESD二极管106传导到地。ESD电流I_ESD中的剩余部分作为第二电流I₂通过电阻器108传导到DUP 104。大多数的第二电流I₂通过DUP 104中包括的第二ESD二极管105传导到地。

在各种实施例中，ESD二极管106是任何类型的瞬态电压抑制（TVS）二极管。如上所述，ESD二极管106能够将大系统级ESD电流传导到地。例如，ESD二极管106可能能够将20kV的浪涌放电到地。在其它实施例中，ESD二极管106能够将8kV的浪涌放电到地。此外，第二ESD二极管105能够将较小的HBM级ESD电流传导到地。ESD二极管106可以是在单独的IC上的离散或外部高级ESD保护组件，而ESD二极管105是在DUP 104中集成的半导体组件，DUP 104可在单个IC上。作为DUP 104的一部分，ESD二极管105可能仅能够保护DUP 104免受HBM级ESD事件。因此，ESD二极管106可以是被设计成承受和消耗高达15或30kV的瞬态电压的更强或更健壮的ESD组件，而ESD二极管105可以是被设计为DUP 104的一部分、承受和消耗大约2kV的HBM级瞬态电压的不太健壮的ESD组件。在一些实施例中，ESD二极管105可能能够承受从2kV到高达10kV范围的瞬态电压。在其它实施例中，每个ESD组件可消耗更高或更低的瞬态电压。在各种实施例中，ESD二极管105的动态导通电阻R_dyn大于ESD二极管106的导通电阻。在具体实施例中，ESD二极管106的动态导通电阻R_dyn在100和500mΩ之间，而ESD二极管105的动态导通电阻R_dyn在1和5Ω之间。在另一个具体示例中，ESD二极管106的动态导通电阻R_dyn可能范围高达1.5Ω，而ESD二极管105的动态导通电阻R_dyn大于1.5且小于5Ω。可替代地，用于ESD二极管105和106的动态导通电阻R_dyn可在这些范围之外。

在一些实施例中，DUP 104还可将小电流传导到器件中。在这种情况下，第二电流I₂被分割为I₂=I₂'+I₂''，其中I₂'是通过ESD二极管105的电流，而I₂''是进入到DUP 104中的电流。在一些实施例中，电流I₂''可忽略不计，并且如果ESD二极管106和105起作用则可被忽略。在各种实施例中，ESD保护电路102被实现为IC。

相应地，在诸如ESD或浪涌事件之类的瞬态电压事件期间，瞬态电流I_ESD如下分布在ESD二极管106和第二ESD二极管105之间，I_ESD=I₁+I₂。电阻108提供从输入节点IN到耦合到DUP 104的输出节点OUT的电压降V_R= I₂∙R。当等于在ESD事件期间跨过ESD二极管106的电压降V₁的钳位电压大于将在其处损坏DUP 104的电压时，电压降V_R保护DUP 104免受损坏。在图1b中描绘的电压遵循等式V₁=V_R+V₂，该等式指示电压降V₂小于电压降V₁达V_R的差。因此，由电压降V_R保护DUP 104免受完整的电压降V₁。在各种实施例中，ESD二极管106和ESD二极管105以其传导瞬态电压的触发电压大约相等。在其它实施例中，触发电压在2伏内。

在各种实施例中，电阻器108具有可能小于10Ω的电阻值R。在一些实施例中，电阻值R可能小于2Ω。在各种实施例中，电阻值R可能大于0.1Ω，以便确保足以保护DUP 104的电压降V_R。在包括高速信号（即具有大于1GHz的高频的信号）的实施例中，电阻值R可能在1和3Ω之间。

根据进一步的实施例，比率I₁：I₂可用于定义ESD二极管106和第二ESD二极管105的放电电流能力之间的关系。例如，在一个实施例中，在浪涌或ESD事件期间，第一电流I₁与第二电流I₂的比率（I₁：I₂）至少是3：1，并且可能在大约5：1和100：1之间。类似地，每个二极管可在包括损坏或毁坏的故障之前承受的最大电流可遵循比率I₁_MAX：I₂'_MAX。例如，在实施例中，在损坏或毁坏之前对于ESD二极管106与第二ESD二极管105的最大电流的比率（I₁_MAX：I₂'_MAX）至少是3：1，并且在大约5：1和40：1之间。例如，在一些实施例中，I₁_MAX可能是30-60A，而I₂'_MAX可能是1.5A。大约1.5A的ESD电流可能是2Kv ESD事件的结果，而大约30A的ESD电流可能是15kV ESD事件的结果。

在其它实施例中，比率V₁：V₂可用于定义在ESD二极管106和第二ESD二极管105的钳位电压之间的关系。例如，在一些实施例中，在浪涌事件期间，跨过ESD二极管106的钳位电压V₁与跨过第二ESD二极管105的钳位电压V₂的比率至少是1.1：1，并且可能在大约1.1：1和5：1之间。在其它实施例中，比率V₁：V₂可能高达20：1。

图2a图示具有包括ESD保护IC 122和器件IC 124的实施例集成电路的电路板120的图。根据各种实施例，电路板120是印刷电路板（PCB）。ESD保护IC 122耦合到输入引脚128。输入引脚128可耦合到电路板120上的其它组件，或者可耦合到外部组件。此外，ESD保护IC 122可耦合到多个引脚，并接收如所示的多个输入信号。

在各种实施例中，ESD保护IC 122可耦合到除器件IC 124外的多个器件IC，每个IC形成受保护的器件（DUP）。例如，各种器件IC可以是任何类型的组件，诸如放大器或低噪声放大器。ESD保护IC 122可通过如由总线123所示的多个被保护的引脚或单个被保护的引脚耦合到器件IC 124。ESD保护IC 122可包括耦合到器件IC 124上的多个引脚的多个保护器件的阵列，以便提供对多个引脚中每一个的ESD保护。例如，器件IC 124可包括HDMI链接，而ESD保护IC 122可耦合到每个HDMI高速输入/输出（I/O）端口。在各种实施例中，器件IC 124可通过输出引脚130进一步耦合到另一个组件。耦合到输出引脚130的其它组件可被安装在电路板120上或外部连接到电路板120。此外，额外的器件IC也可通过额外的输出引脚耦合到多个组件，正如所示。

图2b图示如参照图2a所述的实施例ESD保护IC 122的系统框图。根据各种实施例，ESD保护IC 122包括单级ESD保护电路102a-n（为了说明的目的，示出电路102a、102b和102c）的阵列。每个单级ESD保护电路可包括各种保护元件，诸如二极管或电阻器，如本文中参考其它附图所述。此外，每个单级ESD保护电路102a-102n耦合在输入节点INa-INn和输出节点OUTa-OUTn之间。在这种实施例中，分别在输入节点INa-INn上接收输入信号，并传递到输出节点OUTa-OUTn。在一些实施例中，单级ESD保护电路102a-102n可耦合在多个输入节点和多个输出节点之间。在ESD事件期间，ESD电流被注入到一个或多个输入节点INa-INn中，而输出节点OUTa-OUTn被保护免受大的ESD信号。在单级ESD保护电路将大多数传导到地之后，输出节点OUTa-OUTn可接收一定量的ESD电流，如本文中参考其它附图所述。

图3图示包括ESD器件110和阻抗元件112的实施例ESD保护电路102的示意图。根据各种实施例，在ESD事件期间，在输入节点IN处注入ESD电流。通过在ESD事件期间形成到地的传导路径，ESD器件110将大多数电流转移到地。在ESD事件期间，阻抗元件112将第二电流从输入节点IN传导到输出节点OUT。

根据各种实施例，可如参考上文中的图1b所述实现ESD保护电路102。在一些实施例中，阻抗元件112可以是电阻器。阻抗元件112的阻抗值Z影响ESD保护电路102的性能。例如，较大的阻抗值Z可在ESD事件期间增加ESD保护，而在正常操作期间减小输入信号的信号完整性（SI）。因此，阻抗值Z在一些实施例中可能小于或等于10Ω，或在其它实施例中小于3Ω。在各种实施例中，阻抗值大于0.1Ω，以便提供跨过阻抗元件112的显著电压降。阻抗值Z还可包括不是纯电阻性而是还包括电抗部分的值。

图4a、4b、4c和4d图示如参考图3所述的各种实施例ESD器件110的示意图。根据各种实施例，在图4a、4b、4c或4d中所示的任何ESD器件可被包括在ESD保护电路102中。ESD器件110可包括齐纳二极管，诸如TVS二极管，如图4a中所示，ESD器件110可包括如图4b中所示的串联连接的相对的齐纳二极管，ESD器件110可包括如图4c中所示的并联二极管结构，或者ESD器件110可包括如图4d中所示的晶闸管。图4c中所示的并联结构可包括具有第一方位的第一二极管，第一二极管与具有和第一方位相反的第二方位的第二二极管并联耦合。第二二极管还可与串联连接的相对的齐纳二极管耦合。在各种实施例中，各种ESD器件110可包括两个ESD器件的双向结构，两个ESD器件各自具有在每个方向上耦合的一个ESD器件。在可替代实施例中，还可预见进一步的组合。在各种实施例中，各种阻塞二极管也可被形成为2端子或3端子晶闸管。在其它实施例中，MOS晶体管可用作快速切换的ESD器件，代替本文所述的阻塞二极管。

图5图示如本文中参考其它附图所述的实施例ESD保护电路102的横截面。根据各种实施例，在半导体衬底140中形成ESD器件110，半导体衬底140具有到地的体接触或另一个参考端子。ESD器件110可被实现为如本文所述的任何二极管或其它器件。在各种实施例中，在半导体衬底140的顶面上形成绝缘层150。在绝缘层150中形成传导层142。传导层142将ESD二极管110电耦合到输入接触144。传导层142还将输入接触144耦合到电阻层112，电阻层112形成于氧化物152上，氧化物152形成于半导体衬底140的顶面上。传导层148形成在绝缘层150中，并将电阻层112耦合到输出接触146。

根据各种实施例，半导体衬底140是硅衬底，而ESD器件110是TVS二极管。例如，传导层142和148可由金属、硅化物或掺杂的半导体材料形成。例如，绝缘层150可由氧化物或聚合物形成。氧化物152可以是任何绝缘材料或氧化物。在各种实施例中，电阻层112可以是掺杂的多晶硅、未掺杂的多晶硅或另一种半导体材料。可替换地，电阻层112可由诸如TiN、Al、AlCu或其它之类的金属、金属合金或金属化合物形成。接触层144和146可被形成为金属化级或形成为硅化物。可包括满足本领域中已知的类似功能的各种修改和其它材料。

在各种实施例中，形成具有具体电阻值的电阻层112。电阻层112的宽度、厚度和长度连同到传导层142和148的接触的类型影响电阻层112的总电阻。因此，在不同实施例中，这些参数可具有任何值，以便设置如本文所述的电阻值。

在各种实施例中，可在半导体衬底140内或上方形成电阻层112。为了说明，在半导体衬底140上方形成电阻层112。例如，在可替代实施例中，电阻层112在沟槽内可被形成为掩埋的多晶硅线或金属线。

图6图示包括步骤200、202、204和206的操作201的实施例方法的系统框图。根据各种实施例，操作201的方法是保护电路免受ESD的方法。步骤200包括为瞬态电压保护电路提供输入节点和输出节点。步骤202包括在输入节点处接收浪涌电流或瞬态峰值电流。包括任何类型的瞬态电流尖峰的浪涌电流可能是系统级ESD电流、HBM级ESD电流或例如在一些实施例中由IEC 61000-4-5标准定义的浪涌电流。在各种实施例中，浪涌电流被从输入引脚或接触焊盘注入到输入节点中。步骤204包括通过耦合到输入节点的浪涌二极管而将大部分浪涌电流传导到地节点。浪涌二极管可被实现为如以上参考图1-5所述的TVS二极管。此外，步骤206包括通过在输入节点和输出节点之间耦合的电阻元件而传导小部分浪涌电流。输出节点可耦合到具有进一步的ESD电路的受保护的器件（DUP）。在这种实施例中，瞬态电压二极管的动态导通电阻小于进一步的ESD电路的动态导通电阻。

图7图示包括步骤302、304和306的操作300的另一个实施例方法的系统框图。根据各种实施例，例如，操作300的方法是保护电路免受诸如ESD之类的电浪涌的方法。步骤302包括在输入节点和输出节点之间耦合的瞬态电压保护电路处接收浪涌电流、ESD电流或其它瞬态电流峰值。瞬态电压保护电路可包括瞬态电压保护二极管和如在先前所述的各种实施例中所述的电阻元件。在其它实施例中，瞬态电压保护二极管可以是任何类型的单级浪涌或ESD保护电路。步骤304包括基于接收的浪涌或ESD电流而生成跨过瞬态电压保护二极管的第一电压降，而步骤306包括基于接收的浪涌或ESD电流而生成跨过电阻元件的第二电压降。电阻元件耦合在输入节点和输出节点之间。在各种实施例中，输出节点耦合到具有次级ESD保护二极管的DUP。在这种实施例中，瞬态电压保护二极管的动态导通电阻可能小于次级ESD二极管的动态导通电阻。次级ESD二极管可包括任何类型的浪涌或ESD保护器件，并且被包括在DUP IC内。

图8a图示诸如以上参考图1a和1b所述的实施例ESD保护组件的I-V图表。根据各种实施例，单级ESD保护电路包括主ESD组件或级，诸如ESD二极管106，具有示出通过主ESD组件的电流I_MAIN的实心I-V曲线，而受保护的器件（DUP）包括HBM级ESD组件，诸如第二ESD二极管105，具有示出通过DUP中集成的HBM级ESD组件的电流I_HBM的虚线I-V曲线。在各种实施例中，主ESD组件用触发电压V_MAIN和钳位电压V_{M_clamp}传导主电流I_MAIN。类似地，DUP ESD组件用触发电压V_HBM和钳位电压V_{H_clamp}传导次级电流I_HBM。在一些实施例中，主ESD组件的触发电压V_MAIN尽可能接近DUP ESD组件的触发电压V_HBM。在可替代实施例中，触发电压V_MAIN可能不同于触发电压V_HBM。在一些实施例中，主ESD组件具有不超出DUP ESD组件的触发电压V_HBM 1伏的触发电压V_MAIN。在可替代实施例中，主ESD组件具有与DUP ESD组件的触发电压V_HBM的不同大于1伏的触发电压V_MAIN。

在一些实施例中，当主ESD组件和HBM级ESD组件并联而在两个组件之间没有任何串联电阻时，V_{M_clamp}可能与V_{H_clamp}相同。在其它实施例中，由于跨过两个组件之间的一系列电阻的电压降，V_{M_clamp}可能比V_{H_clamp}高。在各种实施例中，DUP ESD组件能够在故障之前消耗电流I_{H_failure}，该电流比在故障之前由主ESD组件消耗的电流I_{M_failure}小得多。故障可包括各自的保护组件的损坏或毁坏。电压降可由主ESD组件和DUP之间的串联电阻提供，DUP保护整个ESD或浪涌事件的电压免于被应用到DUP，并且连同主ESD组件防止损坏DUP。这种电压降例如由如参考图1b所述的电阻器108提供。

此外，在各种实施例中，电流比率I_MAIN：I_HBM可能至少是3：1或更大。在各种实施例中，I_MAIN的斜率指示主ESD组件的动态电阻R_{dyn_MAIN}，而I_HBM的斜率指示动态电阻R_{dyn_HBM}。更低的动态电阻可允许消耗更多的放电电流。因此，与DUP ESD组件相比，主ESD组件能够消耗大得多的电流，DUP ESD组件可被设计仅用于HBM级ESD事件。动态电阻R_{dyn_HBM}：R_{dyn_MAIN}的比率至少可能是2（即2：1）。在一些实施例中，比率R_{dyn_HBM}：R_{dyn_MAIN}在5和20之间。在特定实施例中，比率R_{dyn_HBM}：R_{dyn_MAIN}是10。例如，R_{dyn_HBM}可能是2Ω而R_{dyn_MAIN}可能是0.2Ω。在其它实施例中，比率R_{dyn_HBM}：R_{dyn_MAIN}是任何值。两个ESD组件的组合可能能够消耗大范围的电压瞬态，包括ESD和浪涌事件。在各种实施例中，在图8a中所示的电流和电压可以取正或者负的参考，并且可由本领域技术人员切换或倒转。

图8b图示实施例ESD保护电路的I-V图表，包括用于在主ESD组件和DUP ESD组件R_ESD之间的串联电阻的两个值，诸如参考图1b中的电阻器108所述。在此具体示例中，串联电阻R_ESD被设置为两个值：2Ω和0Ω，分别如由曲线I_2Ω和I_0Ω所示。垂直轴示出可对应于瞬态电压事件的输入电流，而水平轴示出在实施例ESD保护电路的输出处的钳位电压。在各种实施例中，2Ω的串联电阻能够消耗如由曲线I_2Ω的更高斜率所示的更大电流。在其它实施例中，可使用串联电阻R_ESD的其它值，如本文所述。

通常参考输入节点、引脚或焊盘描述本文所述的各种实施例。这种实施例也可被容易地应用到用于任何IC或电路的输出节点、引脚或焊盘。

例如，在各种实施例中解决的特定挑战包括线电容、钳位电压和信号完整性。线电容可能是有害的，尤其是对于高速信号，因为它降低可达到的切换速度。通常，ESD保护电路增加线电容，因为ESD保护电路耦合到输入或输出路径。根据本文公开的实施例单级ESD保护电路，由于消除进一步的ESD级，ESD保护电路的线电容被最小化。

使能实施例ESD保护电路以提供到地的电流路径，以便防止在被保护的节点处的电压在ESD事件期间达到设置的电压（被称为钳位电压）时损坏被保护的IC。通常，被称为受保护的器件（DUP）的被保护的IC可被损坏，即使在被保护的节点处暴露给钳位电压。因此，实施例ESD保护电路在ESD事件期间保护IC，在ESD事件中，由实现的单级ESD保护组件提供的ESD钳位电压在幅度上大于将在其处损坏IC的电压。

线阻抗可减小信号完整性（SI）。根据各种实施例，与传统的多级ESD保护电路相比，用单级ESD保护电路最小化线阻抗。特别地，最小化电阻，同时可以改善整体保护。

本文所述的各种实施例的优点可包括具有减小的线电容、增加的信号完整性、减小的半导体面积使用和增加的ESD保护的单级ESD保护电路。

虽然已经参照说明性实施例描述了本发明，但此描述并不旨在被解释为具有限制意义。在参考描述时，说明性实施例的各种修改和组合以及本发明的其它实施例对本领域的技术人员而言将是显而易见的。因而，旨在所附权利要求涵盖任何这种修改或实施例。

Claims (23)

1.一种瞬态电压保护电路，包括：

第一集成电路，包括：

输入节点；

输出节点；

在输入节点和参考电压节点之间耦合的第一瞬态电压保护组件，其中第一瞬态电压保护组件包括第一动态电阻；以及

在输入节点和输出节点之间耦合的阻抗元件，

耦合到第一集成电路的输出节点的第二集成电路，

其中第二集成电路包括受保护的器件（DUP），受保护的器件（DUP）包括ESD保护组件，其中仅一个单级瞬态电压保护电路被耦合在第一集成电路的输出节点和第一集成电路的输入节点之间，其中所述DUP中的ESD保护组件具有大于第一动态电阻的第二动态电阻，其中到第二集成电路的输入节点中的输入电流路径除了所述单级瞬态电压保护电路之外不包括其它的ESD或瞬态电压保护组件。

2.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压保护组件包括瞬态电压抑制（TVS）二极管。

3.根据权利要求1所述的瞬态电压保护电路，其中阻抗元件包括电阻元件。

4.根据权利要求3所述的瞬态电压保护电路，其中电阻元件具有小于10欧姆并且大于0.1欧姆的电阻。

5.根据权利要求1所述的瞬态电压保护电路，其中第二动态电阻与第一动态电阻的比率在5到20之间。

6.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压保护组件被配置成放电高达30kV的ESD电压，而ESD保护组件被配置成放电仅高达3kV的ESD电压。

7.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压保护组件被配置成根据系统级ESD规范IEC61000-4-2放电ESD电压，而ESD保护组件被配置成根据HBM级规范ANSI/ESDA/JEDEC JS-001放电ESD电压。

8.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压保护组件被配置成比ESD保护组件放电更大的ESD电流。

9.根据权利要求1所述的瞬态电压保护电路，其中参考电压节点是地电势节点。

10.根据权利要求1所述的瞬态电压保护电路，其中瞬态电压保护电路是ESD保护电路。

11.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压组件包括齐纳二极管。

12.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压组件包括在输入节点和参考电压节点之间串联连接的第一齐纳二极管和第二齐纳二极管，其中第一和第二齐纳二极管的阴极耦合在一起。

13.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压组件包括：

在输入节点和参考电压节点之间耦合的第一放电路径，第一放电路径包括第一二极管；以及

与第一放电路径并联耦合的第二放电路径，第二放电路径包括：

与第一二极管的相反极性耦合的第二二极管，以及

齐纳二极管，其中齐纳二极管和第二二极管的阴极耦合在一起。

14.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压组件包括晶闸管。

15.根据权利要求1所述的瞬态电压保护电路，其中第一瞬态电压保护组件的触发电压不超出ESD保护组件的触发电压1伏。

16.根据权利要求1所述的瞬态电压保护电路，其中第一集成电路包括：

多个输入节点；

在多个输入节点和多个参考电压节点之间耦合的第一多个瞬态电压保护组件，其中第一多个瞬态电压保护组件包括第一动态电阻；

被配置成耦合到具有大于第一动态电阻的第二动态电阻的多个ESD保护组件的多个输出节点；以及

在多个输入节点和多个输出节点之间耦合的多个阻抗元件。

17.一种保护电路免受瞬态电压的方法，该方法包括：

提供包括输入节点和输出节点的单级瞬态电压保护电路；

在输入节点处接收瞬态峰值电流；

通过耦合到输入节点的瞬态保护二极管，将大部分瞬态峰值电流传导到地；以及

通过在输入节点和输出节点之间耦合的电阻元件传导小部分瞬态峰值电流，其中输出节点被配置成耦合到具有进一步的瞬态电压保护电路的受保护的器件（DUP），并且其中瞬态保护二极管的动态电阻小于进一步的瞬态电压保护电路的动态电阻，其中到DUP的输入节点中的输入电流路径除了所述单级瞬态电压保护电路之外不包括其它的瞬态电压保护组件。

18.根据权利要求17所述的方法，其中瞬态保护二极管包括齐纳二极管。

19.根据权利要求17所述的方法，其中瞬态保护二极管包括在输入节点和参考电压节点之间串联连接的第一齐纳二极管和第二齐纳二极管，其中第一和第二齐纳二极管的阴极耦合在一起。

20.根据权利要求17所述的方法，其中瞬态保护二极管包括：

在输入节点和参考电压节点之间耦合的第一放电路径，第一放电路径包括第一二极管；以及

与第一放电路径并联耦合的第二放电路径，第二放电路径包括：

与第一二极管的相反极性耦合的第二二极管，以及

齐纳二极管，其中齐纳二极管和第二二极管的阴极耦合在一起。

21.一种保护电路免受瞬态电压的方法，该方法包括：

在输入节点和输出节点之间耦合的单级瞬态电压保护电路处接收瞬态峰值电流；

基于接收的瞬态峰值电流，生成跨过瞬态电压保护二极管的第一电压降；

基于接收的瞬态峰值电流，生成跨过电阻元件的第二电压降，其中电阻元件耦合在输入节点和输出节点之间；以及

其中输出节点被配置成耦合到具有次级瞬态电压保护二极管的受保护的器件（DUP），并且其中瞬态电压保护二极管的动态电阻小于次级瞬态电压保护二极管的动态电阻，并且其中到DUP的输入节点中的输入电流路径除了所述单级瞬态电压保护电路之外不包括其它的瞬态电压保护组件。

22.根据权利要求21所述的方法，进一步包括：基于接收的瞬态峰值电流，生成跨过次级瞬态电压保护二极管的第三电压降。

23.一种半导体器件，包括：

被布置在半导体衬底上方的第一接触焊盘；

包括第一动态电阻的第一瞬态电压保护器件，第一瞬态电压保护器件被布置在半导体衬底中或上方，并且耦合到第一接触焊盘；

被布置在半导体衬底中或上方的电阻层；以及

被布置在半导体衬底上方的第二接触焊盘，电阻层耦合到第二接触焊盘，其中第二接触焊盘被配置成耦合到具有大于第一动态电阻的第二动态电阻的第二瞬态电压保护器件，并且其中到第二瞬态电压保护器件的输入节点中的输入电流路径除了所述第一瞬态电压保护器件之外不包括其它的瞬态电压保护组件。