[go: up one dir, main page]

CN105226058A - 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 - Google Patents

利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 Download PDF

Info

Publication number
CN105226058A
CN105226058A CN201510360553.2A CN201510360553A CN105226058A CN 105226058 A CN105226058 A CN 105226058A CN 201510360553 A CN201510360553 A CN 201510360553A CN 105226058 A CN105226058 A CN 105226058A
Authority
CN
China
Prior art keywords
region
body zone
conduction type
diffusion region
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510360553.2A
Other languages
English (en)
Other versions
CN105226058B (zh
Inventor
雪克·玛力卡勒强斯瓦密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN105226058A publication Critical patent/CN105226058A/zh
Application granted granted Critical
Publication of CN105226058B publication Critical patent/CN105226058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H10D30/0512—Manufacture or treatment of FETs having PN junction gates of FETs having PN homojunction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种功率集成电路包括一个结型场效应晶体管（JFET）器件，形成在第一部分半导体层中，利用第一本体区制成栅极区，一个双扩散金属-氧化物-半导体（LDMOS）晶体管，形成在第二部分半导体层中，通道形成在第二本体区中。功率集成电路包括一个第一深扩散区，形成在第一本体区下方，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；以及一个第二深扩散区，形成在第二本体区下方，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。

Description

利用深扩散区在单片功率集成电路中制备JFET和LDMOS晶体管
技术领域
本发明涉及一种功率集成电路，具体来说，涉及利用深扩散区在单片功率集成电路中制备JFET和LDMOS晶体管。
背景技术
高压应用的单片功率集成电路（PIC）有时集成在一个结型场效应晶体管（JFET）和一个横向双扩散金属-氧化物-半导体（LDMOS）晶体管上。例如，在功率集成电路中引入JFET器件，用作启动电路中的常开通器件。JFET器件的漏极端连接到电源源极端（例如12V），栅极端接地，源极端连接到负载的电压源节点。当电源升高时，JFET在漏极端和源极端之间的通道中传导的电流，为负载的特定电路提供电源。当负载的电源节点（源极端）达到负载所需的电源电压（例如5V）时，JFET通道被夹断，JFET器件断开。JFET器件因其良好的夹断性能，能够确保下游电路到JFET的源极端不受电源高电压的影响，因此常用于常开通器件应用。
同时，LDMOS晶体管因其高击穿电压特性以及与低压器件的CMOS技术兼容等特点，常用于高压应用（20至500伏）。通常来说，LDMOS晶体管包括一个多晶硅栅极、一个形成在P-型本体区中的N+源极区，以及一个N+漏极区。通过N漂流区，使N+漏极区与多晶硅栅极下方的本体区中的通道分开。众所周知，增大N漂流区的长度，可以使LDMOS晶体管的击穿电压相应地增大。
当JFET器件和LDMOS晶体管制备在同一集成电路上时，要使两种器件的性能达到最优，同时保持合理的制备工艺有效成本有一定难度。图1表示在一个示例中，在同一个半导体衬底上制备的含有JFET和LDMOS晶体管的功率集成电路的剖面图。当利用相同的制备工艺制备JFET1和LDMOS器件2时，必须使用制备工艺中相同的扩散区制备器件。尤其是在LDMOS制备工艺中集成JFET的传统方法，使用LDMOS的P-型本体（P-本体）区4制备栅极区。然而，P-本体注入适用于通道中的阈值电压和LDMOS晶体管的额定击穿电压。用作JFET器件栅极区的同一个P-本体注入物，可能无法产生夹断晶体管通道所需的夹断电压。例如，当优化P-本体注入物适用于LDMOS晶体管阈值电压和击穿电压时，JFET器件的阈值电压可能达到20V或以上，才能夹断JFET传导通道，这对于耦合JFET为5V工作电压的电路供电的情况来说是不愿出现的。因此，在一个功率集成电路中同时优化JFET器件和LDMOS晶体管，是十分困难的。
发明内容
本发明的目的是提供一种功率集成电路，其能同时优化JFET器件和LDMOS晶体管，使两种器件的性能达到最优，同时保持合理的制备工艺及有效成本。
为达到上述目的，本发明提供了一种功率集成电路，包括：
一个第一导电类型轻掺杂的半导体层；
一个结型场效应晶体管（JFET）器件，形成在第一部分半导体层中以及第二导电类型的第一深阱中，JFET器件包括利用第一导电类型的第一本体区制成的栅极区、形成在栅极区对面的第二导电类型的源极和漏极区、形成在栅极区以外的源极区和漏极区之间的第一深阱区域中的JFET器件的通道；
一个双扩散金属-氧化物-半导体（LDMOS）晶体管，形成在第二部分半导体层中和第二导电类型的第二深阱中，LDMOS晶体管包括形成在第二深阱中的第一导电类型的第二本体区、栅极电极、源极区、以及与漏极区电接触的漏极漂流区（adraindrift），LDMOS晶体管的通道形成在源极区和漏极漂流区之间的第二本体区中，其中第二本体区用于优化LDMOS晶体管的阈值电压和击穿电压，第一和第二本体区具有相同的掺杂浓度和深度；
一个第一深扩散区，形成在第一本体区下方的第一深阱中，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；以及
一个第二深扩散区，形成在第二本体区下方的第二深阱中，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。
上述的功率集成电路，其中，LDMOS晶体管还包括：
所形成的栅极电极部分重叠本体区，并通过栅极电介质层，与半导体本体绝缘；
第二导电类型的源极区，形成在栅极电极第一边上的第二本体区中；以及
第一导电类型的漏极漂流区，形成在第二深阱中；以及
一个形成在漏极漂流区中的漏极区，漏极区包括第二导电类型的第一阱。
上述的功率集成电路，其中，半导体层包括：
一个第一导电类型的半导体衬底；以及
一个第一导电类型的外延层，其形成在半导体衬底上。
上述的功率集成电路，其中，利用含有相同掺杂剂量和相同注入能量的相同制备工艺，制备第一和第二本体区，选择合适的注入剂量和注入能量，以优化LDMOS晶体管的阈值电压和击穿电压。
上述的功率集成电路，其中，利用相同的制备工艺以及相同的掺杂浓度和深度，制备第一和第二深扩散区，第一和第二深扩散区的掺杂浓度大于第一和第二本体区。
上述的功率集成电路，其中，第一和第二深扩散区具有分级的掺杂结构，掺杂浓度从各自本体区附近的第一或第二深扩散区的第一边，降至远离各自本体区的第二边。
上述的功率集成电路，其中，第一深扩散区的宽度与第一本体区一致，或延伸到第一本体区以外，在第一本体区两边上。
上述的功率集成电路，其中，第一深扩散区与漏极区之间的距离为第一距离，与源极区之间的距离为第二距离，第一距离大于第二距离。
上述的功率集成电路，其中，第二深扩散区的宽度与第二本体区一致，或者朝向漏极漂流区，延伸到第二本体区以外，或者在漏极漂流区下方延伸。
上述的功率集成电路，其中，第一导电类型为P-型，第二导电类型为N-型。
上述的功率集成电路，其中，该功率集成电路还包括：
一个第一导电类型的第一掩埋层，形成在外延层和半导体衬底之间的第一部分半导体层中；以及
一个第二导电类型的第二掩埋层，形成在外延层和半导体衬底之间的第二部分半导体层中。
本发明还提供了一种制备功率集成电路的方法，包括：
制备一个第一导电类型的半导体层，并且轻掺杂；
制备一个第二导电类型的第一深阱，在第一部分半导体层中；
制备一个第二导电类型的第二深阱，在第二部分半导体层中；
在第一深阱中，制备第一导电类型的第一本体区，第一本体区为结型场效应晶体管（JFET）器件的栅极区；
在第二深阱中，制备第一导电类型的第二本体区，第二本体区构成一个双扩散金属-氧化物半导体（LDMOS）晶体管的通道，其中第二本体区用于优化LDMOS晶体管的阈值电压和击穿电压，第一和第二本体区具有相同的掺杂浓度和深度；
在第一本体区下方的第一深阱中，制备第一深扩散区，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；并且
在第二本体区下方的第二深阱中，制备第二深扩散区，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。
上述的方法，还包括：
在第一部分半导体层中的栅极区对面，制备第二导电类型的源极和漏极区，JFET器件的通道形成在栅极区以外的源极区和漏极区之间的第一深阱区域中。
上述的方法，还包括：
制备栅极电极、源极区、漏极漂流区以及在第二部分半导体层中的漏极区，LDMOS晶体管的通道形成在源极区和漏极漂流区之间的第二本体区中，漏极区包括一个第二导电类型的第一阱。
上述的方法，其中，制备第一本体区和制备第二本体区，包括：
利用含有相同注入剂量和相同注入能量的相同制备工艺，制备第一本体区和第二本体区，选择合适的注入剂量和注入能量，优化LDMOS晶体管的阈值电压和击穿电压。
上述的方法，其中，制备第一深扩散区和制备第二深扩散区，包括：
利用相同的制备工艺以及相同的掺杂浓度和深度，制备第一和第二深扩散区，第一和第二深扩散区的掺杂浓度大于第一和第二本体区。
上述的方法，其中，制备第一深扩散区和制备第二深扩散区，包括：
制备第一和第二深扩散区的分级式掺杂结构，掺杂浓度从各自本体区附近的第一边降至远离各自本体区的第二边。
上述的方法，其中，制备含有分级式掺杂结构的第一和第二深扩散区，包括：
通过第一掩膜，利用第一注入剂量和第一注入能量，进行第一导电类型掺杂物的第一离子注入，限定第一和第二深扩散区；并且
通过第一掩膜，利用第二注入剂量和第二注入能量，进行第一导电类型掺杂物的第二离子注入，第二注入能量大于第一注入能量。
上述的方法，其中，制备第一深扩散区，包括：
制备第一深扩散区，其宽度与第一本体区一致，或者延伸到第一本体区以外，在第一本体区的两边上。
上述的方法，其中，制备第一深扩散区，包括：
制备第一深扩散区，它与漏极区之间的距离为第一距离，与源极区之间的距离为第二距离，第一距离大于第二距离。
上述的方法，其中，制备第二深扩散区，包括：
制备第二深扩散区，其宽度与第二本体区一致，或者朝向漏极漂流区，延伸到第二本体区以外，或在漏极漂流区下方延伸。
上述的方法，其中，第一导电类型为P-型，第二导电类型为N-型。
本发明提供的功率集成电路，优化了LDMOS本体区，使其达到所需的LDMOS晶体管的阈值电压和击穿特性。同时，利用深扩散区优化JFET器件的夹断电压，降低导通电阻（Rds-A），改善LDMOS晶体管器件的可靠性。通过这种方式，利用单独的深扩散工艺，可同时优化JFET器件和LDMOS晶体管器件。
附图说明
以下的详细说明及附图提出了本发明的各个实施例。
图1表示在一个示例中，在同一个半导体衬底上制备含有JFET和LDMOS晶体管的功率集成电路的剖面图。
图2表示依据本发明的实施例，在同一个半导体衬底上制备含有JFET和LDMOS晶体管的功率集成电路的剖面图。
图3表示依据本发明的实施例，在功率集成电路中的LMOS晶体管的剖面图。
图4表示省去了在本发明一些实施例中的N-型掩埋层，按照与图3所示的LDMOS晶体管相同的方式制备的非隔离LDMOS晶体管。
具体实施方式
本发明可以以各种方式实现，包括作为一个工艺；一种装置；一个系统；和/或一种物质合成物。在本说明书中，这些实现方式或本发明可能采用的任意一种其他方式，都可以称为技术。一般来说，可以在本发明的范围内变换所述工艺步骤的顺序。
本发明的一个或多个实施例的详细说明以及附图解释了本发明的原理。虽然，本发明与这些实施例一起提出，但是本发明的范围并不局限于任何实施例。本发明的范围仅由权利要求书限定，本发明包含多种可选方案、修正以及等效方案。在以下说明中，所提出的各种具体细节用于全面理解本发明。这些细节用于解释说明，无需这些详细细节中的部分细节或全部细节，依据权利要求书，就可以实现本发明。为了条理清晰，本发明相关技术领域中众所周知的技术材料并没有详细说明，以免对本发明产生不必要的混淆。
在本发明的实施例中，在单片功率集成电路中制备JFET和LDMOS晶体管器件的方法，使用LDMOS本体区制备JFET栅极区，并且还使用本体区下方的深扩散区，优化JFET和LDMOS器件的电性能。深扩散区的掺杂物导电类型与本体区相同，并且掺杂浓度更高。在一些实施例中，可以利用一个单独的掩膜注入工艺，制备深扩散区。因此，优化LDMOS本体区，达到所需的LDMOS晶体管的阈值电压和击穿特性。同时，利用深扩散区优化JFET器件的夹断电压，降低导通电阻（Rds-A），改善LDMOS晶体管器件的可靠性。通过这种方式，利用单独的深扩散工艺，可同时优化JFET器件和LDMOS晶体管器件。
在本发明中，结型场效应晶体管（JFET）是指电荷穿过源极端和漏极端之间的半导体通道的半导体器件。通道具有第一导电类型，而栅极区形成在导电类型相反的第二导电类型的通道中。JFET可以用作N-通道器件，利用N-型导电类型制备通道，或者用作P-通道器件，利用P-导电类型制备通道。JFET器件的运行基于反向偏置形成在栅极区和通道之间的pn结，以便调制栅极-通道结处的耗尽区宽度。反向偏置栅极-通道pn结，可以控制耗尽区的宽度，进而控制剩余通道的宽度，使电流从漏极流向源极。漏极和源极之间电流的大小，还取决于源极和漏极端之间的电场或所加电压，同时栅极区偏置到固定电势。尤其是，在栅极区加载一个相对于源极区的反向偏压，导电通道被耗尽区夹住，从而挡住或完全切断电流。要断开N-通道JFET器件，可使用负栅源电压（VGS），相反要断开P-通道JFET器件，可使用正栅源电压（VGS）。
在本发明的实施例中，JFET器件作为N-通道开关器件，称为N-型JFET或N-JFET。N-JFET器件包括一个具有N-型导电类型的半导体通道，形成在构成源极端的N+区和构成漏极端的N+区之间。另外，在本发明的实施例中，N-型LDMOS晶体管包括一个多晶硅栅极、一个形成在P-型本体区中的N+源极区以及一个N+漏极区。通道形成在多晶硅栅极下方的P-型本体区中。通过N漂流区，使N+漏极区与通道分隔开。
图2表示依据本发明的实施例，含有形成在同一个半导体层上的JFET和LDMOS晶体管的功率集成电路的剖面图。参见图2，功率集成电路10包括一个JFET器件11和一个LDMOS晶体管器件12，形成在P-型半导体层20上。在一些实施例中，P-型半导体层20包括一个P-型衬底22，P-型外延层24形成在P-型衬底22上。P-型掩埋层26和N-型掩埋层28形成在衬底22的不同区域上。在以下说明中，具有相同参数的扩散区是指利用相同制备工艺制备的相同类型的扩散区，例如相同的注入剂量和注入能量，以及相同的热退火工艺。相同类型的各个扩散区由掩膜限定，并且利用相同的制备工艺，制备在半导体层上。此外，在本说明中，“扩散区”是指形成在半导体层中的掺杂区，掺杂区通常由指定导电类型的掺杂物的离子注入形成，并且对注入的掺杂物退火。
在本实施例中，JFET器件作为N-通道JFET器件，含有一个具有N-型导电类型的半导体通道，形成在构成源极端的N+区和构成漏极端的N+区之间。更确切地说，在本实施例中，JFET器件11形成在P-型掩埋层26上的第一部分半导体层20中。JFET器件11包括一个很深的深N-阱区30，构成晶体管的通道区，形成在N-阱区32中的N+扩散区36，构成晶体管的源极金属46和漏极区，带有P+扩散区38的P-本体区34构成栅极区。电介质层44形成在半导体层20上，在电介质层44中形成开口，从而连接到N+和P+扩散区。这样可以形成JFET11的源极、漏极和栅极端。JFET11的通道形成在很深的深N-阱区30中。
在本实施例中，LDMOS晶体管器件12用作N-型LDMOS晶体管器件。LDMOS晶体管器件12形成在N-型掩埋层28上的第二部分半导体层20中。LDMOS晶体管器件12形成在很深的深N-阱区30中。LDMOS晶体管器件12包括一个横向通道，形成在栅极电极42下方的P-本体区34中，栅极电介质层使横向通道与栅极电极绝缘。N+区36和P+区38形成在P-本体区34中，分别作为源极区和本体接触区。漏极区形成在N+区36中，N-漂流区40使N+区36与通道区分隔开。电介质层44形成在半导体层20上，电介质层44中的开口用于连接N+和P+扩散区。这样就可以形成LDMOS晶体管12的源极、漏极和本体端。
在本实施例中，LDMOS晶体管12的N+漏极区形成在N-阱32中。在LDMOS晶体管12的漏极区使用N-阱，可以降低晶体管的漏极电阻，优化击穿电压。
在制备功率集成电路10的过程中，选择P-本体区34的注入剂量和注入能量，使LDMOS晶体管获得所需的阈值电压和击穿电压。当使用相同的P-本体区34制备JFET器件的栅极区时，无法优化JFET器件。例如，如果P-本体区过窄，可能导致JFET器件具有的夹断电压过高。
在本发明的实施例中，深扩散区50的导电类型与LDMOS本体区相同，深扩散区50形成在JFET器件11和LDMOS晶体管12中，并且位于P-本体区34下方。在一些实施例中，每个深扩散区50都与其所在的P-本体区34电接触。在其他实施例中，深扩散区50与P-本体区34分隔开，保持浮动，但是通过一个耗尽区，连接到P-本体区34上，耗尽区形成在深扩散区50和P-本体区34之间的深N-阱30中。深扩散区50和P-贴标签34之间的耗尽区，可以由半导体材料的内建电势形成，或者由偏置的栅源电压形成。在一些实施例中，利用一个单独的掩膜高能注入过程，制备深扩散区50。重要的是，使用相同的深扩散区50，优化JFET器件11和LDMOS晶体管12。确切地说，配置深扩散区50，以优化JFET器件11的夹断电压，从而获得所需的夹断电压值。另外，相同的深扩散区50在LDMOS晶体管中构成RESURF（降低表面电场）结构，从而形成一个RESURFLDMOS，提高LDMOS的电阻Rds-A，并且改善器件可靠性。
在本发明的实施例中，深扩散区50的导电类型与LDMOS本体区的本体区导电类型相同。因此，深扩散区50为P-型扩散区。另外，深扩散区50的掺杂浓度大于P-本体区34。在某个实施例中，利用单独的高能注入工艺，制备深扩散区50，并且具有均匀的掺杂结构。在其他实施例中，可以利用两个或更多的高能注入工艺，制备深扩散区50，深扩散区50具有分级式掺杂结构。选择合适的掺杂剂量和能量，以适应JFET器件的夹断电压，提高LDMOS晶体管的Rds-A。
在本实施例中，利用两次高能注入工艺形成深扩散区50，并且形成一个分级式掺杂结构。在一些实施例中，掺杂浓度从半导体层的顶面开始向下逐渐降低。在一个实施例中，第一次注入工艺是对P-本体区使用125%的注入剂量和170%的注入能量；第二次注入工艺是对P-本体区使用125%的注入剂量和400%的注入能量。退火后，深扩散区50包括一个较重掺杂的顶层，以及一个较轻掺杂但是较深的底层。
在JFET器件11处，深扩散区50构成一个较深的栅极区，从而在深N-阱30中构成一个较窄的通道，使通道区在较低的夹断电压下夹断。按照这种方式，深扩散区50使JFET器件11的夹断电压调整至应用所需的电压水平。例如，当JFET器件11用作功率集成电路中的启动电路，将电源连接到下游电路时，电源可以是高压水平（例如12V），下游电路需要较低的电路电压水平（例如5V）。JFET器件11适用于较低电路电压水平附近的夹断电压，例如4-5V，从而有效利用JFET器件保护下游电路。
在一些实施例中，JFET器件中的深扩散区50的横向尺寸与P-本体区34一致。在其他实施例中，深扩散区50可以延伸到P-本体区上方。另外，在一些实施例中，深扩散区50位于远离JFET器件漏极区的地方，如图2所示。确切地说，深扩散区50位于源极区的N-阱附近，但是离漏极区的N-阱较远。在一些应用中，JFET器件的漏极连接到高压电源（例如20V），而源极连接到低电路电压（例如5V）。因此，增大漏极区和深扩散区50之间的间距，有利于确保较高的击穿电压。源极区通常连接到较低电路电压，可以保持较低的击穿电压。因此，深扩散区50和源极区N-阱之间的间距，小于深扩散区50和漏极区N-阱之间的间距。
在LDMOS晶体管12处，深扩散区50构成一个RESURF结构，以扩散LDMOS晶体管的漏极区处的电场。在一些实施例中，深扩散区50提供两种维度的电场扩散，将高电场推向半导体层中远离表面的更深处。这样一来，LDMOS晶体管的可靠性得到提高。更确切地说，来自深扩散区50的电荷耦合导致N-漂流区40的掺杂浓度更大，因此深扩散区50降低了LDMOS晶体管的电阻Rds-A。电场并没有在器件表面聚焦，从而提高了LDMOS晶体管的可靠性。在一些实施例中，LDMOS晶体管器件的深扩散区50的横向尺寸与P-本体区34一致。在其他实施例中，深扩散区50延伸到P-本体区上方，更加靠近N-漂流区40，以便更好地扩散电场。
图3表示依据本发明的实施例，在功率集成电路中的LMOS晶体管的剖面图。图3表示LDMOS晶体管的另一个实施例，LDMOS晶体管可以在功率集成电路中与图2所示的JFET器件集成。图2和图3中的类似元件都具有类似的参数，此处不再赘述。参见图3，LDMOS62为圆形布局，N+源极和P-本体区34形成在中心，被栅极电极42和N-漂流区40包围。在本发明的实施例中，深扩散区50形成在P-本体区34下方，并且延伸到N-漂流区40下方。在N-漂流区40下方的那部分深扩散区50，表示为区域52。由于注入是通过很厚的场氧化层54进行的，因此深扩散区52的深度小于深扩散区50。深扩散区52延长了RESURF结构，进一步改善了LDMOS晶体管的可靠性。
图3表示形成在N-型掩埋层28上的绝缘LDMOS晶体管。绝缘LDMOS晶体管可用于功率集成电路中的高端电路。在其他实施例中，删去N-型掩埋层，可以将图3所示的LDMOS晶体管制成非绝缘LDMOS晶体管。图4表示删去N-型掩埋层，用与图3所示的LDMOS晶体管相同的方式制备的非绝缘LDMOS晶体管。图4所示的非绝缘LDMOS晶体管72包括深扩散区50，以及延伸到N-漂流区40的那部分52。
在一些实施例中，以下制备工艺可用于制备图2所示的功率集成电路。首先，制备p-型衬底。然后，制备掩埋层。在有些情况下，可以选择制备N-型掩埋层，在没有N-型掩埋层的地方制备P-型掩埋层。随后生长外延层。制备深N-阱和N-阱。生长场氧化物，限定功率集成电路的有源区。制备P-本体区。在此时，如果可行的话，通过P-本体区和场氧化层，利用高能注入工艺，制备深扩散区。其余的处理工艺包括栅极氧化制备栅极氧化物，制备栅极电极以及制备N+和P+扩散区。
在本发明的可选实施例中，可以利用多外延层工艺代替高能注入，制备深扩散区。因此，将外延层制备至第一厚度，进行注入工艺，制备深扩散区。然后，制备外延层的剩余部分。在这种情况下，深扩散区掩埋在外延层中，其深度比要制备P-本体区的深度还大。在其他实施例中，通过多外延层和注入工艺，在深扩散区形成分级的掺杂结构。
在上述说明中，JFET器件和LDMOS晶体管器件都是N-型器件。本领域的技术人员应明确，可以利用导电类型相反的半导体材料和扩散区，制备P-型JFET器件和P-型LDMOS晶体管。
虽然为了表述清楚，以上内容对实施例进行了详细介绍，但是本发明并不局限于上述细节。实施本发明还有许多可选方案。文中的实施例仅用于解释说明，不用于局限。

Claims (22)

1.一种功率集成电路，包括：
一个第一导电类型轻掺杂的半导体层；
一个结型场效应晶体管（JFET）器件，形成在第一部分半导体层中以及第二导电类型的第一深阱中，JFET器件包括利用第一导电类型的第一本体区制成的栅极区、形成在栅极区对面的第二导电类型的源极和漏极区、形成在栅极区以外的源极区和漏极区之间的第一深阱区域中的JFET器件的通道；
一个双扩散金属-氧化物-半导体（LDMOS）晶体管，形成在第二部分半导体层中和第二导电类型的第二深阱中，LDMOS晶体管包括形成在第二深阱中的第一导电类型的第二本体区、栅极电极、源极区、以及与漏极区电接触的漂流区，LDMOS晶体管的通道形成在源极区和漂流区之间的第二本体区中，其中第二本体区用于优化LDMOS晶体管的阈值电压和击穿电压，第一和第二本体区具有相同的掺杂浓度和深度；
一个第一深扩散区，形成在第一本体区下方的第一深阱中，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；以及
一个第二深扩散区，形成在第二本体区下方的第二深阱中，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。
2.权利要求1所述的功率集成电路，其特征在于，LDMOS晶体管还包括：
所形成的栅极电极部分重叠本体区，并通过栅极电介质层，与半导体本体绝缘；
第二导电类型的源极区，形成在栅极电极第一边上的第二本体区中；以及
第二导电类型的漂流区，形成在第二深阱中；以及
一个形成在漂流区中的漏极区，漏极区包括第二导电类型的第一阱。
3.权利要求1所述的功率集成电路，其特征在于，半导体层包括：
一个第一导电类型的半导体衬底；以及
一个第一导电类型的外延层，形成在半导体衬底上。
4.权利要求1所述的功率集成电路，其特征在于，利用含有相同掺杂剂量和相同注入能量的相同制备工艺，制备第一和第二本体区，选择合适的注入剂量和注入能量，以优化LDMOS晶体管的阈值电压和击穿电压。
5.权利要求1所述的功率集成电路，其特征在于，利用相同的制备工艺以及相同的掺杂浓度和深度，制备第一和第二深扩散区，第一和第二深扩散区的掺杂浓度大于第一和第二本体区。
6.权利要求5所述的功率集成电路，其特征在于，第一和第二深扩散区具有分级的掺杂结构，掺杂浓度从各自本体区附近的第一或第二深扩散区的第一边，降至远离各自本体区的第二边。
7.权利要求1所述的功率集成电路，其特征在于，第一深扩散区的宽度与第一本体区一致，或延伸到第一本体区以外，在第一本体区两边上。
8.权利要求7所述的功率集成电路，其特征在于，第一深扩散区与漏极区之间的距离为第一距离，与源极区之间的距离为第二距离，第一距离大于第二距离。
9.权利要求1所述的功率集成电路，其特征在于，第二深扩散区的宽度与第二本体区一致，或者朝向漂流区，延伸到第二本体区以外，或者在漂流区下方延伸。
10.权利要求1所述的功率集成电路，其特征在于，第一导电类型为P-型，第二导电类型为N-型。
11.权利要求3所述的功率集成电路，其特征在于，还包括：
一个第一导电类型的第一掩埋层，形成在外延层和半导体衬底之间的第一部分半导体层中；以及
一个第二导电类型的第二掩埋层，形成在外延层和半导体衬底之间的第二部分半导体层中。
12.一种制备功率集成电路的方法，包括：
制备一个第一导电类型的半导体层，并且轻掺杂；
制备一个第二导电类型的第一深阱，在第一部分半导体层中；
制备一个第二导电类型的第二深阱，在第二部分半导体层中；
在第一深阱中，制备第一导电类型的第一本体区，第一本体区为结型场效应晶体管（JFET）器件的栅极区；
在第二深阱中，制备第一导电类型的第二本体区，第二本体区构成一个双扩散金属-氧化物半导体（LDMOS）晶体管的通道，其中第二本体区用于优化LDMOS晶体管的阈值电压和击穿电压，第一和第二本体区具有相同的掺杂浓度和深度；
在第一本体区下方的第一深阱中，制备第一深扩散区，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；并且
在第二本体区下方的第二深阱中，制备第二深扩散区，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。
13.权利要求12所述的方法，其特征在于，还包括：
在第一部分半导体层中的栅极区对面，制备第二导电类型的源极和漏极区，JFET器件的通道形成在栅极区以外的源极区和漏极区之间的第一深阱区域中。
14.权利要求12所述的方法，其特征在于，还包括：
制备栅极电极、源极区、漂流区以及在第二部分半导体层中的漏极区，LDMOS晶体管的通道形成在源极区和漂流区之间的第二本体区中，漏极区包括一个第二导电类型的第一阱。
15.权利要求12所述的方法，其特征在于，制备第一本体区和制备第二本体区，包括：
利用含有相同注入剂量和相同注入能量的相同制备工艺，制备第一本体区和第二本体区，选择合适的注入剂量和注入能量，优化LDMOS晶体管的阈值电压和击穿电压。
16.权利要求12所述的方法，其特征在于，制备第一深扩散区和制备第二深扩散区，包括：
利用相同的制备工艺以及相同的掺杂浓度和深度，制备第一和第二深扩散区，第一和第二深扩散区的掺杂浓度大于第一和第二本体区。
17.权利要求16所述的方法，其特征在于，制备第一深扩散区和制备第二深扩散区，包括：
制备第一和第二深扩散区的分级式掺杂结构，掺杂浓度从各自本体区附近的第一边降至远离各自本体区的第二边。
18.权利要求17所述的方法，其特征在于，制备含有分级式掺杂结构的第一和第二深扩散区，包括：
通过第一掩膜，利用第一注入剂量和第一注入能量，进行第一导电类型掺杂物的第一离子注入，限定第一和第二深扩散区；并且
通过第一掩膜，利用第二注入剂量和第二注入能量，进行第一导电类型掺杂物的第二离子注入，第二注入能量大于第一注入能量。
19.权利要求12所述的方法，其特征在于，制备第一深扩散区，包括：
制备第一深扩散区，其宽度与第一本体区一致，或者延伸到第一本体区以外，在第一本体区的两边上。
20.权利要求19所述的方法，其特征在于，制备第一深扩散区，包括：
制备第一深扩散区，它与漏极区之间的距离为第一距离，与源极区之间的距离为第二距离，第一距离大于第二距离。
21.权利要求12所述的方法，其特征在于，制备第二深扩散区，包括：
制备第二深扩散区，其宽度与第二本体区一致，或者朝向漂流区，延伸到第二本体区以外，或在漂流区下方延伸。
22.权利要求12所述的方法，其特征在于，第一导电类型为P-型，第二导电类型为N-型。
CN201510360553.2A 2014-06-30 2015-06-26 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 Active CN105226058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/320,434 US9460926B2 (en) 2014-06-30 2014-06-30 Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
US14/320434 2014-06-30

Publications (2)

Publication Number Publication Date
CN105226058A true CN105226058A (zh) 2016-01-06
CN105226058B CN105226058B (zh) 2018-03-20

Family

ID=54931363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510360553.2A Active CN105226058B (zh) 2014-06-30 2015-06-26 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管

Country Status (3)

Country Link
US (3) US9460926B2 (zh)
CN (1) CN105226058B (zh)
TW (1) TWI575718B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609568A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN105810680A (zh) * 2016-03-15 2016-07-27 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN106653855A (zh) * 2016-12-07 2017-05-10 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其漂移区的制造方法
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN107564908A (zh) * 2016-06-30 2018-01-09 万国半导体股份有限公司 具有背对背场效应晶体管的双向开关
WO2018041192A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN107785365A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN108269842A (zh) * 2016-12-30 2018-07-10 新唐科技股份有限公司 高压半导体装置
CN108511529A (zh) * 2018-06-08 2018-09-07 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
CN108878505A (zh) * 2017-05-09 2018-11-23 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN109427913A (zh) * 2017-08-29 2019-03-05 新唐科技股份有限公司 半导体装置及其制造方法
CN109494259A (zh) * 2017-09-11 2019-03-19 富士电机株式会社 半导体装置、启动电路以及开关电源电路
CN110931564A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 半导体结构、晶体管、可变电容及元器件
CN112599599A (zh) * 2020-12-03 2021-04-02 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN113964035A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
CN113964188A (zh) * 2021-12-21 2022-01-21 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
US12183818B2 (en) 2018-12-24 2024-12-31 Southeast University Power semiconductor device and manufacturing method therefor

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660074B2 (en) * 2014-08-07 2017-05-23 Texas Instruments Incorporated Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers
CN104681621B (zh) * 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 一种源极抬高电压使用的高压ldmos及其制造方法
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
US9461046B1 (en) * 2015-12-18 2016-10-04 Texas Instruments Incorporated LDMOS device with graded body doping
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US9614074B1 (en) * 2016-03-21 2017-04-04 Nxp Usa, Inc. Partial, self-biased isolation in semiconductor devices
CN105810740B (zh) * 2016-04-19 2019-04-09 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN105870188B (zh) * 2016-04-19 2019-04-09 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
US10269916B2 (en) * 2016-05-24 2019-04-23 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods
CN107437563B (zh) 2016-05-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法、以及esd器件及其形成方法
US10978869B2 (en) 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
TWI597838B (zh) * 2016-11-01 2017-09-01 世界先進積體電路股份有限公司 半導體元件及其製造方法
US9748339B1 (en) 2017-01-06 2017-08-29 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
TWI608592B (zh) 2017-01-25 2017-12-11 新唐科技股份有限公司 半導體裝置
TWI647788B (zh) * 2017-01-25 2019-01-11 新唐科技股份有限公司 半導體裝置
TWI637180B (zh) * 2017-04-21 2018-10-01 世界先進積體電路股份有限公司 測量半導體裝置之橫向擴散長度的方法
US10014408B1 (en) * 2017-05-30 2018-07-03 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US10177243B1 (en) 2017-06-19 2019-01-08 Nxp B.V. Extended drain NMOS transistor with buried P type region
US10396159B2 (en) * 2017-10-30 2019-08-27 Avago Technologies International Sales Pte. Limited FinFET cascode laterally-diffused semiconductor device
KR102424768B1 (ko) * 2017-12-13 2022-07-25 주식회사 디비하이텍 Pldmos 트랜지스터 및 이의 제조 방법
CN108389890B (zh) * 2018-01-12 2022-01-07 矽力杰半导体技术(杭州)有限公司 场效应晶体管及其制造方法
CN110120414B (zh) * 2018-02-07 2022-05-24 联华电子股份有限公司 晶体管结构
WO2019202760A1 (ja) * 2018-04-16 2019-10-24 パナソニックＩｐマネジメント株式会社 半導体装置
CN108807543B (zh) 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN108682689B (zh) 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN108598156A (zh) * 2018-05-29 2018-09-28 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN108962890B (zh) * 2018-07-27 2021-07-30 深圳市南硕明泰科技有限公司 集成半导体器件
US11164978B2 (en) * 2020-01-28 2021-11-02 Globalfoundries U.S. Inc. High-voltage diode finFET platform designs
WO2021182236A1 (ja) * 2020-03-13 2021-09-16 ローム株式会社 半導体装置およびその製造方法
TWI731700B (zh) * 2020-05-27 2021-06-21 新唐科技股份有限公司 具有埋層結構的高壓半導體裝置
CN112234094B (zh) 2020-09-29 2022-07-29 矽力杰半导体技术(杭州)有限公司 金属氧化物半导体器件及其制造方法
CN112397507B (zh) * 2020-11-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法
KR102456758B1 (ko) * 2021-04-05 2022-10-21 주식회사 키파운드리 고전압 반도체 소자 및 그의 제조 방법
US12317558B2 (en) 2022-03-11 2025-05-27 Ge Aviation Systems Llc Semiconductor switching device
US20230317845A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Structure and fabrication method of high voltage mosfet with a vertical drift region
CN115188832B (zh) * 2022-07-11 2023-04-14 东莞市金誉半导体有限公司 一种高压jfet器件及其制备方法
US20240128374A1 (en) * 2022-10-14 2024-04-18 Globalfoundries U.S. Inc. Metal oxide semiconductor devices and integration methods
TWI880578B (zh) * 2024-01-09 2025-04-11 新唐科技股份有限公司 接面場效電晶體裝置及其製造方法
CN118136678B (zh) * 2024-05-07 2024-07-05 北京智芯微电子科技有限公司 双栅双沟道ldmos器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005071A (zh) * 2006-11-24 2007-07-25 杭州士兰微电子股份有限公司 一种复合型的场效应晶体管结构
US20110241083A1 (en) * 2010-03-30 2011-10-06 Freescale Semiconductor, Inc. Semiconductor device and method
CN103367431A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US6995428B2 (en) * 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
US9240402B2 (en) * 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
US20120104492A1 (en) 2010-10-29 2012-05-03 Macronix International Co., Ltd. Low on-resistance resurf mos transistor
TWI408810B (zh) * 2010-11-29 2013-09-11 Macronix Int Co Ltd 低導通電阻降低表面電場橫向擴散金屬氧化半導體電晶體
US9214457B2 (en) * 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005071A (zh) * 2006-11-24 2007-07-25 杭州士兰微电子股份有限公司 一种复合型的场效应晶体管结构
US20110241083A1 (en) * 2010-03-30 2011-10-06 Freescale Semiconductor, Inc. Semiconductor device and method
CN103367431A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609568A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN107123681B (zh) * 2016-02-25 2022-03-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN105810680B (zh) * 2016-03-15 2019-06-11 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN105810680A (zh) * 2016-03-15 2016-07-27 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN107564908B (zh) * 2016-06-30 2020-07-31 万国半导体国际有限合伙公司 具有背对背场效应晶体管的双向开关
CN107564908A (zh) * 2016-06-30 2018-01-09 万国半导体股份有限公司 具有背对背场效应晶体管的双向开关
CN107785411B (zh) * 2016-08-31 2020-06-12 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
US10872823B2 (en) 2016-08-31 2020-12-22 Csmc Technologies Fab2 Co., Ltd. Device integrated with junction field effect transistor and method for manufacturing the same
WO2018041192A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN107785365A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN107785411A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN106653855A (zh) * 2016-12-07 2017-05-10 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其漂移区的制造方法
CN108269842A (zh) * 2016-12-30 2018-07-10 新唐科技股份有限公司 高压半导体装置
CN108878505A (zh) * 2017-05-09 2018-11-23 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN108878505B (zh) * 2017-05-09 2021-05-25 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN109427913A (zh) * 2017-08-29 2019-03-05 新唐科技股份有限公司 半导体装置及其制造方法
CN109494259A (zh) * 2017-09-11 2019-03-19 富士电机株式会社 半导体装置、启动电路以及开关电源电路
CN109494259B (zh) * 2017-09-11 2023-05-12 富士电机株式会社 半导体装置、启动电路以及开关电源电路
CN108511529A (zh) * 2018-06-08 2018-09-07 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
CN108511529B (zh) * 2018-06-08 2021-06-04 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
US12183818B2 (en) 2018-12-24 2024-12-31 Southeast University Power semiconductor device and manufacturing method therefor
CN110931564A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 半导体结构、晶体管、可变电容及元器件
CN110931564B (zh) * 2019-12-09 2023-08-18 上海华力微电子有限公司 半导体结构、晶体管、可变电容及元器件
WO2022017110A1 (zh) * 2020-07-20 2022-01-27 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
CN113964035B (zh) * 2020-07-20 2023-05-02 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
CN113964035A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
CN112599599A (zh) * 2020-12-03 2021-04-02 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN113964188A (zh) * 2021-12-21 2022-01-21 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法

Also Published As

Publication number Publication date
US20170062415A1 (en) 2017-03-02
US10109625B2 (en) 2018-10-23
US9460926B2 (en) 2016-10-04
US20180122799A1 (en) 2018-05-03
TWI575718B (zh) 2017-03-21
TW201601291A (zh) 2016-01-01
CN105226058B (zh) 2018-03-20
US9837400B2 (en) 2017-12-05
US20150380398A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
CN105226058B (zh) 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
KR102177431B1 (ko) 반도체 소자
CN204680675U (zh) 半导体器件的结构
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
US10964694B2 (en) Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer
CN104347683B (zh) 半导体器件
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US11309406B2 (en) Method of manufacturing an LDMOS device having a well region below a groove
CN107785367B (zh) 集成有耗尽型结型场效应晶体管的器件及其制造方法
US9184278B2 (en) Planar vertical DMOS transistor with a conductive spacer structure as gate
US10573744B1 (en) Self-aligned, dual-gate LDMOS transistors and associated methods
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
CN107026202A (zh) 高压mosfet、半导体结构及其制造方法
US7898030B2 (en) High-voltage NMOS-transistor and associated production method
US20150137232A1 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US20150333177A1 (en) Semiconductor device with composite drift region and related fabrication method
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US10312368B2 (en) High voltage semiconductor devices and methods for their fabrication
CN111354792B (zh) Ldmos器件及其形成方法、半导体器件的形成方法
US9196681B1 (en) Metal oxide semiconductor field effect transistor with reduced surface field folding
US9035381B2 (en) Semiconductor device and method of fabricating the same
KR20100046354A (ko) Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법
CN111316447B (zh) 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件
CN106229337A (zh) Dddmos器件及其制造方法
CN108269846B (zh) 具有扩展的电气安全操作区的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right