CN105206664A - 基于硅衬底的hemt器件及其制造方法 - Google Patents
基于硅衬底的hemt器件及其制造方法 Download PDFInfo
- Publication number
- CN105206664A CN105206664A CN201510716956.6A CN201510716956A CN105206664A CN 105206664 A CN105206664 A CN 105206664A CN 201510716956 A CN201510716956 A CN 201510716956A CN 105206664 A CN105206664 A CN 105206664A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- hemt device
- gate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 103
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 103
- 239000010703 silicon Substances 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000002161 passivation Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 9
- 229910001020 Au alloy Inorganic materials 0.000 claims description 7
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 7
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 15
- 238000000576 coating method Methods 0.000 claims 15
- 238000005036 potential barrier Methods 0.000 claims 3
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 47
- 229910002601 GaN Inorganic materials 0.000 description 45
- 239000000463 material Substances 0.000 description 18
- 230000006911 nucleation Effects 0.000 description 16
- 238000010899 nucleation Methods 0.000 description 16
- 239000010936 titanium Substances 0.000 description 14
- 239000000203 mixture Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于硅衬底的HEMT器件及其制造方法，在硅衬底上依次形成GaN外延层、第一AlxGa(1-x)N层、第二AlzGa(1-z)N层，采用AlGaN/AlGaN异质结的外延结构，利用AlGaN合金层相较于GaN更好的抗击穿特性，提高了基于硅衬底的HEMT器件整体的耐压能力。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种基于硅衬底的HEMT器件及其制造方法。
背景技术
相比于第一、二代半导体材料而言，第三代半导体材料氮化镓(GaN)因为具有更大的禁带宽度(3.4eV)、更强的临界击穿场强以及更高的电子迁移速率，得到了国内外研究者们的广泛关注。尤其是在电力电子高压器件以及高频功率器件方面具有巨大的优势和潜力。
具体而言，作为第三代半导体材料，氮化镓(GaN)材料具有禁带宽度宽、击穿电场高、输出功率大的优点，而且GaN材料在高压下工作时的导通电阻小，使得GaN基功率器件也表现出更高的增益。同时，GaN基功率器件具有很高的电子迁移率和电子饱和速率，确保了该器件在Ka、Q甚至W波段的高增益。因此，GaN基的高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT)技术已成为当前毫米波大功率器件领域研究的热点。
由于GaN晶体生长受到了客观条件的制约，绝大多数研究者们都是选择在异质衬底材料上外延生长GaN薄膜。常用的衬底包括硅(Si)、蓝宝石(Al2O3)以及碳化硅(SiC)等。其中Si材料由于其低廉的成本、大尺寸以及完善的Si集成工艺等方面的优势受到了各大研究机构的青睐。
在电力电子高压器件应用方面，抗击穿特性是最重要的参数之一，但实践发现，传统的HEMT器件的抗击穿能力不够理想。
此外，常规技术制作的基于硅衬底的HEMT器件均是采用AlGaN/GaN异质结，由于内在的极化电场的调制作用，AlGaN/GaN异质结中在靠近AlGaN的一侧会聚集大量的导电电子，形成二维电子气(2DEG)。基于外延结构的限制。该电子气被限制在狭窄的区域内，减低了它们受到散射的概率，从而提高其迁移能力，典型的迁移率为1500cm2/V.s。2DEG的浓度也可以高达1×1013/cm2。由于存在2DEG，常规技术制作的HEMT器件在零偏的时候都是导通的，也就是耗尽型(常开型)的器件。但耗尽型器件在电路应用中增加了功耗和设计复杂程度。同时在功率电子的应用中，增强型器件能够提高电路工作的安全性，在栅失效的情况下器件可以实现关断状态，实现失效保护的功能，所以实现增强型HEMT器件是一个重要的研究方向。
发明内容
本发明的目的在于提供一种基于硅衬底的HEMT器件及其制造方法，以解决现有的HEMT器件耐压能力差的问题。
为解决上述技术问题，本发明提供一种基于硅衬底的HEMT器件，包括：
硅衬底；
形成于所述硅衬底上的GaN外延层、第一AlxGa(1-x)N层以及第二AlzGa(1-z)N层，其中，0<x<0.1，0.15≤z≤0.4；
形成于所述第二AlzGa(1-z)N层上的栅极、源极和漏极。
可选的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述第一AlxGa(1-x)N层与第二AlzGa(1-z)N层之间的第三AlyGa(1-y)N层，其中，y<x。
可选的，在所述的基于硅衬底的HEMT器件中，0.07≤x<0.1，0.05≤y<0.1，0.2≤z≤0.3。
可选的，在所述的基于硅衬底的HEMT器件中，所述栅极嵌入所述第二AlzGa(1-z)N层中。
可选的，在所述的基于硅衬底的HEMT器件中，所述GaN外延层的厚度是100nm～500nm，所述第一AlxGa(1-x)N层的厚度是1μm～5μm，所述第二AlzGa(1-z)N层的厚度是15nm～40nm，所述第三AlyGa(1-y)N层的厚度是100nm-400nm。
可选的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述硅衬底和GaN外延层之间的成核层。所述成核层为AlN层，所述成核层的厚度为80nm～120nm。
可选的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述硅衬底和GaN外延层之间的第一缓冲层。
可选的，在所述的基于硅衬底的HEMT器件中，所述第一缓冲层为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层的Al组分k逐层下降。所述第一缓冲层包括三层AlkGa(1-k)N层，所述三层AlkGa(1-k)N层中Al组分k依次为0.7～0.9、0.45～0.7和0.2～0.45。
可选的，在所述的基于硅衬底的HEMT器件中，所述第一缓冲层为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层的生长厚度逐层增加。所述第一缓冲层包括三层AlkGa(1-k)N层，所述三层AlkGa(1-k)N层的厚度依次为150nm～200nm、200nm～250nm和250nm～300nm。
可选的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述GaN外延层与第一AlxGa(1-x)N层之间的超晶格层。所述超晶格层为5～15个周期的AlmGa(1-m)N/GaN层，其中，0.05≤m<1，所述超晶格层的厚度为80nm～240nm。
可选的，在所述的基于硅衬底的HEMT器件中，还包括第二缓冲层，所述第二缓冲层形成于所述第一AlxGa(1-x)N层与第三AlyGa(1-y)N层之间。
可选的，在所述的基于硅衬底的HEMT器件中，还包括第二缓冲层，所述第一AlxGa(1-x)N层分两次形成，所述第二缓冲层插入到所述第一AlxGa(1-x)N层中。
可选的，在所述的基于硅衬底的HEMT器件中，所述第二缓冲层为AlN层，所述第二缓冲层的厚度为2nm～10nm。
可选的，在所述的基于硅衬底的HEMT器件中，还包括：
暴露出部分所述第一AlxGa(1-x)N层的台面；
覆盖所述第二AlzGa(1-z)N层以及所述台面暴露出的第一AlxGa(1-x)N层的第一钝化层；
贯穿所述第一钝化层和第二AlzGa(1-z)N层的栅极开口；
贯穿所述第一钝化层的源极开口和漏极开口。
可选的，在所述的基于硅衬底的HEMT器件中，还包括：
形成于所述第一钝化层上以及所述栅极开口底部的栅极介质层；
形成于所述栅极开口的底部和侧壁的势垒阻挡层。
可选的，在所述的基于硅衬底的HEMT器件中，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金、Ti/Al/Ni/Au合金或Ti/Al/Ni/Cu合金，所述栅介质层为TiN、AlN或Si3N4。
可选的，在所述的基于硅衬底的HEMT器件中，还包括：
覆盖所述栅极、源极、漏极以及栅极介质层的第二钝化层；
贯穿所述第二钝化层以暴露所述栅极、源极和漏极的通孔；
与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
本发明还提供一种基于硅衬底的HEMT器件的制作方法，包括：
提供一硅衬底；
在所述硅衬底上形成GaN外延层、第一AlxGa(1-x)N层、第二AlzGa(1-z)N层，其中，0<x<0.1，0.15≤z≤0.4；
在所述第二AlzGa(1-z)N层上形成源极、漏极和栅极。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述第一AlxGa(1-x)N层与第二AlzGa(1-z)N层之间形成第三AlyGa(1-y)N层，其中，y<x。所述第三AlyGa(1-y)N层的生长速度慢于所述第一AlxGa(1-x)N层的生长速度。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，0.07≤x<0.1，0.05≤y<0.1，0.2≤z≤0.3。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述栅极嵌入所述第二AlzGa(1-z)N层中。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述GaN外延层的厚度是100nm～500nm，所述第一AlxGa(1-x)N层的厚度是1μm～5μm，所述第二AlzGa(1-z)N层的厚度是15nm～40nm，所述第三AlyGa(1-y)N层的厚度是100nm～400nm。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述硅衬底和GaN外延层之间形成成核层。所述成核层为AlN层，所述成核层的形成温度为1200～1300℃，所述成核层的厚度为80nm～120nm。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述硅衬底和GaN外延层之间形成第一缓冲层。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述第一缓冲层为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层的Al组分k逐层下降。所述第一缓冲层包括三层AlkGa(1-k)N层，所述三层AlkGa(1-k)N层中Al组分k依次为0.7～0.9、0.45～0.7和0.2～0.45。。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述第一缓冲层为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层的生长厚度逐层增加。所述第一缓冲层包括三层AlkGa(1-k)N层，所述三层AlkGa(1-k)N层的厚度依次为150nm～200nm、200nm～250nm和250nm～300nm。。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述GaN外延层与第一AlxGa(1-x)N层之间形成超晶格层。所述超晶格层为5～15个周期的AlmGa(1-m)N/GaN层，其中，0.05≤m<1，所述超晶格层的厚度为80nm～240nm。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括第二缓冲层，所述第二缓冲层形成于所述第一AlxGa(1-x)N层与第三AlyGa(1-y)N层之间。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述第一AlxGa(1-x)N层分两次形成，所述第二缓冲层插入到所述第一AlxGa(1-x)N层中。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述第二缓冲层为AlN层，所述第二缓冲层的形成温度小于700℃，所述第二缓冲层的厚度为2nm～10nm。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括：
刻蚀所述第二AlzGa(1-z)N层以及第三AlyGa(1-y)N层形成暴露部分所述第一AlxGa(1-x)N层的台面；
形成覆盖所述第二AlzGa(1-z)N层以及所述台面暴露的第一AlxGa(1-x)N层的第一钝化层；
刻蚀所述第一钝化层和第二AlzGa(1-z)N层形成栅极开口；
在所述第一钝化层上以及所述栅极开口底部形成栅极介质层；
在所述栅极介质层和所述台面上方的第一钝化层上形成势垒阻挡层；
刻蚀所述势垒阻挡层、栅极介质层和第一钝化层形成源极开口和漏极开口；
溅射形成第一金属层，并刻蚀去除所述源极开口、漏极开口和栅极开口之外区域的第一金属层，形成栅极、源极和漏极。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，采用深槽刻蚀技术形成所述栅极开口，所述深槽刻蚀技术采用电感耦合等离子刻蚀机，采用的刻蚀气体是Cl2，刻蚀速率为1～3nm/min。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，所述源极和漏极为Ti/Al/Ti/TiN合金、Ti/Al/Ni/Au合金或Ti/Al/Ni/Cu合金，所述栅介质层为TiN、AlN或Si3N4。
可选的，在所述的基于硅衬底的HEMT器件制作方法中，还包括：
形成覆盖栅极、源极、漏极以及栅极介质层的第二钝化层；
刻蚀所述第二钝化层形成暴露所述栅极、源极和漏极的通孔；
溅射或蒸发形成第二金属层，并刻蚀去除所述源极开口、栅极开口和漏极开口之外区域的第二金属层，形成与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
本发明在硅衬底上依次形成GaN外延层、第一AlxGa(1-x)N层和第二AlzGa(1-z)N层，通过采用AlGaN/AlGaN异质结的外延结构，使AlGaN层取代现有技术中单纯的GaN层作为器件的沟道层，利用AlGaN相较于GaN更好的抗击穿特性，提高了基于硅衬底的HEMT器件整体的耐压能力。
进一步的，本发明在第一AlxGa(1-x)N层与第二AlzGa(1-z)N层之间形成第三AlyGa(1-y)N层，栅极嵌入所述第二AlzGa(1-z)N层中并与第三AlyGa(1-y)N层接触，更进一步的，形成第二AlzGa(1-z)N层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与第二AlzGa(1-z)N层欧姆接触的源极和漏极，在栅极与第三AlyGa(1-y)N层之间形成势垒阻挡层和栅极介质层，并将栅区域下的第二AlzGa(1-z)N层刻蚀掉，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现基于硅衬底的增强型的HEMT器件。
附图说明
图1是本发明实施例一的基于硅衬底的HEMT器件的剖面示意图；
图2是本发明实施例二的基于硅衬底的HEMT器件的剖面示意图；
图3～15是本发明实施例二的基于硅衬底的HEMT器件制造过程中各步骤的器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制造中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术所述，现有技术中基于硅衬底的增强型HEMT器件耐压能力不够理想，发明人研究发现，出现这种问题的原因是，传统的HEMT器件采用GaN层作为器件的沟道层不足以满足器件整体的抗击穿特性要求。而对于电力电子器件，更高的击穿电压一直是器件追求的最重要的指标之一。为了解决上述技术问题，本发明采用AlGaN/AlGaN异质结的外延结构，利用AlGaN相较于GaN更好的抗击穿特性，提高器件整体的耐压能力。
此外，传统的AlGaN/GaN异质结器件由于自发极化和压电极化效应，通常为耗尽型器件，而本发明形成第二AlzGa(1-z)N层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与第二AlzGa(1-z)N层欧姆接触的源极和漏极，并将栅区域下的第二AlzGa(1-z)N层刻蚀掉形成栅极开口，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现增强型(常关型)的HEMT器件。
实施例一
图1是本实施例的基于硅衬底的HEMT器件的剖面示意图。如图1所示，一种基于硅衬底的HEMT器件，包括：
硅衬底100；
形成于所述硅衬底100上的GaN外延层103、第一AlxGa(1-x)N层105、第二AlzGa(1-z)N层108，其中，0<x<0.1，0.15≤z≤0.4；
形成于所述第二AlzGa(1-z)N层108上的栅极1091、源极1092和漏极1093，本实施例中，所述栅极1091嵌入所述第二AlzGa(1-z)N层108中并连接所述第一AlxGa(1-x)N层105。
本实施例还提供一种基于硅衬底的HEMT器件的制造方法，包括：
提供一硅衬底100；
在所述硅衬底100上形成GaN外延层103、第一AlxGa(1-x)N层105、第二AlzGa(1-z)N层108；以及
在第二AlzGa(1-z)N层108上形成源极1092、漏极1093和栅极1091。
本实施例中，形成GaN外延层103之前，先在所述硅衬底100上生长成核层101，所述成核层101作为后续的成核节点，所述成核层101例如是AlN层，所述成核层101的形成温度例如为1200℃～1300℃，其厚度例如为80nm～120nm。
由于AlN材料与GaN材料之间存在晶格不匹配以及热膨胀不匹配，因此，优选方案中，形成GaN外延层103之前，还在所述成核层101上生长第一缓冲层102，通过插入所述第一缓冲层102缓解由于不匹配引起的应力。所述第一缓冲层102优选为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层中Al组分k逐层下降，随着Al组分的降低，所述第一缓冲层102的晶格结构越来越接近后续在其上形成的GaN外延层103，如此可获得较佳的晶格匹配效果。作为一个优选的方案，所述第一缓冲层102共包括三层AlkGa(1-k)N层，所述三层AlkGa(1-k)N层的Al组分k依次为0.7～0.9、0.45～0.7和0.2～0.45，优选为0.8、0.45和0.2，即Al组分的摩尔浓度分别为80％、45％、20％。作为另一个优选的方案，所述三层AlkGa(1-k)N层的生长厚度逐层增加，依次为150nm～200nm、200nm～250nm和250nm～300nm，优选为180nm、230nm和280nm。经实验发现，上述Al组分k逐层下降并配以生长厚度逐渐增加的组合方式，可以获得最佳的效果。
所述GaN外延层103用以实现平滑外延层表面的目的。考虑到若GaN外延层103的厚度太薄不易形成平整的表面，而Si和GaN晶格常数差别较大，若GaN外延层103的厚度太厚易产生较大的应力，故而本实施例将所述GaN外延层的厚度设置为100nm～500nm之间，薄膜质量较佳。
形成GaN外延层103之后，形成所述第一AlxGa(1-x)N层105之前，还在GaN外延层103上生长超晶格层104，所述超晶格层104为5～15个周期的AlmGa(1-m)N/GaN层，以降低外延积累的应力，提高外延薄膜质量。本实施例中，所述超晶格层104为10个周期的AlmGa(1-m)N/GaN层，所述超晶格层104的AlmGa(1-m)N中，0.05≤m<1，优选是0.08。
形成超晶格层104之后，在超晶格层104上生长第一AlxGa(1-x)N层105，所述第一AlxGa(1-x)N层105中，0<x<0.1，优选的，0.07≤x<0.1。所述第一AlxGa(1-x)N层105的厚度为1μm～5μm。由于所述第一AlxGa(1-x)N层105的厚度较大，可以分两次形成，两次形成第一AlxGa(1-x)N层之间，插入一第二缓冲层，通过插入所述第二缓冲层进一步缓解外延积累的张应力。所述第二缓冲层例如是AlN层，相比于成核层101，所述第二缓冲层的形成温度较低，例如是小于700℃。所述第二缓冲层的厚度为2nm～10nm。为简洁，本实施例中分两次形成的第一AlxGa(1-x)N层均以标号105表示，并且未示出其中插入的第二缓冲层。
形成第一AlxGa(1-x)N层105之后，在所述第一AlxGa(1-x)N层105生长第二AlzGa(1-z)N层108。所述第一AlxGa(1-x)N层105作为整个HEMT器件的沟道层，是提高整体材料的抗压特性的关键。所述第二AlzGa(1-z)N层108作为整个HEMT器件的势垒功能层，用以提供极化电荷，其中，0.15≤z≤0.4，优选的，0.2≤z≤0.3。所述第二AlzGa(1-z)N层108的厚度为15nm～40nm。
本实施例采用AlxGa(1-x)N/AlzGa(1-z)N异质结的外延结构，形成导电沟道。所述栅极1091嵌入所述第二AlzGa(1-z)N层108中。采用AlGaN合金层取代单纯的GaN层作为器件的沟道层，利用AlGaN合金层本身更好的抗击穿特性，提高器件整体的耐压能力。
经实验发现，采用上述成核层101、第一缓冲层102、GaN外延层103、超晶格层104、第一AlxGa(1-x)N层105、第二AlzGa(1-z)N层108叠层的方式，外延薄膜质量的最佳。同时，上述薄膜厚度相互配合，效果尤其理想。
进一步的，所述基于硅衬底的HEMT器件还包括：
暴露出部分所述第一AlxGa(1-x)N层105的台面；
覆盖所述第二AlzGa(1-z)N层108以及所述台面暴露出的第一AlxGa(1-x)N层的第一钝化层110；
贯穿所述第一钝化层110和第二AlzGa(1-z)N层108的栅极开口；
贯穿所述第一钝化层110的源极开口和漏极开口；
形成于所述第一钝化层110上以及栅极开口侧壁的栅极介质层111；
形成于所述栅极开口的底部和侧壁的势垒阻挡层112；
覆盖所述栅极1091、源极1092、漏极1093以及栅极介质层111的第二钝化层114；
贯穿所述第二钝化层114以暴露所述栅极1091、源极1092、漏极1093的通孔；
分别与所述栅极1091、源极1092、漏极1093电连接的栅极焊垫1161、源极焊垫1162、漏极焊垫1163；以及
形成于第二钝化层114上的第三钝化层117，所述第三钝化层117具有暴露所述栅极焊垫1161、源极焊垫1162、漏极焊垫1163的开口。
实施例二
具体参考图15所示，本实施例与实施例一不同之处在于，第一AlxGa(1-x)N层105与第二AlzGa(1-z)N层108之间形成有第三AlyGa(1-y)N层107，其中，y<x。优选的，所述第三AlyGa(1-y)N层107的生长速度慢于所述第一AlxGa(1-x)N层105的生长速度。
下面结合图2至图15进一步描述本实施例的基于硅衬底的HEMT器件及其制造方法。
参考图2所示，提供一硅衬底100，所述硅衬底100可以是2英寸至12英寸硅片，但并不限于此。
继续参考图2所示，在所述硅衬底100上依次形成成核层101、第一缓冲层102、GaN外延层103、超晶格层104、第一AlxGa(1-x)N层105、第二缓冲层106、第三AlyGa(1-y)N层107、第二AlzGa(1-z)N层108。
参考图3所示，刻蚀所述第二AlzGa(1-z)N层108、第三AlyGa(1-y)N层107形成一台面108a，所述台面108a暴露出部分第三AlyGa(1-y)N层107，所述台面108a例如是环形台面。
参考图4所示，形成一第一钝化层110，所述第一钝化层110覆盖所述第二AlzGa(1-z)N层108以及台面108a暴露处的第三AlyGa(1-y)N层107，所述第一钝化层110的材质例如是Si3N4,可通过LPCVD或是ALD方式形成。
参考图5所示，刻蚀所述第一钝化层110和第二AlzGa(1-z)N层108形成栅极开口109a，所述栅极开口109a暴露所述第三AlyGa(1-y)N层107。
本发明通过刻蚀第一钝化层110和第二AlzGa(1-z)N层108形成栅极开口109a，即将栅区域下的第二AlzGa(1-z)N层108刻蚀掉，当第二AlzGa(1-z)N层108薄到一定程度时，栅区域下2DEG密度将减小到可以忽略的程度，而源、漏区域不受刻蚀影响，这些区域的2DEG密度维持原有的水平，这样的器件饱和电流以及跨导会有良好的提升。因而，本发明在D-HEMT(耗尽型HEMT器件)的基础上通过降低沟道2DEG密度，使得在栅压零偏置情况下沟道的2DEG密度小到可以忽略，实现HEMT器件增强型特性。
优选方案中，采用深槽刻蚀技术形成所述栅极开口109a。所述深槽刻蚀技术中，优选采用ICP(电感耦合等离子刻蚀)刻蚀机，采用的刻蚀气体是Cl2，刻蚀速率为1～3nm/min。采用上述方式，可以准确控制刻蚀的深度，工艺重复性能得到很好的控制。
参考图6所示，通过LPCVD方式淀积栅极介质层111，并去除所述栅极开口109a侧壁的栅极介质层111以及所述台面108a上方的第一钝化层110上的栅极介质层，仅保留所述第一钝化层110上以及栅极开口109a底部的栅极介质层111。所述栅极介质层111的材质例如是TiN、AlN或Si3N4。
参考图7所示，形成势垒阻挡层112，所述势垒阻挡层112覆盖所述栅极介质层111和台面108a上方的第一钝化层110。所述势垒阻挡层112的材质例如是氮化钛。
参考图8所示，刻蚀所述势垒阻挡层112、栅极介质层111和第一钝化层110形成源极开口109b和漏极开口109c。
参考图9所示，溅射形成第一金属层113，所述第一金属层113的材质例如是Ti/Al/Ti/TiN合金、Ti/Al/Ni/Au合金或Ti/Al/Ni/Cu合金，所述Ti/Al/Ti/TiN的厚度例如分别为20nm、100nm、70nm、200nm，第一金属层113与第二AlzGa(1-z)N层108形成欧姆接触。
参考图10所示，刻蚀去除所述源极开口109b、漏极开口109c和栅极开口109a之外区域的第一金属层113和势垒阻挡层112，从而形成栅极1091、源极1092、漏极1093。
参考图11所示，形成第二钝化层114，所述第二钝化层114覆盖栅极1091、源极1092、漏极1093以及栅极介质层111，所述第二钝化层114的材质例如是Si3N4,可通过LPCVD或是ALD方式形成。
参考图12所示，刻蚀所述第二钝化层114形成通孔114a，所述通孔114a暴露所述源极栅极1091、1092、漏极1093。
参考图13所示，溅射或蒸发形成第二金属层115，所述第二金属层115的材质例如是Al。
参考图14所示，刻蚀所述第二金属层115，从而形成栅极焊垫1161、源极焊垫1162、漏极焊垫1163。
参考图15所示，形成栅极焊垫1161、源极焊垫1162、漏极焊垫1163后，亦可在其上形成第三钝化层117，所述第三钝化层117具有暴露所述焊垫116的开口，所述第三钝化层117的材质例如是二氧化硅，其用以保护器件不受损伤。
由此，在硅衬底100上制造成增强型的HEMT器件，采用AlGaN合金层而不是传统的GaN层作为异质结的沟道层，从而可以提高整个材料结构的抗压特性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，每个实施例中的器件结构和制作方法相互关联，并且各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (24)
1.一种基于硅衬底的HEMT器件，其特征在于，包括：
硅衬底；
形成于所述硅衬底上的GaN外延层、第一AlxGa(1-x)N层以及第二AlzGa(1-z)N层，其中，0<x<0.1，0.15≤z≤0.4；
形成于所述第二AlzGa(1-z)N层上的栅极、源极和漏极。
2.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述第一AlxGa(1-x)N层与第二AlzGa(1-z)N层之间的第三AlyGa(1-y)N层，其中，y<x，0.07≤x<0.1，0.05≤y<0.1，0.2≤z≤0.3。
3.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，所述栅极嵌入所述第二AlzGa(1-z)N层中。
4.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，所述GaN外延层的厚度是100nm～500nm，所述第一AlxGa(1-x)N层的厚度是1μm～5μm，所述第二AlzGa(1-z)N层的厚度是15nm～40nm，所述第三AlyGa(1-y)N层的厚度是100nm～400nm。
5.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述硅衬底和GaN外延层之间的成核层，所述成核层为AlN层，所述成核层的厚度为80nm～120nm。
6.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述硅衬底和GaN外延层之间的第一缓冲层，所述第一缓冲层为多层AlkGa(1-k)N层，其中，所述多层AlkGa(1-k)N层的Al组分k逐层下降，和/或，所述多层AlkGa(1-k)N层的生长厚度逐层增加。
7.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述GaN外延层与第一AlxGa(1-x)N层之间的超晶格层，所述超晶格层为5～15个周期的AlmGa(1-m)N/GaN层，其中，0.05≤m<1，所述超晶格层的厚度为80nm～240nm。
8.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括第二缓冲层，所述第二缓冲层为AlN层，所述第二缓冲层的厚度为2nm～10nm，所述第二缓冲层形成于所述第一AlxGa(1-x)N层与第三AlyGa(1-y)N层之间，或者，所述第二缓冲层分两次形成并插入到所述第一AlxGa(1-x)N层中。
9.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括：
暴露出部分所述第一AlxGa(1-x)N层的台面；
覆盖所述第二AlzGa(1-z)N层以及所述台面暴露出的第一AlxGa(1-x)N层的第一钝化层；
贯穿所述第一钝化层和第二AlzGa(1-z)N层的栅极开口；
贯穿所述第一钝化层的源极开口和漏极开口。
10.如权利要求9所述的基于硅衬底的HEMT器件，其特征在于，还包括：
形成于所述第一钝化层上以及所述栅极开口底部的栅极介质层；
形成于所述栅极开口的底部和侧壁的势垒阻挡层。
11.如权利要求10所述的基于硅衬底的HEMT器件，其特征在于，所述源极和漏极为Ti/Al/Ti/TiN合金、Ti/Al/Ni/Au合金或Ti/Al/Ni/Cu合金，所述栅极为Ti/Al/Ti/TiN合金或是Ni/Au/Ni合金，所述栅介质层为TiN、AlN或Si3N4。
12.如权利要求10所述的基于硅衬底的HEMT器件，其特征在于，还包括：
覆盖所述栅极、源极、漏极以及栅极介质层的第二钝化层；
贯穿所述第二钝化层以暴露所述栅极、源极和漏极的通孔；
与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
13.一种基于硅衬底的HEMT器件的制作方法，其特征在于，包括：
提供一硅衬底；
在所述硅衬底上形成GaN外延层、第一AlxGa(1-x)N层、第二AlzGa(1-z)N层，其中，0<x<0.1，0.15≤z≤0.4；
在所述第二AlzGa(1-z)N层上形成源极、漏极和栅极。
14.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述第一AlxGa(1-x)N层与第二AlzGa(1-z)N层之间形成第三AlyGa(1-y)N层，所述第三AlyGa(1-y)N层的生长速度慢于所述第一AlxGa(1-x)N层的生长速度，其中，y<x，0.07≤x<0.1，0.05≤y<0.1，0.2≤z≤0.3。
15.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述栅极嵌入所述第二AlzGa(1-z)N层中。
16.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述GaN外延层的厚度是100nm～500nm，所述第一AlxGa(1-x)N层的厚度是1μm～5μm，所述第二AlzGa(1-z)N层的厚度是15nm～40nm，所述第三AlyGa(1-y)N层的厚度是100nm～400nm。
17.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述硅衬底和GaN外延层之间形成成核层，所述成核层为AlN层，所述成核层的形成温度为1200～1300℃，所述成核层的厚度为80nm～120nm。
18.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述硅衬底和GaN外延层之间形成第一缓冲层，所述第一缓冲层为多层AlkGa(1-k)N层，所述多层AlkGa(1-k)N层的Al组分k逐层下降，和/或，所述多层AlkGa(1-k)N层的生长厚度逐层增加。
19.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述GaN外延层与第一AlxGa(1-x)N层之间形成超晶格层，所述超晶格层为5～15个周期的AlmGa(1-m)N/GaN层，其中，0.05≤m<1，所述超晶格层的厚度为80nm～240nm。
20.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括第二缓冲层，所述第二缓冲层为AlN层，所述第二缓冲层的形成温度小于700℃，所述第二缓冲层的厚度为2nm～10nm，所述第二缓冲层形成于所述第一AlxGa(1-x)N层与第三AlyGa(1-y)N层之间，或者，所述第二缓冲层分两次形成并插入到所述第一AlxGa(1-x)N层中。
21.如权利要求13所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括：
刻蚀所述第二AlzGa(1-z)N层以及第三AlyGa(1-y)N层形成暴露部分所述第一AlxGa(1-x)N层的台面；
形成覆盖所述第二AlzGa(1-z)N层以及所述台面暴露的第一AlxGa(1-x)N层的第一钝化层；
刻蚀所述第一钝化层和第二AlzGa(1-z)N层形成栅极开口；
在所述第一钝化层上以及所述栅极开口底部形成栅极介质层；
在所述栅极介质层和所述台面上方的第一钝化层上形成势垒阻挡层；
刻蚀所述势垒阻挡层、栅极介质层和第一钝化层形成源极开口和漏极开口；
溅射形成第一金属层，并刻蚀去除所述源极开口、漏极开口和栅极开口之外区域的第一金属层，形成栅极、源极和漏极。
22.如权利要求21所述的基于硅衬底的HEMT器件的制作方法，其特征在于，采用深槽刻蚀技术形成所述栅极开口，所述深槽刻蚀技术采用电感耦合等离子刻蚀机，采用的刻蚀气体是Cl2，刻蚀速率为1～3nm/min。
23.如权利要求21所述的基于硅衬底的HEMT器件的制作方法，其特征在于，源极和漏极为Ti/Al/Ti/TiN合金、Ti/Al/Ni/Au合金或Ti/Al/Ni/Cu合金，所述栅极为Ti/Al/Ti/TiN合金或是Ni/Au/Ni合金，所述栅介质层为TiN、AlN或Si3N4。
24.如权利要求21所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括：
形成覆盖栅极、源极、漏极以及栅极介质层的第二钝化层；
刻蚀所述第二钝化层形成暴露所述栅极、源极和漏极的通孔；
溅射或蒸发形成第二金属层，并刻蚀去除所述源极开口、栅极开口和漏极开口之外区域的第二金属层，形成与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510716956.6A CN105206664B (zh) | 2015-10-29 | 2015-10-29 | 基于硅衬底的hemt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510716956.6A CN105206664B (zh) | 2015-10-29 | 2015-10-29 | 基于硅衬底的hemt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206664A true CN105206664A (zh) | 2015-12-30 |
| CN105206664B CN105206664B (zh) | 2019-05-07 |
Family
ID=54954229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510716956.6A Active CN105206664B (zh) | 2015-10-29 | 2015-10-29 | 基于硅衬底的hemt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206664B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935640A (zh) * | 2015-12-31 | 2017-07-07 | 北京大学 | 高电子迁移率晶体管和存储器芯片 |
| CN107230610A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓高电子迁移率晶体管的制作方法 |
| CN107768249A (zh) * | 2017-08-24 | 2018-03-06 | 北京大学深圳研究生院 | 一种高电子迁移率晶体管及其制造方法 |
| CN107919389A (zh) * | 2016-10-10 | 2018-04-17 | 半导体元件工业有限责任公司 | 欧姆接触 |
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
| CN113257908A (zh) * | 2020-02-13 | 2021-08-13 | 苏州晶界半导体有限公司 | 一种氮化物器件 |
| CN114927566A (zh) * | 2022-02-18 | 2022-08-19 | 中山市华南理工大学现代产业技术研究院 | 基于Ti/Al/Ni/Cu的GaN基HEMT无金欧姆接触电极及其制备方法 |
| US11569182B2 (en) | 2019-10-22 | 2023-01-31 | Analog Devices, Inc. | Aluminum-based gallium nitride integrated circuits |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1596477A (zh) * | 2001-05-11 | 2005-03-16 | 美商克立股份有限公司 | 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管 |
| CN101971308A (zh) * | 2008-03-12 | 2011-02-09 | 日本电气株式会社 | 半导体器件 |
| JP2011243644A (ja) * | 2010-05-14 | 2011-12-01 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法 |
| CN102460710A (zh) * | 2009-05-14 | 2012-05-16 | 特兰斯夫公司 | 高电压ⅲ族氮化物半导体器件 |
| CN102969341A (zh) * | 2012-11-09 | 2013-03-13 | 中国电子科技集团公司第五十五研究所 | 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构 |
| US20140061665A1 (en) * | 2012-09-03 | 2014-03-06 | Hitachi Metals, Ltd. | Nitride semiconductor wafer |
| CN103779407A (zh) * | 2014-01-20 | 2014-05-07 | 西安电子科技大学 | 加源场板耗尽型AlGaN/GaN HEMT器件结构及其制作方法 |
| CN205177852U (zh) * | 2015-10-29 | 2016-04-20 | 杭州士兰微电子股份有限公司 | 基于硅衬底的hemt器件 |
-
2015
- 2015-10-29 CN CN201510716956.6A patent/CN105206664B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1596477A (zh) * | 2001-05-11 | 2005-03-16 | 美商克立股份有限公司 | 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管 |
| EP1390983B1 (en) * | 2001-05-11 | 2013-08-14 | Cree, Inc. | Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer |
| CN101971308A (zh) * | 2008-03-12 | 2011-02-09 | 日本电气株式会社 | 半导体器件 |
| CN102460710A (zh) * | 2009-05-14 | 2012-05-16 | 特兰斯夫公司 | 高电压ⅲ族氮化物半导体器件 |
| JP2011243644A (ja) * | 2010-05-14 | 2011-12-01 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法 |
| US20140061665A1 (en) * | 2012-09-03 | 2014-03-06 | Hitachi Metals, Ltd. | Nitride semiconductor wafer |
| CN102969341A (zh) * | 2012-11-09 | 2013-03-13 | 中国电子科技集团公司第五十五研究所 | 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构 |
| CN103779407A (zh) * | 2014-01-20 | 2014-05-07 | 西安电子科技大学 | 加源场板耗尽型AlGaN/GaN HEMT器件结构及其制作方法 |
| CN205177852U (zh) * | 2015-10-29 | 2016-04-20 | 杭州士兰微电子股份有限公司 | 基于硅衬底的hemt器件 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935640A (zh) * | 2015-12-31 | 2017-07-07 | 北京大学 | 高电子迁移率晶体管和存储器芯片 |
| CN107230610A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓高电子迁移率晶体管的制作方法 |
| CN107919389A (zh) * | 2016-10-10 | 2018-04-17 | 半导体元件工业有限责任公司 | 欧姆接触 |
| CN107768249A (zh) * | 2017-08-24 | 2018-03-06 | 北京大学深圳研究生院 | 一种高电子迁移率晶体管及其制造方法 |
| US11569182B2 (en) | 2019-10-22 | 2023-01-31 | Analog Devices, Inc. | Aluminum-based gallium nitride integrated circuits |
| US12087713B2 (en) | 2019-10-22 | 2024-09-10 | Analog Devices, Inc. | Gallium nitride integrated circuits including non-gold-based metallic materials |
| US12261134B2 (en) | 2019-10-22 | 2025-03-25 | Analog Devices, Inc. | Aluminum-based gallium nitride integrated circuits |
| CN113257908A (zh) * | 2020-02-13 | 2021-08-13 | 苏州晶界半导体有限公司 | 一种氮化物器件 |
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
| CN114927566A (zh) * | 2022-02-18 | 2022-08-19 | 中山市华南理工大学现代产业技术研究院 | 基于Ti/Al/Ni/Cu的GaN基HEMT无金欧姆接触电极及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206664B (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP5813279B2 (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
| KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| CN105206664A (zh) | 基于硅衬底的hemt器件及其制造方法 | |
| US8648390B2 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| US8680580B2 (en) | Field effect transistor and process for manufacturing same | |
| CN105244377B (zh) | 一种基于硅衬底的hemt器件及其制造方法 | |
| JP5217157B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP5587564B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| KR101008272B1 (ko) | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 | |
| CN108807527A (zh) | 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt | |
| US10804384B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN101022128A (zh) | 氮化物半导体装置及其制作方法 | |
| JP2006269534A (ja) | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 | |
| TW201442230A (zh) | 異質結構功率電晶體以及製造異質結構半導體裝置的方法 | |
| JP2009200395A (ja) | Ｈｆｅｔおよびその製造方法 | |
| CN101002332A (zh) | 半导体器件 | |
| CN105609552B (zh) | 高电子迁移率晶体管及其制造方法 | |
| US20150021665A1 (en) | Transistor having back-barrier layer and method of making the same | |
| US8975641B1 (en) | Transistor having an ohmic contact by gradient layer and method of making the same | |
| CN205177852U (zh) | 基于硅衬底的hemt器件 | |
| JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20241216 Address after: 310012 No. 4 Huang Shan Road, Zhejiang, Hangzhou Patentee after: HANGZHOU SILAN MICROELECTRONICS Co.,Ltd. Country or region after: China Patentee after: HANGZHOU SILAN INTEGRATED CIRCUIT Co.,Ltd. Address before: 310012 No. 4 Huang Shan Road, Zhejiang, Hangzhou Patentee before: HANGZHOU SILAN MICROELECTRONICS Co.,Ltd. Country or region before: China Patentee before: HANGZHOU SILAN AZURE Co.,Ltd. |
|
| TR01 | Transfer of patent right |