CN105118527A

CN105118527A - 磁性随机存取存储器

Info

Publication number: CN105118527A
Application number: CN201510505026.6A
Authority: CN
Inventors: U.希尔德布兰德; J.豪斯纳; M.奥伯梅尔; D.伯格曼
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-08-16
Filing date: 2012-08-14
Publication date: 2015-12-02
Anticipated expiration: 2032-08-14
Also published as: DE102012107503A1; CN105118527B; BR102012020524A2; CN102956259B; US20130346681A1; US20130044541A1; CN102956259A; DE102012107503B4; BR102012020524A8; US8570799B2; US8848437B2

Abstract

本发明的名称是磁性随机存取存储器。磁性随机存取存储器被配置为读/写存储器，并且所述磁性随机存取存储器的至少第一区段被配置为转换成只读存储器。

Description

磁性随机存取存储器

本申请是申请日为2012年8月14日、申请号为201210287740.9、发明名称为“磁性随机存取存储器”的专利申请的分案申请。

技术领域

本发明涉及磁性随机存取存储器、磁性随机存取存储器设备、用于配置磁性随机存取存储器的方法以及数据处理系统。

背景技术

在嵌入式系统和电池供电设备领域中，很多时候采用包括片上存储器结构的处理器芯片。在例如移动电话的情况下，这样的设备通常包含微处理器或微控制器以及数字信号处理器(DSP)，其中它们两者均可包括它们自己的存储器结构。这样的片上存储器结构通常包括ROM结构以及RAM结构，特别是SRAM结构。片上ROM被选择用于像存储因例如安全原因而必须不再可改变的数据或代码那样的片上应用，对于支持安全启动特征的启动ROM，情况就是这样的。片上ROM结构还可以被用于稳定且无需被改变或更新的明确定义的信号处理核心算法。另一方面，片上SRAM结构例如被选择用于起用于读和写数据或者用于可能需要被改变或更新的某些其他数据或代码的工作存储器的作用。一个重要的方面在于，在这些片上存储器中，提供了对片上SRAM或ROM明确定义的划分，使得某些区域被预定义为SRAM区域和ROM区域。这种预定义的划分以及SRAM和ROM存储器的大小以后在不重置(re-spin)半导体芯片的情况下不能被改变。另一方面，可能出现期望具有灵活地扩展或取代SRAM和/或ROM存储器的可能性的情形。

发明内容

本发明提供了一种磁性随机存取存储器，其中所述磁性随机存取存储器被配置为读/写存储器，并且所述磁性随机存取存储器的至少第一区段被配置为转换成只读存储器。

本发明还提供了一种磁性随机存取存储器设备，其包括磁性随机存取存储器，其被配置为读/写存储器，以及转换电路，其被配置为将所述磁性随机存取存储器的至少第一区段转换成只读存储器。

本发明还提供了一种数据处理系统，其包括处理单元，磁性随机存取存储器，以及总线系统，所述总线系统将所述处理单元和所述磁性随机存取存储器相互连接。

本发明还提供了一种用于重新配置磁性随机存取存储器的方法，其包括将所述磁性随机存取存储器配置为读/写存储器，以及将所述磁性随机存取存储器的至少第一区段转换成只读存储器。

附图说明

附图被包括以提供对实施例的进一步理解，并且附图被并入本说明书而且构成本说明书的一部分。附图示意了实施例并且与说明一起被用于解释实施例的原理。其他实施例以及实施例的许多预计的优点将会容易地被领会，因为通过参照以下详细说明它们会变得更好理解。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示对应的相似部分。

图1示出按照一个实施例的磁性随机存取存储器的示意框图表示。

图2a、图2b和图2c分别示出按照一个实施例的磁性随机存取存储器的示意框图表示。

图3示出按照一个实施例的磁性随机存取存储器的示意框图表示。

图4示出按照一个实施例的磁性随机存取存储器的示意框图表示。

图5示出按照一个实施例的磁性随机存取存储器的示意框图表示。

图6示出按照一个实施例的数据处理系统的示意框图表示。

图7示出按照一个实施例的数据处理系统的示意框图表示。

具体实施方式

现在参照附图来描述各个方面和实施例，其中相似的参考标号一般被用于通篇表示相似的元件。为了解释的目的，在以下说明中阐述了大量具体细节，以便提供对实施例的一个或多个方面的透彻理解。但是，对本领域的技术人员显而易见的是，可采用更小程度的具体细节来实践实施例的一个或多个方面。在其他情况下，已知结构和元件以示意形式示出，以便于描述实施例的一个或多个方面。应理解的是，可利用其他实施例并且可进行结构或逻辑上的改变而不背离本发明的范围。还应注意的是，附图不按比例绘制或者不一定要按比例绘制。

另外，虽然可仅相对于若干实现中的一种来公开一个实施例的特定特征或方面，但这样的特征或方面可与对于任何给定或特定应用可能是期望的并且有利的其他实现的一个或多个其他特征或方面相结合。此外，就在详细说明或权利要求中使用术语“包括”、“具有”、“带有”或它们的其他变体的程度而言，这样的术语旨在以与术语“包含”相似的方式全部包括(inclusive)。可使用术语“耦合”和“连接”及其派生。应理解的是，这些术语可被用于指示两个元件配合操作或者彼此交互，而与它们是处于直接的物理或电接触还是它们彼此没有直接接触无关。另外，术语“示例性的”仅意指作为示例而不是最好或最佳的。因此，以下详细说明不应从限制性的意义上来理解，并且本发明的范围由所附权利要求来限定。

磁性随机存取存储器(MRAM)是一种包括并且利用铁磁材料来存储信息的存储设备。MRAM例如能够起用于读和写信息的存储设备的作用，其依靠形成多层铁磁薄膜并且感测取决于相应薄膜的磁化方向的电流变化。MRAM中的数据存储例如能够通过使用巨磁阻(GMR)现象来实现。GMR设备依靠发生于在其之间有非磁性层的两个磁性层的自旋方向不同时的阻抗变化。按照另一个示例，MRAM中的数据存储还能够通过其中自旋影响电子传输的自旋极化磁传输(SPMT)来实现。SPMT技术利用这样的现象：即当自旋方向在两个磁性层中一致时，更大的电流被传输，其中在所述两个磁性层之间有绝缘层。

典型地，SRAM存储器的特征在于，其无需周期性地刷新。它使用双稳态锁存电路来存储每个比特。通常，SRAM中的每个比特被存储在形成两个交叉耦合的倒相器的四个晶体管上。

典型地，ROM存储器由例如其内容由集成电路制造商编程的掩模型ROM所提供的非易失性存储器表征，其中芯片的区域在光刻工艺期间被掩蔽。ROM的功能例如是存储程序代码及其他非易失性数据。ROM中所存储的数据不能被修改，或者只能缓慢地或困难地被修改，因此它主要被用于分配固件，即与具体硬件非常紧密地绑定的软件。

参照图1，其中示出了按照一个实施例的磁性随机存取存储器的示意框图表示。图1的磁性随机存取存储器(MRAM)10被配置为读/写存储器，并且MRAM10的至少第一区段11可转换成只读存储器。

按照图1的MRAM10的一个实施例，如图1所示，MRAM10还包括不可转换成只读存储器的第二区段12。但是，第二区段12事实上能够实质为零，这意味着MRAM10仅由第一区段11组成，使得事实上整个MRAM10可转换成只读存储器。另一方面，对于已生产并且交付给客户的MRAM10，还可能的是MRAM10包括可转换成只读存储器的第一区段11和已处于只读存储器状态的第二区段12，该第二区段12具有由制造商存储在其中的可擦除或不可擦除的数据。作为其另外的实施例，还可能的是MRAM10包括不可转换成只读存储器的第三区段。

按照图1的MRAM10的一个实施例，第一区段11被分成可单独地转换成只读存储器的多个子区段。所述子区段可包括以比特或字节为单位测量的预先确定的存储容量。

按照图1的MRAM10的一个实施例，第一区段11或其子区段可以可逆方式转换成只读存储器，这意味着已转换成只读存储器的那些子区段能够在任何期望的时间转换回读/写存储器。按照图1的MRAM10的另一个实施例，子区段可以不可逆方式转换成只读存储器，使得子区段不能转换回读/写存储器。

按照图1的MRAM10的一个实施例，第一区段11或其子区段可通过转换电路来转换。下面将进一步描述这样的转换电路的示例。按照一个实施例，第一区段11或其子区段与转换电路连接。

参照图2a、图2b和图2c，其中分别示出了磁性随机存取存储器的实施例的示意框图表示。图2a、图2b和图2c所示的实施例各自示出或者处于MRAM被生产并且交付给客户时所处的状态的MRAM或者处于MRAM在客户已对MRAM进行了一次或多次重新配置之后所取的状态的MRAM。图2a、图2b和图2c的所有实施例分别示出具有第一存储区段和第二存储区段的MRAM，其中第一存储器由读/写存储器组成并且第二存储区段由只读存储器组成。

按照图2a、图2b和图2c的MRAM的一个实施例，第一存储区段或其至少一个部分可转换成只读存储器。按照其一个实施例，该转换或者是可逆的或者是不可逆的，这意味着已转换成只读存储器的部分或者能够转换回读/写存储器，或者其不能转换回读/写存储器。

按照图2a、图2b和图2c的MRAM的一个实施例，MRAM还包括转换电路，该转换电路被配置为将第一存储区段的至少一个子区段转换成只读存储器。按照其一个实施例，该转换电路能够被设置成使得转换或者是可逆或者是不可逆的。下面将进一步描述转换电路的示例。

下面将更详细地解释图2a、图2b和图2c的实施例。应说明的是，在所有实施例中，存储区段表征为RAM/ROM应用意指相应的存储区段暂时被用作RAM/ROM存储器，但是RAM能够转换成ROM，并且ROM能够转换成RAM。

参照图2a，其中示出了按照一个实施例的磁性随机存取存储器(MRAM)的示意框图表示。MRAM20包括被配置为读/写存储器(RW-MRAM)的第一存储区段21，第一存储区段21包括第一存储区段容量。MRAM20还包括被配置为只读存储器(RO-MRAM)的第二存储区段22，第二存储区段22包括第二存储区段容量。第一和第二存储区段容量是可变的，因为第一存储区段21的部分可转换成只读存储器，使得已转换成只读存储器的那些部分变成第二存储区段22的部分。在第一存储区段21与第二存储器22之间存在严格的分割线，如粗印刷线所指示的那样。如由起始于这条线并且指向第一存储区段21的箭头进一步指示的那样，第一存储区段21的部分转换成只读存储器是不可逆的，这意味着已转换成只读存储器的那些部分不能转换回读/写存储器。这个概念旨在针对要求在MRAM20中实现安全(即不可逆)的只读区段的应用。因为MRAM20通常不具有那种性质，所以必须提供额外的或扩展的功能。已生产或已交付的MRAM的默认操作模式是读/写操作模式。MRAM进而能够递增地被改变为只读操作模式。一旦一个部分以这样的方式被改变，则在图2a的实施例中其不能被逆转回读/写操作模式。MRAM能够根据需要逐渐被增加并且这可使用相同版本的芯片在不同时间点发生。

参照图2b，其中示出了按照一个实施例的磁性随机存取存储器的示意框图表示。图2b的MRAM30包括被配置为读/写存储器(RW-MRAM)的第一存储区段31，第一存储区段31包括第一存储区段容量。MRAM30还包括被配置为只读存储器的第二存储区段32，第二存储区段32包括第二存储区段容量。第一和第二存储区段容量是可变的，因为第一存储区段31的部分可转变成只读存储器，使得那些部分变成第二存储区段32的部分。在第一存储区段31与第二存储区段32之间也存在分割线。但是，按照这个实施例并且如双箭头所指示的那样，第一存储区段31的部分向只读存储器的转换是可逆的，使得第二存储区段32的部分还能够转换回读/写存储器。第二存储区段32在初始的或已生产的MRAM30中可能实质为零。这个概念旨在针对不要求在MRAM结构中实现安全区段(即严格地不可重写的区段)，而是以在RAM与ROM区域之间进行完全灵活的划分为目标的应用。第二存储区段32的内容仍然能够在任何期望的时刻被改变。对于代码补丁不需要额外的机制，从而为补丁存储器(patchmemory)的修补和节省产生更少的开发工作量。

参照图2c，其中示出了按照一个实施例的磁性随机存取存储器的示意框图表示。图2c的MRAM40包括被配置为读/写存储器的第一存储区段41，第一存储区段41包括第一存储区段容量。MRAM40还包括第二存储区段42，第二存储区段42包括第二存储区段容量。第一和第二存储区段容量是可变的，因为第二存储区段包括第一子区段42.1和第二子区段42.2。第二子区段42.2和第一存储区段41是可变的，因为第一存储区段41的部分可以可逆方式转换成只读存储器，这意味着第一存储区段41的那些部分能够转换回读/写存储器。但是，只有第二存储区段42的第二子区段42.2才能够转换成读/写存储器，这意味着第二存储区段42的第一子区段42.1不能转换成读/写存储器。第二子区段42.2在初始的或已生产的MRAM40中可能实质为零。

参照图3，其中示出了按照一个实施例的磁性随机存取存储器(MRAM)设备的示意框图表示。图3的磁性随机存取存储器设备50包括磁性随机存取存储器(MRAM)51以及被配置为将MRAM51的至少一个部分转换成只读存储器的转换电路。

按照MRAM设备50的一个实施例，转换电路52被配置为以可逆方式来转换所述至少一个部分，使得该至少一个部分始终能够转换回读/写存储器。按照MRAM设备50的另一个实施例，转换电路52被配置为以不可逆方式转换所述至少一个部分，使得该至少一个部分不能转换回读/写存储器。

按照MRAM设备50的一个实施例，MRAM设备50包括至少一根写线，并且转换电路52包括与写线电连接或者电连接在写线内的熔丝。更具体地，写线的第一区段与熔丝的输入连接，并且写线的第二区段与熔丝的输出以及与MRAM51的输入连接，使得熔丝集成在写线内并且烧断熔丝意味着中断写线，使得写线不再能够向MRAM51传输任何电信号。这样的实施例是向只读存储器的不可逆转换的示例。

按照MRAM设备50的一个实施例，转换电路52包括存储介质，存储介质存储了关于MRAM51的特定部分是否能够被写入的信息。按照其一个实施例，转换电路52的存储介质包括多个比特位置，其中所述比特位置中的每一个与MRAM51的一个部分关联。特别地，存储在一个比特位置上的二进制值确定MRAM51的关联部分是否能够被写入。在实践中，相应的比特位置可被读出并且提供给也与写线连接的逻辑电路。这样的实施例是向只读存储器的可逆转换的示例。

按照MRAM设备50的一个实施例，MRAM51包括第一和第二存储区段，其中第一和第二存储区段的存储容量是可变的，特别是相对于彼此可变。按照一个实施例，第一存储区段包括第一存储区段容量，而第二存储区段包括第二存储区段容量，并且第一和第二存储区段容量以相反方式可变，这意味着第一存储区段容量的增加伴随着第二存储区段容量的减少，其中特别地，第一存储区段容量的增加量等于第二存储区段容量的减少量。按照另一个实施例，第一和第二存储区段容量之和是不变的，其中特别地，MRAM51的总存储容量对应于第一和第二存储区段容量之和。

参照图4，其中示出了按照一个实施例的磁性随机存取存储器的示意框图表示。图4的磁性随机存取存储器(MRAM)60包括可转换成只读存储器的第一存储区段61以及不可转换成只读存储器的第二存储区段62。第一存储区段61被分成多个具有只读能力的区段61.1。第一存储区段61被分成多个具有RO能力的区段61.1。MRAM60与写信号线64连接，其中写信号线64与第二存储区段62直接连接，并且在一个实施例中写信号线64包括经由中间的写禁止元件63与第一存储区段61的具有RO能力的区段61.1连接的多根线。更具体地，写信号线64与写禁止元件63中的一个的输入连接，并且写禁止元件63的输出与第一存储区段61的一个具有RO能力的区段61.1的输入连接。写禁止元件63例如能够通过熔丝来实现。熔丝中的每一个能够单独被寻址并且通过向其提供超过某个阈值的电流而将其烧断。当熔丝被烧断时，写信号线64相对于该区段61.1不可逆地被中断，使得随着在写线64上所传输的任何写信号都被中断的写线有效地阻断或门控(gated)，相应关联的具有RO能力的区段61.1不可逆地转换成只读存储器。

参照图5，其中示出了按照一个实施例的磁性随机存取存储器的示意框图表示。图5的磁性随机存取存储器(MRAM)70包括被配置为读/写存储器的存储区段71以及被配置为将存储区段71的至少一个部分转换成只读存储器的转换电路72。存储区段71被分成多个子区段71.1。转换电路72包括存储介质72.1，该存储介质72.1包括多个比特位置，这些比特位置中的每一个与存储区段71的一个子区段71.1关联。存储介质72.1及其单独的比特位置与读出线72.2连接，该读出线72.2与逻辑设备72.3的第一输入连接。写信号线74与逻辑设备72.3的第二输入连接。逻辑设备72.3的输出与MRAM设备70的单独的子区段71.1连接。逻辑设备72.3以这样的方式起作用：即使得向逻辑设备72.3的第一输入施加例如“1”的第一二进制值具有向第二输入所施加的任何信号都被一直馈送到逻辑设备72.3的输出的效果，并且向第一输入施加例如“0”的第二二进制值具有向第二输入所施加的任何信号都被阻断使得在逻辑设备72.3的输出上不存在信号的效果。如果第一存储区段71的任意子区段71.1要转换成只读存储器，则存储介质72.1的关联的比特位置被设置为“0”。假定寻址到这个特定子区段的写信号到达逻辑设备72.3的第二输入，则与这个特定子区段关联的比特位置的读出比特“0”被施加至逻辑设备72.3的第一输入。因此，由于逻辑设备72.3的功能，在写信号线74上所提供的信号被有效地阻断。另一方面，如果“1”被存储在存储介质72.1的与第一存储区段71的某个其他子区段71.1关联的比特位置上，则在写信号线74上所提供的信号将由逻辑设备72.3有效地传递至相应的子区段71.1，使得在写信号线74上所提供的数据能够被写入相应的子区段71.1。因此，只要“1”被存储在存储介质72.1中，相应的子区段71.1就起读/写存储器的作用，而当比特位置被改变成“0”时，相应的子区段以可逆方式转换成只读存储器。逻辑设备72.3能够例如由晶体管来实现。

由此，如上文所描述并且如图5所描绘的实施例示出将MRAM的区段可逆地转换成只读存储器的示例。如果不管出于何种原因所决定的是子区段71.1应转换回读/写存储器，则存储介质72.1的相应关联的比特位置要被改变成“1”。当然，需要设置用于改变存储介质72.1的比特位置的值的适当的控制装置，此处为了简洁起见而未示出这样的控制装置，而这样的控制装置能够由本领域的技术人员容易地实现。

参照图6，其中示出了按照一个实施例的数据处理系统的示意框图表示。数据处理系统100包括处理单元(PU)110、静态随机存取存储器(SRAM)120、磁性随机存取存储器(MRAM)130以及将处理单元110、SRAM120和MRAM130相互连接的总线系统140。静态随机存取存储器(SRAM)120也能够被省略或者能够被像常规ROM存储器那样的ROM存储器取代。

按照图6的数据处理系统100的一个实施例，磁性随机存取存储器130被配置为读/写存储器，并且MRAM130的至少第一区段可转换成只读存储器。另外的实施例能够采用磁性随机存取存储器的上述实施例的特征中的任何一个来形成。

按照图6的数据处理系统100的一个实施例，该系统还包括转换电路，该转换电路被配置为将第一区段的至少第一子区段转换成只读存储器。另外的实施例能够采用磁性随机存取存储器的上述实施例的特征中的任何一个来形成。

按照图6的数据处理系统100的一个实施例，处理单元110是数字信号处理器，如果数据处理系统被并入像移动通信单元那样的通信单元中并且作为其部分，则情况尤其是这样。按照其另外的实施例，SRAM120被实现为用于需要被读/写的数据的工作存储器。MRAM130可以被组织和配置为使得第一区段起读/写存储器的作用，特别地还起工作存储器的作用，而第二区段起只读存储器的作用，该第二区段由已从先前的读/写存储器部分转换成只读存储器部分并且存储应在某个预先确定的时间周期内被保持但需要在这些预先确定的时间周期之间被改变或更新的数据或代码的存储器部分组成。例如，在移动通信单元中，这些可以是要在电话呼叫或其他通信连接期间被保持，但可在终止连接之后被改变的数据或代码。

按照图6的数据处理系统100的一个实施例，处理单元110、静态随机存取存储器120和磁性随机存取存储器130被集成在同一个半导体芯片上。

按照图6的处理系统的一个实施例，处理单元110是微处理器或微控制器。按照其一个实施例，MRAM130可包括被配置为读/写存储器的第一区段以及被配置为只读存储器的第二区段，并且该第二区段存储了某些客户特定数据或代码。特别地，这种方式的一个优点在于，仅需要实现可适用于单独的目标系统的客户特定部分。实际的基于ROM结构的实现要求所有被考虑的客户的客户特定实现都需要在芯片设计期间就已经被考虑在内。

按照图6的数据处理系统的一个实施例，总线系统140是双向的，使得处理器单元110、SRAM120和MRAM130能够在彼此之间自由地交换数据。

参照图7，其中示出了按照一个实施例的数据处理系统的示意框图表示。图7的数据处理系统200包括处理单元210、静态随机存取存储器(SRAM)220、磁性随机存取存储器(MRAM)230以及将处理单元210、SRAM220和MRAM230相互连接的总线系统240。静态随机存取存储器(SRAM)220也能够被省略或者能够被像常规ROM存储器那样的ROM存储器取代。

图7的数据处理系统200表示图6的数据处理系统的另外的实施例。特别地，MRAM230的特征在于具有如在与MRAM结构相关的先前的实施例中所描述的那样的灵活的RAM/ROM划分。灵活的RAM/ROM划分以将MRAM230的第一存储区段231与MRAM230的第二存储区段232隔开的分割线为象征。第一存储区段231被配置为读/写存储器，并且第二存储区段232被配置为只读存储器。画在其中的跨第一存储区段231与第二存储区段232之间的分割线的双箭头象征使该分割线移位的可能性，使得第一存储区段231和第二存储区段232的存储容量相对于彼此可变，即以使得两个存储容量之和保持恒定的方式可变。MRAM230可包括先前结合与MRAM结构相关的实施例所描述的任何另外的特征。特别地，MRAM230可包括用于将第一存储区段231的部分转换成只读存储器部分的转换电路。

在用于重新配置磁性随机存取存储器(MRAM)的方法中，MRAM被配置为读/写存储器，并且该方法包括将MRAM的至少第一区段转换成只读存储器。

按照该方法的一个实施例，客户特定数据或代码被存储在这样的只读存储器部分中。按照另一个实施例，数学算法被存储在这样的只读存储区段中。

按照该方法的一个实施例，转换以可逆或不可逆方式进行。

按照该方法的一个实施例，转换通过转换电路进行。

该方法的另外的实施例能够采用结合MRAM结构的上述实施例所描述的特征来形成。

虽然已相对于一种或多种实现示意和描述了本发明，但可对所示意的示例进行变化和/或修改而不背离所附权利要求的精神和范围。特别地，关于由上文所描述的部件或结构(组件、设备、电路、系统等)所执行的各种功能，除非另有指示，否则用于描述这样的部件的术语(包括对“装置”的引用)旨在对应于执行所描述的部件的指定功能(例如功能上等效)的任何部件或结构，即使这些部件或结构与执行本发明的此处所示意的示例性实现中的功能的所公开的结构不是结构上等效。

Claims

1.一种设备，包括：

处理单元；

电耦合到处理单元的第一存储器设备；以及

电耦合到所述第一存储器设备和所述处理单元的第二存储器设备，

其中，所述第一存储器设备被配置为读/写存储器，并且所述第一存储器设备的第一区段能够不可逆地转换成只读存储器，

其中，所述第二存储器设备被配置用于读写操作，并且

其中，所述第一存储器设备和所述第二存储器设备被集成在单个半导体芯片上。

2.如权利要求1所述的设备，其中，所述第一存储器设备被配置用于磁性读/写操作，并且其中，所述第二存储器设备被配置用于读写操作。

3.如权利要求1所述的设备，其中，所述第一存储器设备是MRAM，并且其中，所述第二存储器设备是SRAM。

4.如权利要求1所述的设备，其中，所述第一存储器设备的第二部分被配置用于读写操作。

5.如权利要求4所述的设备，其中，所述第一部分的大小和所述第二部分的大小在任意给定时间变化。

6.如权利要求4所述的设备，其中，所述第一部分的大小与所述第二部分的大小的和是所述第一存储器设备的大小。

7.如权利要求1所述的设备，其中，所述第一部分包括一组数据或代码。

8.如权利要求1所述的设备，其中，所述第一部分包括用于算法的一组可编程指令。

9.一种半导体设备，包括：

被配置用于部分读写操作的第一存储器设备；以及

被配置用于读写操作的第二存储器设备，其中，所述第一存储器设备被配置用于不可逆地转换成部分只读操作。

10.如权利要求9所述的半导体设备，进一步包括：

处理单元，用于将所述第一存储器设备配置用于部分只读操作。

11.如权利要求9所述的半导体设备，其中，所述第一存储器设备包括用于只读操作的部分。

12.如权利要求11所述的半导体设备，其中，所述部分包括一组数据或代码。

13.如权利要求11所述的半导体设备，其中，所述部分包括用于算法的一组可编程指令。

14.如权利要求11所述的半导体设备，其中，所述部分包括第一部分和第二部分，并且其中，所述第一部分包括第一组数据或代码，并且其中，所述第二部分包括第二组数据或代码。

15.一种用于配置存储器设备的方法，所述方法包括：

将第一存储器设备配置用于读写操作和只读操作，使得从读写操作到只读操作的转换是不可逆的；以及

将第二存储器设备配置用于读写操作。

16.如权利要求15所述的方法，其中，配置所述第一存储器设备包括：

将所述第一存储器设备的第一部分配置用于只读操作；以及

将所述第一存储器设备的第二部分配置用于读写操作。

17.如权利要求16所述的方法，其中，配置所述第一部分包括：

将所述第一存储器设备的第一部分从读写操作配置为只读操作。

18.如权利要求16所述的方法，其中，配置所述第一部分包括：

将所述第一存储器设备的第一部分从读写操作配置为只读操作；以及

将所述第一存储器设备的第二部分配置用于只读操作。

19.如权利要求16所述的方法，其中，配置所述第一部分包括：

在所述第一部分中存储一组数据或代码。

20.如权利要求15所述的方法，其中，配置所述第一存储器设备包括：

将第一部分配置用于只读操作，并且将第二部分配置用于读写操作，其中，所述第一部分和所述第二部分的大小在给定时间变化。

21.一种数据处理系统，包括：

处理单元；和

磁性随机存取存储器，其包括被配置为读/写存储器的第一区段和被配置为能够从读/写存储器不可逆地转换成只读存储器的第二区段，其中，所述磁性随机存取存储器的所述第二区段被配置成存储客户特定数据或代码。

22.如权利要求21所述的数据处理系统，

其中，仅将与所述数据处理系统的特定客户有关的所述客户特定数据或代码存储在所述磁性随机存取存储器的已转换成只读存储器的所述第二区段上。

23.如权利要求21所述的数据处理系统，

其中，所述客户特定数据或代码在预先确定的时间周期内被保持在所述磁性随机存储器的已转换成只读存储器的所述第二区段上；并且

其中，所述客户特定数据或代码在所述预先确定的时间周期之后被更新。