CN104966672A - 鳍式场效应管基体制备方法 - Google Patents
鳍式场效应管基体制备方法 Download PDFInfo
- Publication number
- CN104966672A CN104966672A CN201510373248.7A CN201510373248A CN104966672A CN 104966672 A CN104966672 A CN 104966672A CN 201510373248 A CN201510373248 A CN 201510373248A CN 104966672 A CN104966672 A CN 104966672A
- Authority
- CN
- China
- Prior art keywords
- fin
- nitride layer
- field effect
- area
- effect pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title claims 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims 10
- 239000011248 coating agent Substances 0.000 claims 5
- 238000000576 coating method Methods 0.000 claims 5
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 238000000151 deposition Methods 0.000 abstract 1
- 238000005498 polishing Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种鳍式场效应管基体制备方法，包括：提供半导体基体，在半导体基体上覆盖氮化物层，蚀刻去除半导体基体中的第二区域上的氮化物层；沉积氧化物层；形成图案化掩膜层，利用图案化掩膜层蚀刻氧化物层，以在第一区域上的氧化物层中形成第一凹陷，在第二区域上的氧化物层中形成第二凹陷；在第二凹陷中进行第一掺杂类型的外延生长以在第二凹陷中形成第一鳍部；蚀刻第一凹陷处的氮化物层以暴露半导体基体；在第一凹陷和第二凹陷中进行第二掺杂类型的外延生长，以在第一凹陷中形成第二鳍部，在第一鳍部上形成叠加鳍部；执行机械研磨，露出氮化物层；去除剩余的氮化物层和剩余的氧化物层，以便由剩余的第二鳍部和剩余的第一鳍部形成鳍形半导体结构。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种鳍式场效应管基体制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。而且，随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，目前鳍式场效应管在小尺寸领域被广发使用。
但是，在传统的鳍式场效应管制造工艺中，鳍形结构高度较难控制，同时对沟道的离子注入存在曝光对准比较困难，离子注入均匀性较差的问题。
由此，希望能够提供了一种减少曝光次数、提高掺杂均匀性、简化生产工艺、降低生产成本的鳍式场效应管半导体基体的制备方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少曝光次数并提高掺杂均匀性的鳍式场效应管半导体基体的制备方法，该方法简化了生产工艺，降低了生产成本。
为了实现上述技术目的，根据本发明，提供了一种鳍式场效应管基体制备方法，包括：第一步骤，其中提供半导体基体，并且在所述半导体基体上覆盖氮化物层，并且蚀刻去除所述半导体基体中的第二区域上的氮化物层，而留下所述半导体基体中的第一区域上的氮化物层；第二步骤，其中在所述第一区域上的氮化物层及第二区域表面上覆盖氧化物层；第三步骤，其中在所述氧化物层上覆盖图案化掩膜层，并利用所述图案化掩膜层蚀刻氧化物层，由此在所述第一区域上的氧化物层中形成第一凹陷，在所述第二区域上的氧化物层中形成第二凹陷；第四步骤，其中在所述第二凹陷中进行第一掺杂类型的第一次外延生长以在所述第二凹陷中形成第一鳍部；第五步骤，其中蚀刻所述第一凹陷处的氮化物层以暴露所述半导体基体；第六步骤，其中在所述第一凹陷和第二凹陷中进行第二掺杂类型的第二次外延生长，以在所述第一凹陷中形成第二鳍部，并且在第一鳍部上形成叠加鳍部；第七步骤，其中执行机械研磨，直到露出氮化物层；第八步骤，其中去除剩余的氮化物层和剩余的氧化物层，以便由剩余的第二鳍部和剩余的第一鳍部形成鳍形半导体结构。
优选地，外延生长的第一鳍部的高度高于氮化物层的高度。
优选地，外延生长的第二鳍部的高度高于氮化物层的高度。
优选地，所述第一区域是NMOS区域，所述第二区域是PMOS区域。
优选地，所述第一掺杂类型是P型掺杂，所述第二掺杂类型是N型掺杂。
优选地，所述半导体材料层的材料为单晶硅、锗硅或碳硅。
优选地，所述图案化掩膜层由氮化硅和/或氧化硅构成。
优选地，所述氧化物层为氧化硅。
优选地，所述氮化物层为氮化硅或SION。
优选地，所述半导体衬底是硅衬底。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第六步骤。
图7示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第七步骤。
图8示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的第八步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图8示意性地示出了根据本发明优选实施例的鳍式场效应管基体制备方法的各个步骤。
如图1至图8所示，根据本发明优选实施例的鳍式场效应管基体制备方法包括：
第一步骤，其中提供半导体基体，并且在所述半导体基体上覆盖氮化物层，并且蚀刻去除所述半导体基体中的第二区域(PMOS区域)200上的氮化物层，而留下所述半导体基体中的第一区域(NMOS区域)100上的氮化物层10；
第二步骤，其中在所述第一区域100上的氮化物层20及第二区域200表面上覆盖氧化物层20，并使得所述氧化物层20平坦化；
第三步骤，其中在所述氧化物层20上覆盖图案化掩膜层30，并利用所述图案化掩膜层30蚀刻氧化物层20，由此在所述第一区域100上的氧化物层20中形成第一凹陷40，在所述第二区域200上的氧化物层20中形成第二凹陷50；例如，所述图案化掩膜层30由氮化硅和/或氧化硅构成。
第四步骤，其中在所述第二凹陷50中进行第一掺杂类型(例如P型掺杂)的第一次外延生长以在所述第二凹陷50中形成第一鳍部60，而且外延生长的第一鳍部60的高度高于氮化物层10的高度；
第五步骤，其中蚀刻所述第一凹陷40处的氮化物层10以暴露所述半导体基体；
第六步骤，其中在所述第一凹陷40和第二凹陷50中进行第二掺杂类型(例如N型掺杂)的第二次外延生长，以在所述第一凹陷40中形成第二鳍部70，并且在第一鳍部60上形成叠加鳍部80，其中外延生长的第二鳍部70的高度高于氮化物层10的高度；
第七步骤，其中执行机械研磨，直到露出氮化物层10；
第八步骤，其中去除剩余的氮化物层10和剩余的氧化物层20，以便由剩余的第二鳍部70和剩余的第一鳍部60形成鳍形半导体结构。
优选地，所述半导体基体为单晶硅，也可以其他半导体材料，如锗硅，碳硅等。优选地，氧化物层为氧化硅；优选地，氮化物层为氮化硅，也可是S I ON等。
优选地，PMOS区域的掺杂外延可以是锗掺杂，形成锗硅；NMOS区域的掺杂外延可以是碳掺杂外延形成碳硅；当然不仅限于这两种掺杂外延。
由此，本发明公开了一种鳍式半导体器件基体的制备方法，采用本方法避免了对半导体基体进行蚀刻造成基体粗糙度较高，对硅结晶造成破坏的问题，利用氮化物的高度来精确控制鳍形高度，采用两次掺杂外延生长的方式分别形成NMOS和PMOS的鳍形沟道，提高了沟道均匀性。同时还简化了传统工艺中对沟道掺杂时需多次曝光与离子注入的工艺流程，降低了生产成本。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种鳍式场效应管基体制备方法，其特征在于包括：
第一步骤，其中提供半导体基体，并且在所述半导体基体上覆盖氮化物层，并且蚀刻去除所述半导体基体中的第二区域上的氮化物层，而留下所述半导体基体中的第一区域上的氮化物层；
第二步骤，其中在所述第一区域上的氮化物层及第二区域表面上覆盖氧化物层；
第三步骤，其中在所述氧化物层上覆盖图案化掩膜层，并利用所述图案化掩膜层蚀刻氧化物层，由此在所述第一区域上的氧化物层中形成第一凹陷，在所述第二区域上的氧化物层中形成第二凹陷；
第四步骤，其中在所述第二凹陷中进行第一掺杂类型的第一次外延生长以在所述第二凹陷中形成第一鳍部；
第五步骤，其中蚀刻所述第一凹陷处的氮化物层以暴露所述半导体基体；
第六步骤，其中在所述第一凹陷和第二凹陷中进行第二掺杂类型的第二次外延生长，以在所述第一凹陷中形成第二鳍部，并且在第一鳍部上形成叠加鳍部；
第七步骤，其中执行机械研磨，直到露出氮化物层；
第八步骤，其中去除剩余的氮化物层和剩余的氧化物层，以便由剩余的第二鳍部和剩余的第一鳍部形成鳍形半导体结构。
2.根据权利要求1所述的鳍式场效应管基体制备方法，其特征在于，外延生长的第一鳍部的高度高于氮化物层的高度。
3.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，外延生长的第二鳍部的高度高于氮化物层的高度。
4.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述第一区域是NMOS区域，所述第二区域是PMOS区域。
5.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述第一掺杂类型是P型掺杂，所述第二掺杂类型是N型掺杂。
6.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述半导体材料层的材料为单晶硅、锗硅或碳硅。
7.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述图案化掩膜层由氮化硅和/或氧化硅构成。
8.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述氧化物层为氧化硅。
9.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述氮化物层为氮化硅或SION。
10.根据权利要求1或2所述的鳍式场效应管基体制备方法，其特征在于，所述半导体衬底是硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510373248.7A CN104966672B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510373248.7A CN104966672B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966672A true CN104966672A (zh) | 2015-10-07 |
| CN104966672B CN104966672B (zh) | 2019-01-25 |
Family
ID=54220694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510373248.7A Active CN104966672B (zh) | 2015-06-30 | 2015-06-30 | 鳍式场效应管基体制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966672B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591838A (zh) * | 2003-06-26 | 2005-03-09 | 国际商业机器公司 | 混合平面和FinFET CMOS器件 |
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| CN103378005A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管鳍状结构的制造方法 |
| WO2014209396A1 (en) * | 2013-06-28 | 2014-12-31 | Intel Corporation | Integrating vlsi-compatible fin structures with selective epitaxial growth and fabricating devices thereon |
| CN104425275A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2015
- 2015-06-30 CN CN201510373248.7A patent/CN104966672B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591838A (zh) * | 2003-06-26 | 2005-03-09 | 国际商业机器公司 | 混合平面和FinFET CMOS器件 |
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| CN103378005A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管鳍状结构的制造方法 |
| WO2014209396A1 (en) * | 2013-06-28 | 2014-12-31 | Intel Corporation | Integrating vlsi-compatible fin structures with selective epitaxial growth and fabricating devices thereon |
| CN104425275A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966672B (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106252392B (zh) | 半导体元件及其制作方法 | |
| CN105144366A (zh) | 用具有不同的沟道材料的nfet和pfet形成cmos的结构和方法 | |
| US9472572B2 (en) | Fin field effect transistor (finFET) device including a set of merged fins formed adjacent a set of unmerged fins | |
| CN103794498B (zh) | 一种半导体器件及其制备方法 | |
| US20150303274A1 (en) | Method for manufacturing fin structure | |
| US9449820B2 (en) | Epitaxial growth techniques for reducing nanowire dimension and pitch | |
| TWI723054B (zh) | 半導體元件的製作方法與半導體元件 | |
| CN105304490B (zh) | 半导体结构的制作方法 | |
| US20130228863A1 (en) | Fin field effect transistor and fabrication method | |
| US9659826B2 (en) | Asymmetric source/drain depths | |
| CN106158748A (zh) | 半导体元件及其制作方法 | |
| CN105161535B (zh) | 多沟道全包围栅极鳍式半导体器件制备方法 | |
| CN105047564B (zh) | 鳍式场效应管基体制备方法 | |
| CN105355559A (zh) | 一种制备半导体器件的方法 | |
| CN104701184A (zh) | 形成多鳍结构场发射晶体管的方法 | |
| CN103887177A (zh) | 鳍式有源区的制备方法 | |
| CN104934480B (zh) | 鳍式场效应晶体管结构及其制作方法 | |
| CN104966672A (zh) | 鳍式场效应管基体制备方法 | |
| CN103681342A (zh) | 一种导电沟道制作方法 | |
| CN105047563B (zh) | 鳍式场效应管基体制备方法 | |
| CN105161419B (zh) | 鳍式场效应管基体制备方法 | |
| CN104979216A (zh) | 全包围栅极鳍形半导体器件制备方法 | |
| CN105448735A (zh) | 鳍式场效应晶体管及其鳍的制造方法 | |
| CN104157573A (zh) | 一种FinFET结构的制备方法 | |
| CN105118778B (zh) | 多高度鳍式场效应管基体制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |