[go: up one dir, main page]

CN104934446B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN104934446B
CN104934446B CN201510351452.9A CN201510351452A CN104934446B CN 104934446 B CN104934446 B CN 104934446B CN 201510351452 A CN201510351452 A CN 201510351452A CN 104934446 B CN104934446 B CN 104934446B
Authority
CN
China
Prior art keywords
depth
region
groove
aperture ratio
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510351452.9A
Other languages
English (en)
Other versions
CN104934446A (zh
Inventor
邓竹明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201510351452.9A priority Critical patent/CN104934446B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to KR1020177029502A priority patent/KR20170123701A/ko
Priority to US14/767,683 priority patent/US20160380009A1/en
Priority to BR112017024186-2A priority patent/BR112017024186B1/pt
Priority to PCT/CN2015/082300 priority patent/WO2016206033A1/zh
Priority to JP2017552160A priority patent/JP2018513413A/ja
Priority to GB1717453.3A priority patent/GB2556205B/en
Publication of CN104934446A publication Critical patent/CN104934446A/zh
Application granted granted Critical
Publication of CN104934446B publication Critical patent/CN104934446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法，所述薄膜晶体管阵列基板包括：一器件组合板，所述器件组合板包括：一基板；一第一信号线层；一半导体层；以及一第二信号线层；一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少一第一凹槽；一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽阵列内，所述像素电极层通过所述孔洞与所述第二信号线层连接。本发明能节省薄膜晶体管阵列基板的制作成本以及提高薄膜晶体管阵列基板的制作效率。

Description

薄膜晶体管阵列基板及其制作方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列基板及其制作方法。
【背景技术】
传统的薄膜晶体管阵列基板的制作过程一般都需要在钝化层上设置通孔，以及在所述钝化层上设置凹槽，并在所述钝化层上的表面和所述凹槽内设置像素电极层。其中，该像素电极层通过所述通孔与所述薄膜晶体管阵列基板中的数据线层连接。
在上述传统的技术方案中，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是分开实施的，也就是说，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是两个独立的步骤。
针对上述两个独立的步骤，需要两次不同的Normal Mask(普通掩模)光罩制程，这导致上述技术方案具有较高的成本，并且使得所述薄膜晶体管阵列基板的制作效率不高。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，其能节省薄膜晶体管阵列基板的制作成本以及提高薄膜晶体管阵列基板的制作效率。
为解决上述问题，本发明的技术方案如下：
一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：一器件组合板，所述器件组合板包括：一基板；一第一信号线层；一半导体层；以及一第二信号线层；一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少一第一凹槽；一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽阵列内，所述像素电极层通过所述孔洞与所述第二信号线层连接；所述像素电极层包括至少两第一部分以及至少两第二部分，所述第一部分覆盖在所述钝化层的表面上，所述第二部分从所述钝化层的表面向所述凹槽阵列中的凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面，其中，所述第一部分与所述第二部分相连；所述孔洞具有第一深度，所述第一凹槽具有第二深度；形成所述凹槽阵列与所述孔洞的第一光罩制程所对应的第一掩模包括：一第一区域，所述第一区域具有第一开口率，所述第一开口率与所述第一深度对应；至少一第二区域，所述第二区域具有第二开口率，所述第二开口率与所述第二深度对应；所述凹槽阵列还包括至少一第二凹槽，所述第二凹槽具有第三深度；所述第一光罩制程所对应的所述第一掩模还包括：至少一第三区域，所述第三区域具有第三开口率，所述第三开口率与所述第三深度对应；所述凹槽阵列与所述孔洞均是在第一光罩制程中形成的；所述钝化层中的所述第一深度、所述第二深度和所述第三深度是通过利用具有所述第一区域、所述第二区域和所述第三区域的所述第一掩模，对所述钝化层实施所述第一光罩制程，以同时形成所述第一深度、所述第二深度和所述第三深度来形成的，其中，所述第一区域具有所述第一开口率，所述第二区域具有所述第二开口率，所述第三区域具有所述第三开口率，所述第一开口率为100％，所述第二开口率和所述第三开口率分别为66.7％或60％中的一者。
一种薄膜晶体管阵列基板的制作方法，所述方法包括以下步骤：A、形成器件组合板，其中，所述器件组合板包括基板、第一信号线层、半导体层以及第二信号线层；B、在所述器件组合板上设置钝化层；C、对所述钝化层实施光罩制程，以使所述钝化层的表面上形成有一孔洞和一凹槽阵列，其中，所述凹槽阵列包括至少一第一凹槽；D、在所述钝化层的所述表面和所述凹槽阵列内设置像素电极层，其中，所述像素电极层通过所述孔洞与所述第二信号线层连接，所述像素电极层包括至少两第一部分以及至少两第二部分，所述第一部分覆盖在所述钝化层的表面上，所述第二部分从所述钝化层的表面向所述凹槽阵列中的凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面，所述第一部分与所述第二部分相连；所述孔洞具有第一深度，所述第一凹槽具有第二深度；形成所述凹槽阵列与所述孔洞的第一光罩制程所对应的第一掩模包括：一第一区域，所述第一区域具有第一开口率，所述第一开口率与所述第一深度对应；至少一第二区域，所述第二区域具有第二开口率，所述第二开口率与所述第二深度对应；所述凹槽阵列还包括至少一第二凹槽，所述第二凹槽具有第三深度；所述第一光罩制程所对应的所述第一掩模还包括：至少一第三区域，所述第三区域具有第三开口率，所述第三开口率与所述第三深度对应；所述凹槽阵列与所述孔洞均是在第一光罩制程中形成的；所述钝化层中的所述第一深度、所述第二深度和所述第三深度是通过利用具有所述第一区域、所述第二区域和所述第三区域的所述第一掩模，对所述钝化层实施所述第一光罩制程，以同时形成所述第一深度、所述第二深度和所述第三深度来形成的，其中，所述第一区域具有所述第一开口率，所述第二区域具有所述第二开口率，所述第三区域具有所述第三开口率，所述第一开口率为100％，所述第二开口率和所述第三开口率分别为66.7％或60％中的一者。
相对现有技术，本发明可以节约一道光罩制程，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1至图4为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的示意图；
图5为图1至图4所示的薄膜晶体管阵列基板的制作过程中所使用的掩模的示意图；
图6为本发明的薄膜晶体管阵列基板的第二实施例的示意图；
图7为图6所示的薄膜晶体管阵列基板的制作过程中所使用掩模的示意图；
图8为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的流程图；
图9为本发明的薄膜晶体管阵列基板的制作方法的第三实施例的流程图。
【具体实施方式】
本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
参考图4，图4为根据本发明的薄膜晶体管阵列基板的制作方法所制作成的薄膜晶体管阵列基板的第一实施例的示意图。
本实施例的薄膜晶体管阵列基板包括器件组合板101、钝化层201以及像素电极层401。所述器件组合板101包括基板1011、第一信号线层1012、半导体层1014以及第二信号线层1017。所述器件组合板101还包括第一绝缘层1013、第二绝缘层1015和漏极线层1016。
所述第一信号线层1012可以是扫描线层，所述半导体层1014可以是非晶硅层或多晶硅层，所述第二信号线层1017可以是数据线层。所述扫描线层设置在所述半导体层(所述半导体层1014为所述非晶硅层)1014的下方，所述扫描线层与所述非晶硅层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述非晶硅层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第二绝缘层1015与所述非晶硅层相连；或者，所述扫描线层设置在所述半导体层(所述半导体层1014为所述多晶硅层)1014的上方，所述多晶硅层与所述扫描线层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述扫描线层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第一绝缘层1013和所述第二绝缘层1015与所述多晶硅层相连。
所述钝化层201设置在所述器件组合板101上，所述钝化层201上设置有孔洞302和凹槽阵列301，所述凹槽阵列301包括至少一第一凹槽3011。
所述像素电极层401设置在所述钝化层201上以及所述凹槽阵列301内，所述像素电极层401通过所述孔洞302与所述第二信号线层1017连接。
在本实施例中，所述孔洞302具有第一深度H1，所述第一凹槽3011具有第二深度H2。
所述凹槽阵列301(所述第一凹槽3011)与所述孔洞302均是在第一光罩制程中形成的。也就是说，所述凹槽阵列301与所述孔洞302均是在同一道光罩制程(Gray ToneMask，灰色调掩模)中形成的。
相比传统的技术方案，上述技术方案可以节约一道光罩制程(Normal Mask，普通掩模)，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。
参考图5，图5为图1至图4所示的薄膜晶体管阵列基板的制作过程中所使用的掩模的示意图。
在本实施例中，所述第一光罩制程所对应掩模(第一掩模501)包括一第一区域5011和至少一第二区域5012。所述第一区域5011具有第一开口率，所述第一开口率与所述第一深度H1对应。所述第二区域5012具有第二开口率，所述第二开口率与所述第二深度H2对应。所述第一凹槽3011的深度(所述第二深度H2)可根据GTM(Gray Tone Mask，灰色调掩模)的开口率(0-100％的开区间)来设置。
也就是说，所述钝化层201中的所述第一深度H1和所述第二深度H2是通过这样的方式来形成的：
利用具有所述第一区域5011和所述第二区域5012的所述第一掩模501，对所述钝化层201实施所述第一光罩制程，以同时形成所述第一深度H1和所述第二深度H2，其中，所述第一区域5011具有所述第一开口率，所述第二区域5012具有所述第二开口率。例如，所述第一开口率为100％，所述第二开口率(a％)处于0％至100％的范围(开区间)内，例如，所述a％为66.7％或60％。
参考图6和图7，图6为本发明的薄膜晶体管阵列基板的第二实施例的示意图，图7为图6所示的薄膜晶体管阵列基板的制作过程中所使用掩模的示意图。本实施例与上述第一实施例相似，不同之处在于：
在本实施例中，所述凹槽阵列301中的凹槽具有两种不同的深度。也就是说，所述凹槽阵列301还包括至少一第二凹槽3012，所述第二凹槽3012具有第三深度H2。
为了在同一道光罩制程(所述第一光罩制程)中一次性形成所述第一深度H1、所述第二深度H2和所述第三深度H2，所述第一光罩制程所对应掩模(所述第一掩模501)还包括至少一第三区域701。所述第三区域701具有第三开口率，所述第三开口率与所述第三深度H2对应。
所述第二凹槽3012的深度(所述第三深度H2)可根据GTM的开口率(0-100％的开区间)来设置。
也就是说，所述钝化层201中的所述第一深度H1、所述第二深度H2和所述第三深度H2是通过这样的方式来形成的：
利用具有所述第一区域5011、所述第二区域5012和所述第三区域701的所述第一掩模501，对所述钝化层201实施所述第一光罩制程，以同时形成所述第一深度H1、所述第二深度H2和所述第三深度H2，其中，所述第一区域5011具有所述第一开口率，所述第二区域5012具有所述第二开口率，所述第三区域701具有所述第三开口率。例如，所述第一开口率为100％，所述第二开口率(a％)和所述第三开口率(b％)均处于0％至100％的范围(开区间)内，a不等于b，例如，所述a％、所述b％分别为66.7％或60％中的一者。
本发明的薄膜晶体管阵列基板的第三实施例与上述第一实施例相似，不同之处在于：
在本实施例中，所述凹槽阵列301中的凹槽具有两种不同的深度。也就是说，所述凹槽阵列301还包括至少一第三凹槽，所述第三凹槽具有第四深度。
所述孔洞302、所述第一凹槽3011、所述第三凹槽中的任意两者是在所述第二光罩制程中形成的，所述孔洞302、所述第一凹槽3011、所述第三凹槽中的另一者是在所述第三光罩制程中形成的。
所述第二光罩制程所对应的掩模为灰色调掩模(GTM)，所述第三光罩制程所对应的掩模为与所述灰色调掩模不同的掩模，例如，普通掩模(Normal Mask)。
在上述第一至第三实施例中的任意一个实施例中，所述像素电极层401包括至少两第一部分以及至少两第二部分。
所述第一部分覆盖在所述钝化层201的表面上。所述第二部分从所述钝化层201的表面向所述凹槽阵列301中的凹槽(所述第一凹槽3011、所述第二凹槽3012/所述第三凹槽)弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层201的所述表面弯折并延伸至所述钝化层201的所述表面。其中，所述第一部分与所述第二部分相连。
也就是说，所述钝化层201201设置为凹凸不平状，所述钝化层201整面贴附于凹凸不平的所述钝化层201上，即，所述像素电极层401整面贴附于所述钝化层201的表面和所述凹槽(所述第一凹槽3011、所述第二凹槽3012/所述第三凹槽)内，这样有利于使得所述薄膜晶体管阵列基板所对应的显示面板具有较高的显示质量(例如，具有较高的穿透率)。
参考图1至图4、图8，图1至图4为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的示意图，图8为本发明的薄膜晶体管阵列基板的制作方法的第一实施例的流程图。
本实施例的薄膜晶体管阵列基板的制作方法包括以下步骤：
A(步骤801)、形成器件组合板101，其中，所述器件组合板101包括基板1011、第一信号线层1012、半导体层1014以及第二信号线层1017。
B(步骤802)、在所述器件组合板101上设置钝化层201。
C(步骤803)、对所述钝化层201实施光罩制程，以使所述钝化层201的表面上形成有一孔洞302和一凹槽阵列301，其中，所述凹槽阵列301包括至少一第一凹槽3011。
D(步骤804)、在所述钝化层201的所述表面和所述凹槽阵列301内设置像素电极层401，其中，所述像素电极层401通过所述孔洞302与所述第二信号线层1017连接。
在本实施例中，所述孔洞302具有第一深度H1，所述第一凹槽3011具有第二深度H2。
所述步骤C(步骤803)包括以下步骤：
c1、在第一光罩制程中形成所述凹槽阵列301(所述第一凹槽3011)与所述孔洞302。即，在同一道光罩制程(Gray Tone Mask，灰色调掩模)中形成所述凹槽阵列301(所述第一凹槽3011)与所述孔洞302。
在本实施例中，所述第一光罩制程所对应掩模(第一掩模501)包括一第一区域5011以及至少一第二区域5012。所述第一区域5011具有第一开口率，所述第一开口率与所述第一深度H1对应。所述第二区域5012具有第二开口率，所述第二开口率与所述第二深度H2对应。所述第一凹槽3011的深度(所述第二深度H2)可根据GTM(Gray Tone Mask，灰色调掩模)的开口率(0-100％的开区间)来设置。
也就是说，所述钝化层201中的所述第一深度H1和所述第二深度H2是通过这样的方式来形成的：
利用具有所述第一区域5011和所述第二区域5012的所述第一掩模501，对所述钝化层201实施所述第一光罩制程，以同时形成所述第一深度H1和所述第二深度H2，其中，所述第一区域5011具有所述第一开口率，所述第二区域5012具有所述第二开口率。例如，所述第一开口率为100％，所述第二开口率(a％)处于0％至100％的范围(开区间)内，例如，所述a％为66.7％或60％。
相比传统的技术方案，上述技术方案可以节约一道光罩制程(Normal Mask，普通掩模)，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。
本发明的薄膜晶体管阵列基板的制作方法的第二实施例与上述第一实施例相似，不同之处在于：
在本实施例中，所述凹槽阵列301中的凹槽具有两种不同的深度。也就是说，所述凹槽阵列301还包括至少一第二凹槽3012，所述第二凹槽3012具有第三深度H2。
为了在同一道光罩制程(所述第一光罩制程)中一次性形成所述第一深度H1、所述第二深度H2和所述第三深度H2，所述第一光罩制程所对应掩模(所述第一掩模501)还包括至少一第三区域701。所述第三区域701具有第三开口率，所述第三开口率与所述第三深度H2对应。
所述第二凹槽3012的深度(所述第三深度H2)可根据GTM的开口率(0-100％的开区间)来设置。
也就是说，所述钝化层201中的所述第一深度H1、所述第二深度H2和所述第三深度H2是通过这样的方式来形成的：
利用具有所述第一区域5011、所述第二区域5012和所述第三区域701的所述第一掩模501，对所述钝化层201实施所述第一光罩制程，以同时形成所述第一深度H1、所述第二深度H2和所述第三深度H2，其中，所述第一区域5011具有所述第一开口率，所述第二区域5012具有所述第二开口率，所述第三区域701具有所述第三开口率。例如，所述第一开口率为100％，所述第二开口率(a％)和所述第三开口率(b％)均处于0％至100％的范围(开区间)内，a不等于b，例如，所述a％、所述b％分别为66.7％或60％中的一者。
参考图9，图9为本发明的薄膜晶体管阵列基板的制作方法的第三实施例的流程图。本实施例与上述第一实施例相似，不同之处在于：
在本实施例中，所述凹槽阵列301中的凹槽具有两种不同的深度。也就是说，所述凹槽阵列301还包括至少一第三凹槽，所述第三凹槽具有第四深度。
所述步骤C(步骤803)包括以下步骤：
c2(步骤901)、在所述第二光罩制程中形成所述孔洞302、所述第一凹槽3011、所述第三凹槽中的任意两者。
c3(步骤902)、在所述第三光罩制程中形成所述孔洞302、所述第一凹槽3011、所述第三凹槽中的另一者。
所述第二光罩制程所对应的掩模为灰色调掩模(GTM)，所述第三光罩制程所对应的掩模为与所述灰色调掩模不同的掩模，例如，普通掩模(Normal Mask)。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (2)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：
一器件组合板，所述器件组合板包括：
一基板；
一第一信号线层；
一半导体层；以及
一第二信号线层；
一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少一第一凹槽；
一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽阵列内，所述像素电极层通过所述孔洞与所述第二信号线层连接；
所述像素电极层包括至少两第一部分以及至少两第二部分，所述第一部分覆盖在所述钝化层的表面上，所述第二部分从所述钝化层的表面向所述凹槽阵列中的凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面，其中，所述第一部分与所述第二部分相连；
所述孔洞具有第一深度，所述第一凹槽具有第二深度；形成所述凹槽阵列与所述孔洞的第一光罩制程所对应的第一掩模包括：一第一区域，所述第一区域具有第一开口率，所述第一开口率与所述第一深度对应；至少一第二区域，所述第二区域具有第二开口率，所述第二开口率与所述第二深度对应；所述凹槽阵列还包括至少一第二凹槽，所述第二凹槽具有第三深度；所述第一光罩制程所对应的所述第一掩模还包括：至少一第三区域，所述第三区域具有第三开口率，所述第三开口率与所述第三深度对应；所述凹槽阵列与所述孔洞均是在第一光罩制程中形成的；所述钝化层中的所述第一深度、所述第二深度和所述第三深度是通过利用具有所述第一区域、所述第二区域和所述第三区域的所述第一掩模，对所述钝化层实施所述第一光罩制程，以同时形成所述第一深度、所述第二深度和所述第三深度来形成的，其中，所述第一区域具有所述第一开口率，所述第二区域具有所述第二开口率，所述第三区域具有所述第三开口率，所述第一开口率为100％，所述第二开口率和所述第三开口率分别为66.7％或60％中的一者。
2.一种薄膜晶体管阵列基板的制作方法，其特征在于，所述方法包括以下步骤：
A、形成器件组合板，其中，所述器件组合板包括基板、第一信号线层、半导体层以及第二信号线层；
B、在所述器件组合板上设置钝化层；
C、对所述钝化层实施光罩制程，以使所述钝化层的表面上形成有一孔洞和一凹槽阵列，其中，所述凹槽阵列包括至少一第一凹槽；
D、在所述钝化层的所述表面和所述凹槽阵列内设置像素电极层，其中，所述像素电极层通过所述孔洞与所述第二信号线层连接，所述像素电极层包括至少两第一部分以及至少两第二部分，所述第一部分覆盖在所述钝化层的表面上，所述第二部分从所述钝化层的表面向所述凹槽阵列中的凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面，所述第一部分与所述第二部分相连；
所述孔洞具有第一深度，所述第一凹槽具有第二深度；形成所述凹槽阵列与所述孔洞的第一光罩制程所对应的第一掩模包括：一第一区域，所述第一区域具有第一开口率，所述第一开口率与所述第一深度对应；至少一第二区域，所述第二区域具有第二开口率，所述第二开口率与所述第二深度对应；所述凹槽阵列还包括至少一第二凹槽，所述第二凹槽具有第三深度；所述第一光罩制程所对应的所述第一掩模还包括：至少一第三区域，所述第三区域具有第三开口率，所述第三开口率与所述第三深度对应；所述凹槽阵列与所述孔洞均是在第一光罩制程中形成的；所述钝化层中的所述第一深度、所述第二深度和所述第三深度是通过利用具有所述第一区域、所述第二区域和所述第三区域的所述第一掩模，对所述钝化层实施所述第一光罩制程，以同时形成所述第一深度、所述第二深度和所述第三深度来形成的，其中，所述第一区域具有所述第一开口率，所述第二区域具有所述第二开口率，所述第三区域具有所述第三开口率，所述第一开口率为100％，所述第二开口率和所述第三开口率分别为66.7％或60％中的一者。
CN201510351452.9A 2015-06-24 2015-06-24 薄膜晶体管阵列基板及其制作方法 Active CN104934446B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201510351452.9A CN104934446B (zh) 2015-06-24 2015-06-24 薄膜晶体管阵列基板及其制作方法
US14/767,683 US20160380009A1 (en) 2015-06-24 2015-06-25 Thin film transistor array substrate and manufacturing method thereof
BR112017024186-2A BR112017024186B1 (pt) 2015-06-24 2015-06-25 Método para fabricação de substrato de matriz de transístores de película fina
PCT/CN2015/082300 WO2016206033A1 (zh) 2015-06-24 2015-06-25 薄膜晶体管阵列基板及其制作方法
KR1020177029502A KR20170123701A (ko) 2015-06-24 2015-06-25 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2017552160A JP2018513413A (ja) 2015-06-24 2015-06-25 薄膜トランジスタ配列基板及其製作方法
GB1717453.3A GB2556205B (en) 2015-06-24 2015-06-25 Method for manufacturing thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510351452.9A CN104934446B (zh) 2015-06-24 2015-06-24 薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104934446A CN104934446A (zh) 2015-09-23
CN104934446B true CN104934446B (zh) 2018-09-04

Family

ID=54121534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510351452.9A Active CN104934446B (zh) 2015-06-24 2015-06-24 薄膜晶体管阵列基板及其制作方法

Country Status (7)

Country Link
US (1) US20160380009A1 (zh)
JP (1) JP2018513413A (zh)
KR (1) KR20170123701A (zh)
CN (1) CN104934446B (zh)
BR (1) BR112017024186B1 (zh)
GB (1) GB2556205B (zh)
WO (1) WO2016206033A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070719A (zh) * 2015-07-10 2015-11-18 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN106298646B (zh) * 2016-08-17 2019-07-02 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN110568640B (zh) * 2019-08-15 2021-03-23 Tcl华星光电技术有限公司 基板及其制作方法
US11081537B2 (en) 2019-08-15 2021-08-03 Tcl China Star Optoelectronics Technology Co., Ltd. Substrate and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070094254A (ko) * 2006-03-17 2007-09-20 삼성전자주식회사 반투과형 액정 표시 장치의 제조 방법
CN101103302A (zh) * 2004-12-10 2008-01-09 统宝香港控股有限公司 漫反射结构及其制造方法以及使用该结构之显示装置
CN103472612A (zh) * 2013-09-13 2013-12-25 北京京东方光电科技有限公司 阵列基板制备方法、阵列基板以及液晶显示装置
CN103926747A (zh) * 2013-01-11 2014-07-16 瀚宇彩晶股份有限公司 液晶显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527731B2 (ja) * 1998-03-05 2004-05-17 シャープ株式会社 液晶表示パネル
JP2001351849A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
US20040022787A1 (en) * 2000-07-03 2004-02-05 Robert Cohen Methods for treating an autoimmune disease using a soluble CTLA4 molecule and a DMARD or NSAID
JP2003015275A (ja) * 2001-07-03 2003-01-15 Keio Gijuku グレイスケールマスク作製法とそれを用いた３次元微細加工方法
KR100820648B1 (ko) * 2001-12-28 2008-04-08 엘지.필립스 엘시디 주식회사 반사형 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4188058B2 (ja) * 2002-11-05 2008-11-26 ダイセル化学工業株式会社 フォトレジスト用高分子化合物及びフォトレジスト用樹脂組成物
JP4220231B2 (ja) * 2002-12-24 2009-02-04 東芝松下ディスプレイテクノロジー株式会社 表示パネル用基板製造方法
KR100617290B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
US7651827B2 (en) * 2005-07-28 2010-01-26 Xerox Corporation Photoreceptor layer having phosphorus-containing lubricant
JP2007199708A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4524680B2 (ja) * 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
TWI572960B (zh) * 2012-03-19 2017-03-01 群康科技(深圳)有限公司 液晶顯示裝置及導電基板的製作方法
KR101981071B1 (ko) * 2012-12-31 2019-05-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103302A (zh) * 2004-12-10 2008-01-09 统宝香港控股有限公司 漫反射结构及其制造方法以及使用该结构之显示装置
KR20070094254A (ko) * 2006-03-17 2007-09-20 삼성전자주식회사 반투과형 액정 표시 장치의 제조 방법
CN103926747A (zh) * 2013-01-11 2014-07-16 瀚宇彩晶股份有限公司 液晶显示面板
CN103472612A (zh) * 2013-09-13 2013-12-25 北京京东方光电科技有限公司 阵列基板制备方法、阵列基板以及液晶显示装置

Also Published As

Publication number Publication date
BR112017024186B1 (pt) 2022-11-16
GB201717453D0 (en) 2017-12-06
WO2016206033A1 (zh) 2016-12-29
JP2018513413A (ja) 2018-05-24
BR112017024186A2 (pt) 2019-05-14
CN104934446A (zh) 2015-09-23
KR20170123701A (ko) 2017-11-08
GB2556205A (en) 2018-05-23
US20160380009A1 (en) 2016-12-29
GB2556205B (en) 2020-12-16

Similar Documents

Publication Publication Date Title
CN104934446B (zh) 薄膜晶体管阵列基板及其制作方法
CN102655156B (zh) 一种阵列基板及其制造方法
CN105355634A (zh) 薄膜晶体管阵列面板及其制作方法
RU2678778C2 (ru) Панель жидкокристаллического дисплея и его подложка цветной пленки
WO2016029564A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
CN104319277B (zh) 一种coa基板及其制作方法
CN108198820B (zh) 一种阵列基板及其制备方法
CN104932152B (zh) 液晶显示面板及液晶显示面板的制造方法
WO2017173714A1 (zh) 触控显示基板及其制作方法
WO2016074353A1 (zh) Boa型液晶面板及其制作方法
WO2020062423A1 (zh) 一种曲面阵列基板及其制备方法
WO2016206133A1 (zh) 像素结构、阵列基板及显示装置
US10180611B2 (en) Display panel and thin film transistor array substrate
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
WO2018188388A1 (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
US20160155908A1 (en) Coa substrate and manufacturing method thereof
WO2016090718A1 (zh) 测试垫的形成方法及利用该测试垫进行阵列测试的方法
CN105070719A (zh) 薄膜晶体管阵列基板及其制作方法
WO2016127618A1 (zh) 阵列基板制造方法、阵列基板和显示装置
CN108538861A (zh) 阵列基板及其制造方法、显示面板
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
CN105652548A (zh) 一种阵列基板及液晶显示面板
WO2021258468A1 (zh) 显示面板及其制作方法
CN105140231B (zh) 薄膜晶体管阵列基板及其制作方法
WO2016192264A1 (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant