[go: up one dir, main page]

CN104810264B - 一种基于ONO结构的SiC终端结构制备方法 - Google Patents

一种基于ONO结构的SiC终端结构制备方法 Download PDF

Info

Publication number
CN104810264B
CN104810264B CN201410036304.3A CN201410036304A CN104810264B CN 104810264 B CN104810264 B CN 104810264B CN 201410036304 A CN201410036304 A CN 201410036304A CN 104810264 B CN104810264 B CN 104810264B
Authority
CN
China
Prior art keywords
layer
ono structure
silica
etching
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410036304.3A
Other languages
English (en)
Other versions
CN104810264A (zh
Inventor
杨霏
张昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Smart Grid Research Institute of SGCC
Original Assignee
State Grid Corp of China SGCC
State Grid Smart Grid Research Institute of SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Smart Grid Research Institute of SGCC filed Critical State Grid Corp of China SGCC
Priority to CN201410036304.3A priority Critical patent/CN104810264B/zh
Priority to PCT/CN2015/071458 priority patent/WO2015110069A1/zh
Publication of CN104810264A publication Critical patent/CN104810264A/zh
Application granted granted Critical
Publication of CN104810264B publication Critical patent/CN104810264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体涉及一种基于ONO结构的SiC终端结构制备方法。该方法包括下述步骤：步骤一，在碳化硅衬底表面沉积ONO结构；步骤二，在ONO结构上涂覆光刻胶，采用光刻工艺形成台面的图形转移；步骤三，对ONO结构中最上层的二氧化硅进行刻蚀，暴露出中间层的氮化硅；步骤四，对ONO结构中的中间层的氮化硅刻蚀，并刻蚀至最底层的二氧化硅；步骤五，对ONO结构中第三层剩余二氧化硅进行刻蚀，暴露出碳化硅衬底有源区；步骤六，对碳化硅衬底进行退火；步骤七，沉积金属，形成金属场板。本发明提供的方法避免了碳化硅衬底有源区的损伤，避免金属场板拐角处出现断裂，有着极稳的化学性质、绝缘性质和隔离金属离子污染的效果。

Description

一种基于ONO结构的SiC终端结构制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种基于ONO结构的SiC终端结构制备方法。
背景技术
通常偏移场板是连接主结的覆盖在衬底表面SiO2层上的金属,通过在场板上加偏压可以使耗尽层沿着表面向主结外侧扩展，以此来提高击穿电压。金属场板制造非常简单，可以与器件电极一起形成，无需增加单独的工艺步骤。偏移场板对介质中电荷的吸引作用,使得采用这种终端技术的器件对界面电荷（尤其是可动电荷）不是很敏感。
随着半导体功率器件的发展，第三代宽禁带半导体碳化硅电力电子器件逐步成为发展趋势。目前，碳化硅器件终端结构中，使用厚SiO2作为金属场板的终端结构一的部分。尽管它在机械、化学和电气等方面都是非常稳定的，具有很好的钝化作用。但是于场板边缘处场板与衬底之间电位差很大,所以此处电场强度较大,击穿容易在较低电压时提前发生,而且有可能发生在表面处，对介质层有较高的要求。因此单独使用这一技术不适合较高击穿电压的分立器件。此外由于它本身固有的一些特点，导致对Na+、K+等碱金属离子掩蔽能力差，影响器件性能。
在碳化硅功率器件的终端制造工艺中，通常采用未经特殊处理的ONO结构，铺设金属场板作为终端结构，以此达到减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。另一方面对钝化也起到作用，可以阻止水汽和Na+进入衬底。
采用未经特殊处理的ONO结构，刻蚀并暴露出有源区并填充金属场板，目前，该结构的缺陷在于，刻蚀ONO结构的同时，存在容易损伤碳化硅衬底的可能；沉积的金属场板在最上方二氧化硅沟槽拐角处存在断裂的可能，对电极的正常使用有着巨大威胁。
发明内容
针对现有技术的不足，本发明的目的是提供一种基于ONO结构的SiC终端结构制备方法，对目前碳化硅终端结构中ONO结构进行优化。
本发明的目的是采用下述技术方案实现的：
本发明提供一种基于ONO结构的SiC终端结构制备方法，其改进之处在于，所述方法包括下述步骤：
步骤一，在碳化硅衬底表面沉积ONO结构；
步骤二，在ONO结构上涂覆光刻胶，采用光刻工艺形成台面的图形转移；
步骤三，对ONO结构中最上层的二氧化硅进行刻蚀，暴露出中间层的氮化硅；
步骤四，对ONO结构中的中间层的氮化硅刻蚀，并刻蚀至最底层的二氧化硅；
步骤五，对ONO结构中第三层剩余二氧化硅进行刻蚀，暴露出碳化硅衬底有源区；
步骤六，对碳化硅衬底进行退火；
步骤七，沉积金属，形成金属场板。
进一步地，所述步骤一中，在碳化硅衬底表面沉积一层的二氧化硅，在二氧化硅层上沉积一层的氮化硅，最后在氮化硅层上沉积一层的二氧化硅。
进一步地，所述步骤一中，采用增强型等离子体化学气相沉积PECVD、低压化学气相沉积LPCVD、常压化学气相沉积APCVD，或电感耦合等离子体化学气相沉积ICP-CVD沉积二氧化硅层和氮化硅层。
进一步地，所述步骤三中，采用湿法腐蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过氢氟酸缓冲溶液的配比调整，所述平缓沟槽在5°至85°之间进行调整；或
采用干法刻蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过工艺气体、压强和功率的调整，所述平缓沟槽在5°至85°之间进行调整。
进一步地，所述步骤四中，采用干法刻蚀中间层氮化硅形成垂直沟槽通孔，并刻蚀至最底层的二氧化硅。
进一步地，所述步骤五中，采用干法刻蚀和湿法腐蚀结合的方式刻蚀最底层的二氧化硅形成横向凹槽结构，在距离该层底部处的沟槽存在横向凹槽结构，横向凹槽的以上部位为垂直通孔，并且碳化硅衬底有源区暴露出来。
进一步地，所述湿法腐蚀中的氢氟酸缓冲溶液氢氟酸：氟化铵的比例为1：1至1：50。
进一步地，所述干法刻蚀包括反应离子刻蚀RIE和电感耦合等离子刻蚀ICP
进一步地，采用干法刻蚀中的反应离子刻蚀RIE，使用的工艺气体三氟甲烷CHF3使用量为10～50sccm、六氟化硫SF6使用量为1～20sccm、氧气O2使用量为1～25sccm，反应离子刻蚀RIE的射频功率为100～500W，反应离子刻蚀RIE设备腔体内气压为500～2500mTorr。
进一步地，采用干法刻蚀中电感耦合等离子刻蚀ICP，使用的工艺气体三氟甲烷CHF3使用量为5～40sccm、六氟化硫SF6使用量为1～45sccm、氧气O2使用量为1～20sccm，电感耦合等离子刻蚀ICP的射频功率为100～500W、ICP功率为100～3000W，电感耦合等离子刻蚀ICP设备腔体内气压为5～60mTorr。
进一步地，所述步骤六中，采用的退火方式为快速退火，在氮气气氛或氧气气氛中，温度在400～1500摄氏度范围内，保持时间为1～20分钟。
进一步地，所述步骤七中，沉积金属采用电子束蒸发方式或磁控溅射方式；首先沉积厚度为1～15nm范围内的Ti，再沉积200～700nm范围内的Ni，最后沉积厚度为100～500nm范围内的Ag或Al或Cu。
与现有技术比，本发明达到的有益效果是：
1.采用湿法腐蚀ONO结构中最上层的二氧化硅形成倒梯形的平缓沟槽通孔，通过氢氟酸缓冲溶液的配比调整，该沟槽可根据需要在5°至85°之间进行调整。避免了金属场板拐角处存在断裂的可能。
2.采用干法刻蚀ONO结构中最上层的二氧化硅形成倒梯形的平缓沟槽通孔，通过工艺气体、压强、功率的调整，该沟槽可根据需要在5°至85°之间进行调整。避免了金属场板拐角处存在断裂的可能。
3.采用干法刻蚀能够有效控制刻蚀角度。干法刻蚀中间层氮化硅形成垂直沟槽通孔。
4.采用干法和湿法结合的方式刻蚀第三层二氧化硅形成特殊形貌的通孔，形貌分为两部分，上半部为垂直沟槽，下半部沟槽存在横向凹槽结构，制备该结构的目的在于避免了碳化硅衬底有源区的损伤。
5.采用快速退火方式处理刻蚀后的ONO结构，使ONO结构更加致密，相比较未经特殊处理的ONO结构，有着极稳的化学性质、绝缘性质和隔离金属离子污染的效果。
6.避免了碳化硅衬底有源区的损伤，避免金属场板拐角处出现断裂，有着极稳的化学性质、绝缘性质和隔离金属离子污染的效果。
附图说明
图1是现有技术的ONO结构加工后的示意图；
图2是ONO结构加工前的示意图；
图3是本发明实施例的ONO结构加工后的示意图；
图4是本发明实施例的ONO结构加工后并沉积金属场板的示意图；
其中：1-最上层的二氧化硅层；2-中间氮化硅；3-最底层二氧化硅；4-金属场板结构。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供一种采用经特殊处理的ONO结构SiC终端结构的制备方法；经特殊处理后，该结构避免了刻槽时损伤有源区的可能，以及铺设金属场板时断裂的可能。优点：避免了碳化硅衬底有源区的损伤，避免金属场板拐角处出现断裂，有着极稳的化学性质、绝缘性质和隔离金属离子污染的效果。
本发明的方法包括下述步骤：
步骤一，在碳化硅衬底表面沉积ONO结构：在碳化硅衬底表面沉积一层的二氧化硅，在二氧化硅层上沉积一层的氮化硅，最后在氮化硅层上沉积一层的二氧化硅。
采用增强型等离子体化学气相沉积PECVD、低压化学气相沉积LPCVD、常压化学气相沉积APCVD，或电感耦合等离子体化学气相沉积ICP-CVD沉积二氧化硅层和氮化硅层。
步骤二，在ONO结构上涂覆光刻胶，采用光刻工艺形成台面的图形转移：在ONO结构上采用光刻胶形成图形化的掩膜层，定义出ONO结构中需要开窗的区域。
步骤三，对ONO结构中最上层的二氧化硅进行刻蚀，暴露出中间层的氮化硅：采用湿法腐蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过氢氟酸缓冲溶液的配比调整，所述平缓沟槽在5°至85°之间进行调整；或
采用干法刻蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过工艺气体、压强和功率的调整，所述平缓沟槽在5°至85°之间进行调整。
步骤四，采用干法刻蚀ONO结构中的中间层氮化硅形成垂直沟槽通孔，并刻蚀至最底层的二氧化硅。
步骤五，对ONO结构中第三层剩余二氧化硅进行刻蚀，暴露出碳化硅衬底有源区；具体为：采用干法刻蚀和湿法腐蚀结合的方式刻蚀最底层的二氧化硅形成横向凹槽结构，在距离该层底部处的沟槽存在横向凹槽结构，横向凹槽的以上部位为垂直通孔，并且碳化硅衬底有源区暴露出来。
湿法腐蚀中的氢氟酸缓冲溶液氢氟酸：氟化铵的比例为1：1至1：50。
干法刻蚀包括反应离子刻蚀RIE和电感耦合等离子刻蚀ICP；
采用干法刻蚀中的反应离子刻蚀RIE，使用的工艺气体三氟甲烷CHF3使用量为10～50sccm、六氟化硫SF6使用量为1～20sccm、氧气O2使用量为1～25sccm，反应离子刻蚀RIE的射频功率为100～500W，反应离子刻蚀RIE设备腔体内气压为500～2500mTorr。
采用干法刻蚀中电感耦合等离子刻蚀ICP，使用的工艺气体三氟甲烷CHF3使用量为5～40sccm、六氟化硫SF6使用量为1～45sccm、氧气O2使用量为1～20sccm，电感耦合等离子刻蚀ICP的射频功率为100～500W、ICP功率为100～3000W，电感耦合等离子刻蚀ICP设备腔体内气压为5～60mTorr。
步骤六，对碳化硅衬底进行退火：采用的退火方式为快速退火，在氮气气氛或氧气气氛中，温度在400～1500摄氏度范围内，保持时间为1～20分钟。
步骤七，沉积金属，形成金属场板：沉积金属采用电子束蒸发方式或磁控溅射方式；首先沉积厚度为1～15nm范围内的Ti，再沉积200～700nm范围内的Ni，最后沉积厚度为100～500nm范围内的Ag或Al或Cu。
实施例
步骤一，如图2所示，采用LPCVD按照顺序在碳化硅衬底表面首先沉积一层厚度为的二氧化硅3，优选厚度为再在沉积一层厚度为的氮化硅2，优选厚度为最后再在沉积一层厚度为的二氧化硅1，优选厚度为此时，已经形成了ONO结构。
步骤二，在ONO结构上采用光刻胶形成图形化的掩膜层，定义出ONO结构中需要开窗的区域。
步骤三，采用湿法腐蚀氢氟酸缓冲溶液（氢氟酸：氟化铵=1:30），腐蚀最上层的二氧化硅层1，腐蚀时间为2分钟。也可以采用反应离子刻蚀（RIE），三氟甲烷（CHF3）使用量为10～50sccm，优选参数为30sccm，六氟化硫（SF6）使用量为1～20sccm，优选参数为10sccm，氧气（O2）使用量为1^25sccm，优选参数为8sccm，射频功率为100～500W，优选参数为350W，气压为500～2500mTorr，优选参数为750mTorr。
也可以采用电感耦合等离子刻蚀（ICP），三氟甲烷（CHF3）使用量为5～40sccm，优选参数为25sccm，六氟化硫（SF6）使用量为1～45sccm，优选参数为15sccm，氧气（O2）使用量为1～20sccm，优选参数为4sccm，射频功率为100～500W，优选参数为400W，ICP功率为100～3000W，优选参数为1200W，气压为5～60mTorr，优选参数为30mTorr。此时二氧化硅层1出现了倒梯形的平缓沟槽，沟槽角度为40°，并且暴露出了中间层氮化硅层2。平缓沟槽的形成，消除了后续沉积金属场板存在断裂的可能。
步骤四，采用干法刻蚀氮化硅层2，干法刻蚀可以采用反应离子刻蚀（RIE），三氟甲烷（CHF3）使用量为10～50sccm，优选参数为40sccm，六氟化硫（SF6）使用量为1～20sccm，优选参数为12sccm，氧气（O2）使用量为1^25sccm，优选参数为8sccm，射频功率为100～500W，优选参数为100W，气压为500～2500mTorr，优选参数为1850mTorr。
干法刻蚀也可以采用电感耦合等离子刻蚀（ICP），三氟甲烷（CHF3）使用量为5～40sccm，优选参数为35sccm，六氟化硫（SF6）使用量为1～45sccm，优选参数为10sccm，氧气（O2）使用量为1～20sccm，优选参数为8sccm，射频功率为100～500W，优选参数为300W，ICP功率为100～3000W，优选参数为200W，气压为5～60mTorr，优选参数为20mTorr。此时，氮化硅层2形成垂直通孔，并过刻到第三层的二氧化硅层3，使二氧化硅3剩余厚度为
步骤五，湿法腐蚀第三层剩余的二氧化硅层3，暴露出有源区。避免由于干法刻蚀掌握不佳造成衬底有源区损伤。此时，第三层的二氧化硅层3经过刻蚀后，形成了不规则的通孔。通孔分为两部分，在沟槽内距离该层底部深处范围内，存在横向凹槽结构，横向凹槽的以上部位为垂直通孔。
步骤六，如图3所示，对上述经过刻蚀加工后的ONO结构，在氧气气氛中进行快速退火400～1500摄氏度，优选参数900摄氏度，保持1～20分钟，优选参数14分钟。使该结构在退火过程中变得更加致密，为阻挡Na+、K+等碱金属离子污染提供了有效保障。
步骤七，如图4所示，在暴露出的有缘区域上方采用电子束蒸发沉积金属。先沉积厚度为1～15nm范围内的Ti，优选厚度为8nm，再沉积200～700nm范围内的Ni，优选厚度为630nm，最后沉积厚度为100～500nm范围内的Cu，优选厚度为450nm。此时，形成了金属场板结构4。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种基于ONO结构的SiC终端结构制备方法，其特征在于，所述方法包括下述步骤：
步骤一，在碳化硅衬底表面沉积ONO结构；
步骤二，在ONO结构上涂覆光刻胶，采用光刻工艺形成台面的图形转移；
步骤三，对ONO结构中最上层的二氧化硅进行刻蚀，暴露出中间层的氮化硅；
步骤四，对ONO结构中的中间层的氮化硅刻蚀，并刻蚀至最底层的二氧化硅；
步骤五，对ONO结构中第三层剩余二氧化硅进行刻蚀，暴露出碳化硅衬底有源区；
步骤六，对碳化硅衬底进行退火；
步骤七，沉积金属，形成金属场板；
所述步骤一中，在碳化硅衬底表面沉积一层的二氧化硅，在二氧化硅层上沉积一层的氮化硅，最后在氮化硅层上沉积一层的二氧化硅；
所述步骤一中，采用增强型等离子体化学气相沉积PECVD、低压化学气相沉积LPCVD、常压化学气相沉积APCVD，或电感耦合等离子体化学气相沉积ICP-CVD沉积二氧化硅层和氮化硅层；
所述步骤三中，采用湿法腐蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过氢氟酸缓冲溶液的配比调整，所述平缓沟槽在5°至85°之间进行调整；或
采用干法刻蚀ONO结构中最上层的二氧化硅，形成倒梯形的平缓沟槽通孔，通过工艺气体、压强和功率的调整，所述平缓沟槽在5°至85°之间进行调整；
所述步骤四中，采用干法刻蚀中间层氮化硅形成垂直沟槽通孔，并刻蚀至最底层的二氧化硅；
所述步骤五中，采用干法刻蚀和湿法腐蚀结合的方式刻蚀最底层的二氧化硅形成横向凹槽结构，在距离该层底部处的沟槽存在横向凹槽结构，横向凹槽的以上部位为垂直通孔，并且碳化硅衬底有源区暴露出来；
所述湿法腐蚀中的氢氟酸缓冲溶液氢氟酸：氟化铵的比例为1：1至1：50；
所述干法刻蚀包括反应离子刻蚀RIE和电感耦合等离子刻蚀ICP；
采用干法刻蚀中的反应离子刻蚀RIE，使用的工艺气体三氟甲烷CHF3使用量为10～50sccm、六氟化硫SF6使用量为1～20sccm、氧气O2使用量为1～25sccm，反应离子刻蚀RIE的射频功率为100～500W，反应离子刻蚀RIE设备腔体内气压为500～2500mTorr；
采用干法刻蚀中电感耦合等离子刻蚀ICP，使用的工艺气体三氟甲烷CHF3使用量为5～40sccm、六氟化硫SF6使用量为1～45sccm、氧气O2使用量为1～20sccm，电感耦合等离子刻蚀ICP的射频功率为100～500W、ICP功率为100～3000W，电感耦合等离子刻蚀ICP设备腔体内气压为5～60mTorr；
所述步骤六中，采用的退火方式为快速退火，在氮气气氛或氧气气氛中，温度在400～1500摄氏度范围内，保持时间为1～20分钟；
所述步骤七中，沉积金属采用电子束蒸发方式或磁控溅射方式；首先沉积厚度为1～15nm范围内的Ti，再沉积200～700nm范围内的Ni，最后沉积厚度为100～500nm范围内的Ag或Al或Cu。
CN201410036304.3A 2014-01-26 2014-01-26 一种基于ONO结构的SiC终端结构制备方法 Active CN104810264B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410036304.3A CN104810264B (zh) 2014-01-26 2014-01-26 一种基于ONO结构的SiC终端结构制备方法
PCT/CN2015/071458 WO2015110069A1 (zh) 2014-01-26 2015-01-23 一种基于ONO结构的SiC终端结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410036304.3A CN104810264B (zh) 2014-01-26 2014-01-26 一种基于ONO结构的SiC终端结构制备方法

Publications (2)

Publication Number Publication Date
CN104810264A CN104810264A (zh) 2015-07-29
CN104810264B true CN104810264B (zh) 2017-12-01

Family

ID=53680847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410036304.3A Active CN104810264B (zh) 2014-01-26 2014-01-26 一种基于ONO结构的SiC终端结构制备方法

Country Status (2)

Country Link
CN (1) CN104810264B (zh)
WO (1) WO2015110069A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584400B (zh) * 2020-05-14 2023-11-07 宁波江丰电子材料股份有限公司 一种干法刻蚀半导体通气腔体及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924077A (zh) * 2009-06-17 2010-12-22 上海华虹Nec电子有限公司 缩小sonos存储器单元面积的制造方法
CN102148157A (zh) * 2009-12-23 2011-08-10 英特赛尔美国股份有限公司 制作带有自对准场板的增强型hemt的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628644B1 (ko) * 2004-12-31 2006-09-26 동부일렉트로닉스 주식회사 Ｏｎｏ 구조 유전막의 식각 방법
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924077A (zh) * 2009-06-17 2010-12-22 上海华虹Nec电子有限公司 缩小sonos存储器单元面积的制造方法
CN102148157A (zh) * 2009-12-23 2011-08-10 英特赛尔美国股份有限公司 制作带有自对准场板的增强型hemt的方法

Also Published As

Publication number Publication date
CN104810264A (zh) 2015-07-29
WO2015110069A1 (zh) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103794490B (zh) 自对准双图形的形成方法
CN101770974B (zh) 浅沟槽隔离结构的制造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN103367104A (zh) 一种对金属电容上电极的刻蚀方法
CN108321090A (zh) 半导体器件及其形成方法
CN105609415A (zh) 一种刻蚀方法
CN104766798A (zh) 改善SiC/SiO2界面粗糙度的方法
CN104810264B (zh) 一种基于ONO结构的SiC终端结构制备方法
CN101442007B (zh) 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN104701242B (zh) 接触孔的刻蚀方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN104803347B (zh) 一种Mo基金属薄膜刻蚀方法
CN111952360B (zh) 场效应管及其制备方法
CN103531460B (zh) 倒梯形替代栅极的制作方法
CN107316892A (zh) 氮化镓半导体器件及其制备方法
CN110526201B (zh) 柔性硅片的制备方法
CN107230614A (zh) 氮化镓半导体器件的制备方法
CN108389791A (zh) GaN基HEMT器件源场板的制备方法及HEMT器件
TW565909B (en) Method of preventing short circuit between bit lines
CN107316891A (zh) 氮化镓半导体器件及其制备方法
CN104037119B (zh) 半导体结构的形成方法
CN107393962A (zh) 氮化镓半导体器件及其制备方法
CN107230704A (zh) 氮化镓半导体器件的制备方法
CN107248526B (zh) 氮化镓半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant