CN104599711B - 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 - Google Patents

Abstract

本发明涉及一种嵌入式存储芯片，包括本体，设置在本体上的第一接口接点，封装在本体内的控制集成电路晶粒和Nand Flash存储集成电路晶粒，所述Nand Flash存储集成电路晶粒和第一接口接点分别与控制集成电路晶粒电连接；所述控制集成电路晶粒设置有SPI接口，所述本体上还设置有SPI接口接点，所述SPI接口接点与所述SPI接口电连接，至少包括电源线、地线、数据输出线、数据输入线、片选线、时钟线6个接点。上述嵌入式存储芯片，在控制集成电路晶粒上增设SPI接口，外部电子设备能够通过SPI接口快速获取启动时所需的代码数据，从而使外部电子设备不再需要另外配置一个SPI Nor Flash存储芯片，降低了外部电子设备的生产成本。

Description

嵌入式存储芯片、嵌入式电子设备及其程序升级方法

技术领域

本发明涉及存储设备，特别是涉及一种嵌入式存储芯片、嵌入式电子设备及其程序升级方法。

背景技术

现有的嵌入式电子设备如智能手表、智能手环等，功能越来越多，但容纳内部电路的空间确有限，且产品越来越朝着轻薄化，小型化的方向发展，因此对嵌入式芯片的集成度要求越来越高，而现有的嵌入式存储芯片在使用时，都需要再另外配置一个SPI Nor Flash内存芯片以存储一些启动代码等程序，这样，由于嵌入式存储芯片以及SPI Nor Flash内存芯片都需要在印刷电路板上占据一定的面积，因此对电子产品的进一步小型化造成了限制。且由于所述智能手表、智能手环等嵌入式电子设备需要采用两种存储芯片，必然也会推高所述嵌入式电子设备的成本。

发明内容

基于此，有必要针对现有的嵌入式存储芯片结构给嵌入式电子设备进一步小型化造成限制的问题，提供一新型的嵌入式存储芯片。

此外，还有必要提供一种新型的嵌入式电子设备以及该嵌入式电子设备的程序升级方法。

一种嵌入式存储芯片，包括本体，封装在本体内的控制集成电路晶粒和NandFlash存储集成电路晶粒，以及设置在本体上的第一接口接点，所述控制集成电路晶粒设置有第一接口，所述Nand Flash存储集成电路晶粒与所述控制集成电路晶粒电连接，所述第一接口接与所述第一接口电连接，所述嵌入式存储芯片还包括设置在本体上的第二接口接点，所述控制集成电路晶粒还设置有第二接口，所述第二接口接点与所述第二接口电连接，所述第二接口为SPI接口，所述第二接口接点为SPI接口接点，所述第二接口接点至少包括电源线、地线、数据输出线、数据输入线、片选线、时钟线6个接点；所述Nand Flash存储集成电路晶粒划分出一部分存储空间作为外部电子设备启动代码的存储空间；所述控制集成电路晶粒包括用于支持SPI接口通信协议的SPI接口支持模块以及用于快速响应外部电子设备从SPI接口获取其启动所需要数据的快速响应模块。

在一个具体的实施例中，所述快速响应模块包括用于分析外部电子设备运行平台的平台分析单元以及用于根据所述外部电子设备运行平台确认外部电子设备启动时每一步所需要的代码数据，并将所述外部电子设备启动时下一步所需的代码数据预先从所述Nand Flash存储集成电路晶粒中读出并缓存到控制集成电路晶粒内存中的代码预存单元。

在一个具体的实施例中，所述第二接口接点还包括状态保持线接点以及写保护线接点。

在一个具体的实施例中，所述第一接口为SD接口，所述第一接口接点为SD接口接点，所述第一接口接点至少包括电源线、地线、数据线0、数据线1、数据线2、数据线3、时钟线、命令线八个接点。

在一个具体的实施例中，所述第一接口为USB接口，所述第一接口接点为USB接口接点，所述第一接口接点至少包括电源线、地线、正数据线、负数据线四个接点。

在一个具体的实施例中，所述第一接口为eMMC接口，所述第一接口接点为eMMC接口接点，所述第一接口接点至少包括电源线1、电源线2、地线、时钟线、命令线、复位线、8个数据线14个接点。

在一个具体的实施例中，所述嵌入式存储芯片的本体上设置有30个接点，除第一接口接点和第二接口接点外，还包括内核电源线接点以及保留的电源线接点，其余接点为暂时不使用的保留接点。

在一个具体的实施例中，所述嵌入式存储芯片长、宽、高的尺寸为8mm*8mm*0.8mm，长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。

在一个具体的实施例中，所述嵌入式存储芯片长、宽、高的尺寸为8mm*7.5mm*0.8mm，长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。

在一个具体的实施例中，所述30个接点按5行6列的方式在所述本体表面居中均匀分布，所述接点为圆形焊盘接点或者球形接点或者半球形接点，半径为0.6mm，其中第1列接点到第6列接点的距离为6mm，第1行接点到第5行接点的距离为4.8mm，相邻两个接点的距离为1.2mm。

一种嵌入式电子设备，包括如上述的嵌入式存储芯片。

一种嵌入式电子设备的程序升级方法，所述嵌入式电子设备包括如上述的嵌入式存储芯片，所述方法包括如下步骤：将升级程序通过第一接口拷贝到NandFlash存储集成电路晶粒提供的存储空间，升级。

上述嵌入式存储芯片、嵌入式电子设备以及嵌入式电子设备的程序升级方法，通过在控制集成电路晶粒上设置一个SPI接口，并划分出Nand Flash存储集成电路晶粒的部分存储空间用于存储外部电子设备的启动代码，通过控制集成电路晶粒的平台分析单元分析外部电子设备运行的平台，从而确定外部电子设备每一步启动时需要加载的代码数据，并预先将外部电子设备启动时下一步所需的代码数据从Nand Flash存储集成电路晶粒中读出并缓存到控制集成电路晶粒的内存中，从而保证控制集成电路晶粒能够快速响应外部电子设备从SPI接口获取其启动时所需要的数据，使得外部电子设备只需要使用一个嵌入式存储芯片，就能实现各种存储功能，从而减少外部电子设备印刷电路板占用的面积，便于外部电子设备的小型化；同时，采用本发明提供的嵌入式电子芯片，所述外部电子设备不需要再额外使用一个SPI Nor Flash存储芯片，从而能够进一步的降低外部电子设备的硬件成本；更进一步的，由于所述嵌入式存储芯片具备第一接口，因此采用所述嵌入式存储芯片的外部电子设备，能够通过第一接口将升级程序拷贝到所述Nand Flash存储集成电路晶粒提供的存储空间，进行拷贝升级，相对于传统的SPI Nor Flash存储芯片通过烧录升级的方式，大大方便了普通用户的使用。

附图说明

图1为一个实施例中嵌入式存储芯片的电路结构示意图；

图2为一个实施例中嵌入式存储芯片的焊盘分布示意图；

图3为一个实施例中嵌入式存储芯片中控制集成电路晶粒的组成示意图；

图4为一个实施例中嵌入式存储芯片的结构尺寸示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为一个实施例中嵌入式存储芯片的电路结构示意图；图2为一个实施例中嵌入式存储芯片的焊盘分布示意图。如图1和图2所示，该嵌入式存储芯片10，包括本体105，封装在本体105内的控制集成电路晶粒101和Nand Flash存储集成电路晶粒102，以及设置在本体上的第一接口接点103，所述控制集成电路晶粒101设置有第一接口，所述Nand Flash存储集成电路晶粒102与所述控制集成电路晶粒电连接101，所述第一接口接点103与所述第一接口电连接，所述嵌入式存储芯片10还包括设置在所述本体105上的第二接口接点104，所述控制集成电路晶粒101还设置有第二接口，所述第二接口接点和所述第二接口电连接，所述第二接口为SPI接口，所述第二接口接点104为SPI接口接点，所述第二接口接点104至少包括电源线(SPI-VCC)、地线(GND)、数据输出线(SPI-DO)、数据输入线(SPI-DI)、片选线(SPI-CS)、时钟线(SPI-CLK)6个接点。

所述Nand Flash存储集成电路晶粒102划分出一部分存储空间作为外部电子设备启动代码的存储空间。

本发明中，所述外部电子设备指智能手表、智能手环、平板电脑的那个嵌入式电子设备。

具体的，如图3所示，所述控制集成电路晶粒101包括用于支持SPI接口通信协议的SPI接口支持模块1011，以及用于快速响应外部电子设备从SPI接口获取其启动所需要数据的快速响应模块1012。

所述快速响应模块1012包括用于分析外部电子设备运行平台的平台分析单元1012a，以及用于根据所述外部电子设备运行平台确定所述外部电子设备启动时每一步所需的代码数据并将外部电子设备启动时下一步所需的代码数据预先从所述Nand Flash存储集成电路晶粒102中读出并缓存到控制集成电路晶粒101的内存中的代码预存单元1012b。通过平台分析单元1012a和代码预存单元1012b的设置，能够保证控制集成电路晶粒101快速响应外部电子设备从SPI接口获取其启动所需要的代码数据。

具体的，每次缓存的启动代码数据的大小根据所述控制集成电路晶粒101的内存的大小确定，如每次可以缓存8k大小的缓存代码，当缓存的8k大小的代码数据从内存中读出后，接着缓存下一个8k大小的启动代码数据。

在一个具体的实施例中，如图2所示，所述第二接口接点104还包括状态保持线接点(SPI-HOLD)和写保护线接点(SPI-WP)。

在一个具体的实施例中，如图2所示，所述第一接口为SD接口，所述第一接口接点103为SD接口接点，所述第一接口接点103至少包括电源线(VCCSD)、地线(GND)、数据线0(SDD0)、数据线1(SDD1)、数据线2(SDD2)、数据线3(SDD3)、时钟线(SDCLK)、命令线(SDCMD)八个接点。

在一个具体的实施例中，图中未示出，所述第一接口为USB接口，所述第一接口接点103为USB接口接点，所述第一接口接点103至少包括电源线、地线、正数据线、负数据线四个接点。

在一个具体的实施例中，图中未示出，所述第一接口为eMMC接口，所述第一接口接点103为eMMC接口接点，所述第一接口接点103至少包括电源线1、电源线2、地线、时钟线、命令线、复位线、8个数据线14个接点。

在一个具体的实施例中，如图2所示，所述嵌入式存储芯片10的本体105上设置有30个接点，除第一接口接点103和第二接口接点104外，还包括内核电源线接点(VDDK)以及保留的电源线接点(VCCS)，其余接点为暂时不使用的保留接点(DNU)。

在一个具体的实施例中，如图4所示，所述嵌入式存储芯片长、宽、高的尺寸为8mm*8mm*0.8mm(mm：millimeter毫米)，长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。当然所述嵌入式存储芯片也可以为其他尺寸，在此不用以限制本发明。

在一个具体的实施例中，如图4所示，所述30个接点按5行6列的方式在所述本体表面居中均匀分布，所述接点为圆形焊盘接点或者球形接点或者半球形接点，半径为0.6mm，其中第1列接点到第6列接点的距离为6mm，第1行接点到第5行接点的距离为4.8mm，相邻两个接点的距离为1.2mm。当然，所述接点也可以为其他形状，在此不用以限制本发明。

在另一个具体的实施例中，所述嵌入式存储芯片长、宽、高的尺寸还可以为8mm*7.5mm*0.8mm，长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。

上述嵌入式存储芯片，通过在控制集成电路晶粒上设置一个SPI接口，并划分出Nand Flash存储集成电路晶粒的部分存储空间用于存储外部电子设备的启动代码，通过控制集成电路晶粒的平台分析单元分析外部电子设备运行的平台，从而确定外部电子设备每一步启动时需要加载的代码数据，并预先将外部电子设备启动时下一步所需的代码数据从Nand Flash存储集成电路晶粒中读出并缓存到控制集成电路晶粒的内存中，从而保证控制集成电路晶粒能够快速响应外部电子设备从SPI接口获取其启动时所需要的数据，使得外部电子设备只需要使用一个嵌入式存储芯片，就能实现各种存储功能，从而减少外部电子设备印刷电路板占用的面积，便于外部电子设备的小型化；同时，采用本发明提供的嵌入式电子芯片，所述外部电子设备不需要再额外使用一个SPI Nor Flash存储芯片，从而能够进一步的降低外部电子设备的硬件成本；更进一步的，由于所述嵌入式存储芯片具备第一接口，因此采用所述嵌入式存储芯片的外部电子设备，能够通过第一接口将升级程序拷贝到所述Nand Flash存储集成电路晶粒提供的存储空间，进行拷贝升级，相对于传统的SPI NorFlash存储芯片通过烧录升级的方式，大大方便了普通用户的使用。

本发明还提供一种嵌入式电子设备，该嵌入式电子设备包括以上所描述的嵌入式存储芯片。

本发明提供的嵌入式电子设备，由于不需要再单独配置一个SPI Nor Flash存储芯片，不仅能大大降低其硬件成本，还能够更加便于其结构的小型化设计。

本发明还提供一种嵌入式电子设备的程序升级方法，该嵌入式电子设备包括以上所描述的嵌入式存储芯片，该方法包括如下步骤：将升级程序通过第一接口拷贝到NandFlash存储集成电路晶粒提供的存储空间，升级。

本发明提供的嵌入式电子设备的程序升级方法，采用拷贝升级的方式，相对于传统SPI Nor Flash存储芯片烧录升级的方式，大大方便了普通用户的使用。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种嵌入式存储芯片，包括本体，封装在本体内的控制集成电路晶粒和Nand Flash存储集成电路晶粒，以及设置在本体上的第一接口接点，所述控制集成电路晶粒设置有第一接口，所述Nand Flash存储集成电路晶粒与所述控制集成电路晶粒电连接，所述第一接口接点与所述第一接口电连接，其特征在于，所述嵌入式存储芯片还包括设置在本体上的第二接口接点，所述控制集成电路晶粒还设置有第二接口，所述第二接口接点与所述第二接口电连接，所述第二接口为SPI接口，所述第二接口接点为SPI接口接点，所述第二接口接点至少包括电源线、地线、数据输出线、数据输入线、片选线、时钟线6个接点；所述NandFlash存储集成电路晶粒划分出一部分存储空间作为外部电子设备启动代码的存储空间；所述控制集成电路晶粒包括用于支持SPI接口通信协议的SPI接口支持模块以及用于快速响应外部电子设备从SPI接口获取所需要数据的快速响应模块；

所述快速响应模块包括用于分析外部电子设备运行平台的平台分析单元以及用于根据所述外部电子设备运行平台确认外部电子设备启动时每一步所需要的代码数据，并将所述外部电子设备启动时下一步所需的代码数据预先从所述Nand Flash存储集成电路晶粒中读出并缓存到控制集成电路晶粒内存中的代码预存单元。

2.根据权利要求1所述的嵌入式存储芯片，其特征在于，所述第二接口接点还包括状态保持线接点以及写保护线接点。

3.根据权利要求1所述的嵌入式存储芯片，其特征在于，所述第一接口为SD接口，所述第一接口接点为SD接口接点，所述第一接口接点至少包括电源线、地线、数据线0、数据线1、数据线2、数据线3、时钟线、命令线八个接点；或者

所述第一接口为USB接口，所述第一接口接点为USB接口接点，所述第一接口接点至少包括电源线、地线、正数据线、负数据线四个接点；或者

所述第一接口为eMMC接口，所述第一接口接点为eMMC接口接点，所述第一接口接点至少包括电源线1、电源线2、地线、时钟线、命令线、复位线、8个数据线14个接点。

4.根据权利要求1-3任一项所述的嵌入式存储芯片，其特征在于，所述嵌入式存储芯片的本体上设置有30个接点，除第一接口接点和第二接口接点外，还包括内核电源线接点以及保留的电源线接点，其余接点为暂时不使用的保留接点。

5.根据权利要求4所述的嵌入式存储芯片，其特征在于，所述嵌入式存储芯片长、宽、高的尺寸为8mm*8mm*0.8mm，其中长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。

6.根据权利要求4所述的嵌入式存储芯片，其特征在于，所述嵌入式存储芯片长、宽、高的尺寸为8mm*7.5mm*0.8mm，其中长、宽的公差尺寸为正负0.1mm，高的公差尺寸为正负0.01mm。

7.根据权利要求5或6任一项所述的嵌入式存储芯片，其特征在于，所述30个接点按5行6列的方式在所述本体表面居中均匀分布，所述接点为圆形焊盘接点或者为球形接点或者为半球形接点，半径为0.6mm，其中第1列接点到第6列接点的距离为6mm，第1行接点到第5行接点的距离为4.8mm，相邻两个接点的距离为1.2mm。

8.一种嵌入式电子设备，其特征在于，所述嵌入式电子设备包括如权利要求1-7中任一项所述的嵌入式存储芯片。

9.一种嵌入式电子设备的程序升级方法，其特征在于，所述嵌入式电子设备为如权利要求8所述的嵌入式电子设备，所述方法包括如下步骤：将升级程序通过第一接口拷贝到Nand Flash存储集成电路晶粒提供的存储空间，升级。