CN104517830B

CN104517830B - 一种半导体器件的制造方法

Info

Publication number: CN104517830B
Application number: CN201310454692.2A
Authority: CN
Inventors: 禹国宾
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-09-27
Filing date: 2013-09-27
Publication date: 2017-09-01
Anticipated expiration: 2033-09-27
Also published as: CN104517830A

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在氧化硅层下方的半导体衬底中形成第二氮化硅层。根据本发明，无需通过外延生长或沉积工艺在半导体衬底上形成额外的氧化物层构成隧道氧化层，从而降低工艺成本，同时，对半导体衬底实施两次快速热氮化处理以分别形成隧道氧化层的顶部氮化物层和底部氮化物层，可以有效解决底部氮化物层与隧道氧化层之间的界面特性的控制问题，避免通过去偶极等离子氮化形成顶部氮化物层所带来的氮掺杂深度的控制问题，简单易行。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成NAND Flash存储器的隧道氧化层（tunnel oxide）的方法。

背景技术

NAND Flash存储器是Flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND Flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，例如将NANDFlash存储器应用于嵌入式产品，包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。

随着半导体制造工艺节点的日益下降，对于NAND Flash存储器的重要组成部分隧道氧化层而言，其特征尺寸的缩减以及随之产生的可靠性的降低成为半导体制造工艺急需解决的重要课题。现有的形成隧道氧化层的工艺包括以下步骤：

首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。

接着，如图1B所示，采用外延生长工艺在半导体衬底100上形成氧化物层101。氧化物层101的材料优选二氧化硅（SiO₂）。

接着，如图1C所示，采用去偶极等离子氮化（decoupled plasma nitridation）工艺在氧化物层101的靠近其顶部的区域实施氮掺杂，随后进行氮化后退火(post nitrationanneal)处理，最终在氧化物层101的靠近其顶部的区域形成顶部氮化物层102。

接着，如图1D所示，采用快速热氮氧化（rapid thermal nitridation oxidation）工艺在半导体衬底100的靠近其顶部的区域（即半导体衬底100中邻近半导体衬底100与氧化物层101之间的界面的区域）形成底部氮化物层102’。

通过上述工艺过程形成的隧道氧化层的顶部和底部均具有氮化物层，所述氮化物层可以极大改善隧道氧化层的可靠性。但是，实施上述工艺过程的成本较高，形成顶部氮化物层102所实施的去偶极等离子氮化工艺存在氮掺杂深度的控制问题等，形成底部氮化物层102’存在底部氮化物层102’与氧化物层101之间的界面特性的控制问题等。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在所述半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在所述第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在所述氧化硅层下方的半导体衬底中形成第二氮化硅层。

进一步，所述半导体器件为NAND Flash存储器。

进一步，所述氧化硅层构成所述NAND Flash存储器的隧道氧化层，所述第一氮化硅层和所述第二氮化硅层分别构成所述隧道氧化层的顶部氮化物层和底部氮化物层。

进一步，所述第一快速热氮化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

进一步，所述第二快速热氮化的工艺条件为：温度900-1100℃，压力0.5-760torr，气体组分选自一氧化氮、氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

进一步，所述快速热氧化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氧气、一氧化氮中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

进一步，实施所述第一快速热氮化之前，还包括在所述半导体衬底中依次形成隔离结构和阱区的步骤。

进一步，实施所述第二快速热氮化之后，还包括在所述半导体衬底上形成浮栅和控制栅的步骤。

进一步，形成所述浮栅和所述控制栅的步骤包括：在所述第一氮化硅层上依次沉积第一栅极材料层、第一氧化物层、氮化物层、第二氧化物层和第二栅极材料层；依次蚀刻所述第二栅极材料层、所述第二氧化物层、所述氮化物层、所述第一氧化物层、所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层。

进一步，所述浮栅由自上而下层叠的所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层构成，所述控制栅由自上而下层叠的所述第二栅极材料层、所述第二氧化物层、所述氮化物层和所述第一氧化物层构成。

根据本发明，无需通过外延生长或沉积工艺在半导体衬底上形成额外的氧化物层构成隧道氧化层，从而降低工艺成本，同时，对半导体衬底实施两次快速热氮化处理以分别形成隧道氧化层的顶部氮化物层和底部氮化物层，可以有效解决底部氮化物层与隧道氧化层之间的界面特性的控制问题，避免通过去偶极等离子氮化形成顶部氮化物层所带来的氮掺杂深度的控制问题，简单易行。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为根据现有的形成隧道氧化层的工艺依次实施的步骤所分别获得的器件的示意性剖面图；

图2A-图2D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例的方法形成隧道氧化层的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成隧道氧化层的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图2A-图2D和图3来描述根据本发明示例性实施例的方法形成隧道氧化层的详细步骤。

参照图2A-图2D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。

接下来，在半导体衬底200中形成隔离结构，为了简化，图示中予以省略。作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，隔离结构为浅沟槽隔离结构，其形成过程通常包括以下步骤：在半导体衬底200上形成硬掩膜层，采用本领域技术人员所熟习的各种适宜的工艺技术形成硬掩膜层，例如化学气相沉积工艺，硬掩膜层的材料优选氮化硅；图案化硬掩膜层，以在硬掩膜层中形成构成浅沟槽隔离结构的图案的开口，该过程包括：在硬掩膜层上形成具有浅沟槽隔离结构的图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻硬掩膜层直至露出半导体衬底200，采用灰化工艺去除所述光刻胶层；以图案化的硬掩膜层为掩膜，在半导体衬底中蚀刻出用于形成浅沟槽隔离结构的沟槽；在所述沟槽中以及硬掩膜层上沉积隔离材料，所述隔离材料通常为氧化物，本实施例中，所述隔离材料为HARP；执行化学机械研磨工艺以研磨所述隔离材料，直至露出硬掩膜层；通过蚀刻去除硬掩膜层。

然后，在半导体衬底200中形成阱(well)区，为了简化，图示中予以省略。形成阱区的过程通常包括以下步骤：在半导体衬底200上形成具有阱区图案的光刻胶层，完全遮蔽所述浅沟槽隔离结构；以所述光刻胶层为掩膜，实施阱区注入以在半导体衬底200中形成阱区；采用灰化工艺去除所述光刻胶层。

接着，如图2B所示，实施第一快速热氮化（rapid thermal nitridation），在半导体衬底200的靠近顶部的区域形成第一氮化硅层201。所述第一快速热氮化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氨气（NH₃）、氨气和氩气的组合（NH₃/Ar）、氨气和氮气的组合（NH₃/N₂）、氨气和氦气（NH₃/He）的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s，其中torr代表毫米汞柱，sccm代表立方厘米/分钟，slm代表升/分钟。

接着，如图2C所示，实施快速热氧化（rapid thermal oxidation），在氮化硅层201下方的半导体衬底200中形成氧化硅层202。所述快速热氧化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氧气（O₂）、一氧化氮（NO）中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

接着，如图2D所示，实施第二快速热氮化，在氧化硅层202下方的半导体衬底200中形成第二氮化硅层201’。所述第二快速热氮化的工艺条件为：温度900-1100℃，压力0.5-760torr，气体组分选自一氧化氮（NO）、氨气（NH₃）、氨气和氩气的组合（NH₃/Ar）、氨气和氮气的组合（NH₃/N₂）、氨气和氦气（NH₃/He）的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，氧化硅层202构成NAND Flash存储器的隧道氧化层，第一氮化硅层201构成隧道氧化层的顶部氮化物层，第二氮化硅层201’构成隧道氧化层的底部氮化物层。

接下来，可以实施常规的半导体器件前端制造工艺：

在一个示范性实施例中，首先，在第一氮化硅层201上依次沉积第一栅极材料层、第一氧化物层、氮化物层、第二氧化物层和第二栅极材料层。

第一栅极材料层和第二栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO₂）；金属硅化物包括硅化钛（TiSi）。优选多晶硅作为第一栅极材料层和第二栅极材料层的构成材料，此时可选用低压化学气相沉积(LPCVD)工艺形成栅极材料层，其工艺条件包括：反应气体为硅烷(SiH₄)，其流量为100～200sccm，优选150sccm；反应腔内的温度为700～750℃；反应腔内的压力为250～350mTorr，优选300mTorr；所述反应气体还可以包括缓冲气体，所述缓冲气体为氦气(He)或氮气（N₂），其流量为5～20升/分钟(slm)，优选8slm、10slm或15slm。氮化物层的构成材料优选氮化硅，第一氧化物层和第二氧化物层的构成材料优选氧化硅。

接下来，依次蚀刻第二栅极材料层、第二氧化物层、氮化物层、第一氧化物层、第一栅极材料层、第一氮化硅层201、氧化硅层202和第二氮化硅层201’，以在半导体衬底200上形成由自上而下层叠的第一栅极材料层、第一氮化硅层201、氧化硅层202及第二氮化硅层201’构成的浮栅和由自上而下层叠的第二栅极材料层、第二氧化物层、氮化物层及第一氧化物层构成的控制栅。

接着，在浮栅和控制栅的两侧形成紧靠浮栅和控制栅的侧壁结构，其构成材料为SiO₂、SiN、SiON中的一种或者它们的组合。然后，以侧壁结构为掩膜，执行LDD注入，在侧壁结构两侧的半导体衬底200中形成LDD注入区。接下来，在侧壁结构的两侧形成紧靠侧壁结构的偏移侧墙，作为示例，偏移侧墙包括至少一层氧化物层和/或氮化物层。然后，以偏移侧墙为掩膜，执行源/漏区注入，在偏移侧墙两侧的半导体衬底200中形成源/漏区。

然后，实施自对准硅化物工艺，在控制栅的顶部以及源/漏区上形成自对准硅化物。接着，在半导体衬底200上依次形成具有可产生应力特性的接触孔蚀刻停止层和层间介电层，在层间介电层中形成连通位于控制栅的顶部以及源/漏区上的自对准硅化物的接触孔，填充金属（通常为钨）于接触孔中形成连接互连金属层与所述自对准硅化物的接触塞。

接下来，可以实施常规的半导体器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。

根据本发明，无需通过外延生长或沉积工艺在半导体衬底200上形成额外的氧化物层构成隧道氧化层，从而降低工艺成本，同时，对半导体衬底200实施两次快速热氮化处理以分别形成隧道氧化层的顶部氮化物层和底部氮化物层，可以有效解决底部氮化物层与隧道氧化层之间的界面特性的控制问题，避免通过去偶极等离子氮化形成顶部氮化物层所带来的氮掺杂深度的控制问题，简单易行。

参照图3，其中示出了根据本发明示例性实施例的方法形成隧道氧化层的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底；

在步骤302中，实施第一快速热氮化，在半导体衬底的靠近顶部的区域形成第一氮化硅层；

在步骤303中，实施快速热氧化，在第一氮化硅层下方的半导体衬底中形成氧化硅层；

在步骤304中，实施第二快速热氮化，在氧化硅层下方的半导体衬底中形成第二氮化硅层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底；

实施第一快速热氮化，在所述半导体衬底的靠近顶部的区域形成第一氮化硅层；

实施快速热氧化，在所述第一氮化硅层下方的半导体衬底中形成氧化硅层；

实施第二快速热氮化，在所述氧化硅层下方的半导体衬底中形成第二氮化硅层，其中，所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层是自上而下层叠的。

2.根据权利要求1所述的方法，其特征在于，所述半导体器件为NAND Flash存储器。

3.根据权利要求2所述的方法，其特征在于，所述氧化硅层构成所述NAND Flash存储器的隧道氧化层，所述第一氮化硅层和所述第二氮化硅层分别构成所述隧道氧化层的顶部氮化物层和底部氮化物层。

4.根据权利要求1所述的方法，其特征在于，所述第一快速热氮化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

5.根据权利要求1所述的方法，其特征在于，所述第二快速热氮化的工艺条件为：温度900-1100℃，压力0.5-760torr，气体组分选自一氧化氮、氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

6.根据权利要求1所述的方法，其特征在于，所述快速热氧化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氧气、一氧化氮中的至少一种，气体流量500sccm-50slm，处理时间5-300s。

7.根据权利要求1所述的方法，其特征在于，实施所述第一快速热氮化之前，还包括在所述半导体衬底中依次形成隔离结构和阱区的步骤。

8.根据权利要求1所述的方法，其特征在于，实施所述第二快速热氮化之后，还包括在所述半导体衬底上形成浮栅和控制栅的步骤。

9.根据权利要求8所述的方法，其特征在于，形成所述浮栅和所述控制栅的步骤包括：在所述第一氮化硅层上依次沉积第一栅极材料层、第一氧化物层、氮化物层、第二氧化物层和第二栅极材料层；依次蚀刻所述第二栅极材料层、所述第二氧化物层、所述氮化物层、所述第一氧化物层、所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层。

10.根据权利要求9所述的方法，其特征在于，所述浮栅由自上而下层叠的所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层构成，所述控制栅由自上而下层叠的所述第二栅极材料层、所述第二氧化物层、所述氮化物层和所述第一氧化物层构成。