[go: up one dir, main page]

CN104425291A - 微米级半导体器件的封装方法及形成的封装结构 - Google Patents

微米级半导体器件的封装方法及形成的封装结构 Download PDF

Info

Publication number
CN104425291A
CN104425291A CN201310385544.XA CN201310385544A CN104425291A CN 104425291 A CN104425291 A CN 104425291A CN 201310385544 A CN201310385544 A CN 201310385544A CN 104425291 A CN104425291 A CN 104425291A
Authority
CN
China
Prior art keywords
coating material
conductor pin
material layers
free end
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310385544.XA
Other languages
English (en)
Inventor
吴勇军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310385544.XA priority Critical patent/CN104425291A/zh
Publication of CN104425291A publication Critical patent/CN104425291A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种微米级半导体器件的封装方法，包括：提供表面具有多个导体柱的晶园的准备步骤；在加入涂覆材料的步骤之后进行的去除部分涂覆材料层的步骤；其改进在于：加入涂覆材料的步骤为：贴着准备步骤后形成的晶片的起伏表面，通过喷胶设备喷涂涂覆材料并形成吻合该起伏表面的形状的涂覆材料层。同时，本发明还提供了一种以此形成的微米级半导体器件的封装结构。相较于现有技术，本发明工艺步骤减少，材料的用量降低，并解决了浪费材料的问题，同时还可以方便对涂覆材料层厚度的控制；另外各导体柱之间扩大的体积，可以方便倒装焊完成后填料的填充,降低导体柱之间短路的发生。

Description

微米级半导体器件的封装方法及形成的封装结构
技术领域
本发明涉及一种半导体器件的封装技术，特别涉及一种微米级半导体器件的封装方法及形成的封装结构。
背景技术
随着兼具轻、薄、便携、效率高、多动能和性价比高等多种特性的电子消费品的快速发展，其所依赖的微米级半导体器件也就应运而生并且随之发展。对于这种微米级半导体器件，晶片级封装技术（WL-CSP）和覆晶封装技术（Flip Chip）是对其进行封装的主要技术，特别用于高密度和高端产品的封装。其中，覆晶封装技术作为取代传统的引线键合（Wire Bonding）工艺的技术之一，其所需的基板尺寸缩小并且接触点中心距变小。而覆晶封装技术的优点主要在于：晶片电性能好、位置精度高、寄生电容和寄生电感低、能有效解决信号延迟等问题，同时其空间减小、成本低，并且降低了阻抗而取得了优秀的电性能、减少了接触点和提高了散热性从而取得了优秀的可靠性。
在上述的封装技术中，在晶片上添加涂覆材料是一常用的步骤，其一般就是将涂覆材料添加在导体柱（一般为铜柱等金属柱）的表面以及导体柱周围的晶片的表面。添加涂覆材料的主要目的是防止导体柱氧化，增强导体柱与基底的结合力。目前，对于涂覆材料的添加，其所形成的涂覆材料层的厚度不一。而过厚的涂覆材料层不仅浪费材料、增加损耗，而且也会增加去胶（添加涂覆材料后还需要将部分的涂覆材料去除，露出导体柱的顶端）的难度。下面，引入两篇现有技术，来对目前的封装技术中涂覆材料层的厚度控制进行说明。
首先介绍现有技术1，这篇现有技术也是被本专利申请即将介绍的现有技术2所引用的作为其背景技术中所进行介绍和对比的现有技术，因此，我们介绍的关于现有技术1的部分内容皆可以从现有技术2中得到。在此，我们将其在此再次引入，来对涂覆材料层的厚度控制进行说明。
参见图1和图2A-E，在现有技术1的封装过程中，涂覆材料层215施加到半导体晶片205上并浸没铜柱210（即导体柱），然后再去研磨掉涂覆材料的多余部分直到露出柱的上表面220。其中，涂覆材料层215是用旋转涂覆工艺施加的。典型地，施加每层厚度约40-59μm的两层材料以制备厚度约100μm的合成涂覆材料层215。因此，涂覆材料层215的厚度基本上是等同于铜柱210的高度的，其对涂覆材料的用量无疑较大，造成了材料的浪费；并且使用旋转涂覆工艺进行施加，也会对涂覆材料造成一定量的浪费。
以下，介绍现有技术2。现有技术2是一篇公开号为CN1486509A的中国专利文献，其公开了一种形成晶片级别芯片规模封装的方法及由此形成的封装。
参见图3和图4A-E，在现有技术2的封装过程中，将涂覆材料层410施加到晶片205上，并使柱210伸出涂覆材料410的上表面，然后蚀刻掉柱210上和周围的多余涂覆材料410。继续参考图4C，在图3所示的步骤中，在半导体晶片205上施加液体形式的涂覆材料410，以形成上表面相对铜柱210的高度更低的涂覆材料层410。因此，具有金层405的铜柱210从涂覆材料层410伸出。理想地，涂覆材料层410 低20-30μm。涂覆材料层410是使用挤压工艺形成的。可以用例如美国得克萨斯达拉斯FAS技术公司的MicroE挤压涂覆设备完成。
采用分配形成涂覆材料层410的涂覆材料的80-90％的挤压涂覆工艺，一次分配可以制备具有需要厚度的涂覆材料层410。此外，挤压涂覆工艺可以分配具有所需厚度的涂覆材料到2％的公差。在平板显示器的制造中典型地使用挤压涂覆。
涂覆材料层410也可以使用公知的旋转涂覆工艺形成，然而，必须能对旋转涂覆工艺进行控制，以制备具有预定厚度的涂覆材料层410。
形成涂覆材料层410的另一方法是在这里作为参考引入的结合Teflon膜使用模制工艺，它类似于转让给日本Apic Yamada公司的美国专利5,891,384中介绍的工艺。
图5示出了形成了涂覆材料层410之后，具有金层405的一个铜柱210的放大剖面图。涂覆材料410的固化层的一部分505附着到金层405的上表面510，固化的涂覆材料410的一部分515附着到铜柱210的侧面520。
从现有技术2所公开的关于添加涂覆材料层的介绍，我们可以看到，其主要采用了挤压工艺在晶片表面形成涂覆材料层，其次也采用了可选的经过控制的旋转涂覆工艺，还有结合Teflon膜使用模制工艺。所形成的涂覆材料层的形状就如图4C-D中所示出的，最后形成的涂覆材料层410的厚度略低于铜柱的高度，基本填满了铜柱之间的空间，涂覆材料的用量虽然相较于现有技术1得到了减少，但是还是形成了一定的浪费。
发明内容
本发明的目的就是针对上述问题，提供一种能够以较少用量的涂覆材料来形成涂覆材料层的微米级半导体器件的封装方法，其解决了现有技术中对涂覆材料用量浪费的问题。同时，本发明还提供了一种以此形成的微米级半导体器件的封装结构。
为了实现上述目的，本发明提供了以下技术方案：微米级半导体器件的封装方法，包括：提供表面具有多个导体柱的晶片的准备步骤；在加入涂覆材料的步骤之后进行的去除部分涂覆材料层的步骤；其改进在于：上述加入涂覆材料的步骤为：贴着上述准备步骤后形成的上述晶片的起伏表面，通过喷胶设备喷涂涂覆材料并形成吻合该起伏表面的形状的涂覆材料层。
优选地，上述的涂覆材料层的厚度为4-20μm。
优选地，上述的涂覆材料层覆盖上述导体柱的自由端的端面及该端面向该导体柱的侧表面过渡的拐角处的部分和该涂覆材料层覆盖的其他位置的部分相比，其厚度的比值为1：3。
优选地，上述的去除部分涂覆材料层的步骤中：通过曝光设备显影剥离上述涂覆材料层位于上述导体柱的自由端的端面到邻近该端面的该导体柱的侧表面上的部分。
优选地，上述的去除部分涂覆材料层的步骤中：在显影剥离以后，通过烘烤设备进行烘烤残余的涂覆材料。
优选地，上述的去除部分涂覆材料层的步骤中：在烘烤以后，再通过等离子清洁机清洁所述残余的涂覆材料。
优选地，上述的封装方法还包括在上述去除部分涂覆材料层的步骤后进行的施加焊料的步骤：在上述导体柱的自由端施加焊料，然后进行回流焊，使其形成包覆住该导体柱的自由端的球形焊料。
优选地，上述的封装方法还包括在去除部分涂覆材料层的步骤之后进行的在上述导体柱的自由端上施加防止该导体柱氧化的隔离层的步骤。
优选地，上述的隔离层由在上述导体柱的自由端上施加有机铜保护剂形成。
微米级半导体器件的封装结构，包括晶片和设置在该晶片上的多个导体柱，其改进在于：还包括涂覆材料层，其贴着该晶片的起伏表面设置并形成吻合该起伏表面的形状。
优选地，上述的涂覆材料层的厚度为4-20μm。
优选地，上述的涂覆材料层覆盖上述导体柱的自由端的端面向该导体柱的侧表面过渡的拐角处的部分和该涂覆材料层覆盖的其他位置的部分相比，其厚度的比值为1：3。
优选地，上述的导体柱的自由端上还设置防止该导体柱氧化的隔离层。
优选地，上述的隔离层为有机铜保护剂层。
优选地，上述的导体柱的自由端上还设置有包覆住该导体柱的自由端的球形焊料。
采用以上技术方案的有益效果在于：本发明施加涂覆材料的步骤为，贴着晶片的起伏表面喷涂涂覆材料，所形成的涂覆材料层的形状与晶片表面的形状相吻合。本发明以喷涂工艺取代现有技术中的挤压工艺等技术，使得涂覆材料不是以类似填充的形式施加到晶片的表面，而是在晶片的表面形成一层，这样在大大降低涂覆材料层的厚度的同时，也将材料的使用量控制在一个较低的水平。因此，相较于现有技术，本发明降低了材料的用量，解决了浪费材料的问题，同时还可以方便对涂覆材料层厚度的控制；另外各导体柱之间扩大的体积，可以方便倒装焊完成后填料的填充, 降低导体柱之间短路的发生。
附图说明
图1是现有技术1的封装流程示意图。
图2A-E是现有技术1的形成过程的结构剖面图。
图3是现有技术2的封装流程示意图。
图4A-E是现有技术2中施加涂覆材料后的结构剖面图。
图5是现有技术2中导体柱施加涂覆材料层后的结构剖面图。
图6A-D是本发明的微米级半导体器件的封装方法中导体柱的制作过程的结构剖面图。
图7是本发明的微米级半导体器件的封装方法的流程示意图。
图8A-E是本发明的微米级半导体器件的封装方法的形成过程的结构剖面图。
图9是本发明的微米级半导体器件的封装方法中施加涂覆材料后的结构剖面图。
图10是本发明的微米级半导体器件的封装方法中去除部分涂覆材料后的结构剖面图。
图11是本发明的微米级半导体器件的封装结构在进行回流焊料前的结构剖面图。
图12是本发明的微米级半导体器件的封装结构在进行回流焊料后的结构剖面图。
具体实施方式
下面结合附图详细说明本发明的优选实施方式。
在进行本发明所涉及的封装之前，还需要进行导体柱（一般为铜柱等金属材料的柱体，本实施例以铜进行说明）的制作。
如图6A所示，在晶片1的基底上设置有焊盘11与绝缘层12，绝缘层12在焊盘11处有一比焊盘11小一些的开口15，UBM层13沉积在焊盘11与绝缘层12上（UBM层13的金属一般是先溅射钛，再溅射金属铜，或者是先溅射钛钨，再溅射铜），在UBM层13上还涂覆了感光材料14，其涂覆的高度由导体柱的高度与可焊材料的高度等因素决定。如图6B所示，在开口15处深积金属铜，在感光材料14间形成导体柱2。如图6C-D所示，剥去导体柱2周围的感光材料14，再把开口15以外的UBM层13以蚀刻等方法进行去除。
完成导体柱2的制作后，下面就可以进入到本发明所涉及的封装作业中。
如图7所示，本发明所涉及的封装方法始于步骤100，其后又进行了步骤200和300。结合图8A所示，步骤100提供了表面具有多个导体柱2的晶片1，其可以视为上述的铜柱的制作过程的总结，被作为本封装方法的准备步骤。结合图8B所示，步骤200提供了向晶片1上加入涂覆材料的方法，具体为贴着准备步骤100后形成的晶片1的起伏表面，通过喷胶设备喷涂涂覆材料并形成吻合该起伏表面形状的涂覆材料层3。结合图8C所示，步骤300中，对晶片1上的部分的涂覆材料层3进行了去除，露出了导体柱2的自由端。
步骤200中，涂覆材料可以采用与现有技术中已知的一些起绝缘作用的材料进行实施，如感光保护材料等；而喷胶设备可以采用专用于晶片的独立喷胶设备进行实施，当然也可以采用其他具有喷胶功能的设备。本实施例中引入作为现有技术中已知的芯源微电子设备有限公司的型号为KS-M200-1SP的独立喷胶设备来对喷胶过程进行说明。该设备主要是通过喷嘴扫描系统根据设定的速度等参数对晶片1的表面进行扫描，在喷嘴沿着晶片的表面运动的同时，还根据设定的料的流速、出料量等参数将涂覆材料喷涂到晶片1的表面。具体可以按照以下设定：第一：配胶，根据不同类型的材料特性，绝缘材料与有机溶剂的配比是不一样的，一般的情况是1：7或1：10；第二，设置参数；主要调节四个参数，一是台面的移动速度；二是喷嘴的X与Y方向的移动速度，精度+1mm/s；三是胶量控制系统参数，主要是单位时间的胶流量,范围在1ul-30ml/s；四是平台的温度控制,一般在50-90度。
本发明所涉及的封装方法以喷涂工艺取代了现有技术中的挤压工艺等技术，使得涂覆材料不是以类似填充的形式施加到晶片1的表面，而是在晶片1的表面形成一层，这样在大大降低涂覆材料层3的厚度的同时，也将材料的使用量控制在一个较低的水平。因此，相较于现有技术，其降低了材料的用量，解决了浪费材料的问题，同时还可以方便对涂覆材料层厚度的控制；另外各导体柱之间扩大的体积，可以方便倒装焊完成后填料的填充, 降低导体柱之间短路的发生。
通过上述喷胶设备所喷涂的涂覆材料层3，其最厚可以设定为4-20μm，用户可以根据需要在此范围内进行选择。这样在保证涂覆材料对晶片表面的作用的同时，相较于现有技术可以做到进一步节省材料的目的。
如图9所示，涂覆材料层3覆盖导体柱2的自由端22的端面221及该端面221向该导体柱2的侧表面21过渡的拐角处的部分和该涂覆材料层覆盖的其他位置的部分相比，其厚度的比值为1：3。即端面221和拐角处的部分的厚度如果为6μm，那么其他部分的厚度则为18μm，由于采用了喷涂方式进行涂覆材料的施加，因此涂覆材料在导体柱2的拐角处的厚度较薄，且因导体柱2的直径一般在80um左右，其角度接近于90度，所喷的材料经有机溶剂稀释后，因重力的作用，胶在导体柱的顶端与侧壁的上部（即拐角处）比较难粘附上。通过该技术特征，我们可以更为方便和快速地对这部分的涂覆材料进行清理。
如图7所示，上述的去除部分涂覆材料层的步骤300中，可以包括步骤310，其通过曝光设备显影剥离涂覆材料层3位于导体柱2的自由端22的端面221到邻近端面221的导体柱2的侧表面21上的部分。去除部分涂覆材料层3后的效果参见图10所示。本封装方法以曝光的方法来代替现有技术中所采用的研磨或者等离子蚀刻的方法。可以知道的是，研磨由于磨头直接接触导体柱2，因此很容易对导体柱2造成损伤；而等离子蚀刻由于会采用强酸等物质，对于铜制作的导体柱会造成一定的损伤，同时也会对周围的环境造成污染。
步骤310中，曝光设备可以采用曝光机来进行实施，当然也可以采用其他具有曝光功能的设备。本实施例中引入作为现有技术中已知的SUSS MA8曝光机来对曝光过程进行说明。曝光去胶的过程主要包括：一是以金属柱子的顶端为平台调整曝光机的焦点；二是根据胶的材料特性确定曝光时间。
如图7所示，上述的去除部分涂覆材料层的步骤300中：还可以包括步骤320，其在显影剥离（即步骤310）以后，通过烘烤设备进行烘烤，烘烤设备采用真空氮气烤箱等常用的烘烤设备即可。
如图7所示，上述的去除部分涂覆材料层的步骤300中：还可以包括步骤330，其在烘烤（即步骤320）以后，通过等离子清洁机清洁残余在导体柱2的自由端22的端面221和邻近端面221的导体柱2的侧表面21上的涂覆材料。这样可以对需要清理的地方上的涂覆材料进行更为彻底的清理，并且可以为施加隔离层做准备。
如图7和图8D所示，上述的封装方法还可以包括在去除部分涂覆材料层的步骤300之后进行的在导体柱2的自由端22上施加隔离层4的步骤400，作用是防止导体柱2氧化。
上述的隔离层可以由在导体柱2的自由端22上施加有机铜保护剂形成。有机铜保护剂优选地可以通过已知的浸入方式施加到导体柱2上，除此之外，也可以通过已知的旋转涂覆方式进行施加。本方法以有机铜保护剂取代了现有技术中所采用的金属层，在节省成本的同时也可以提高操作的效率。
而除了上述的有机铜保护剂外，隔离层4也可以由施加传统的金属层形成，如闪金、电镀金等。
如图7所示，上述的封装方法还可以包括在去除部分涂覆材料层的步骤300后进行的施加焊料的步骤500，该步骤500具体是在步骤400之后进行的。结合图8E-F所示，在导体柱2的自由端22施加焊料5，然后进行回流焊，使其形成包覆住该导体柱2的自由端22的球形焊料。
根据上述封装方法，本发明还形成了一种微米级半导体器件的封装结构。如图11-12所示，该结构包括晶片1和设置在晶片1上的多个导体柱2，还包括涂覆材料层3，其贴着该晶片1的起伏表面设置并形成吻合该起伏表面的形状。该结构同样在大大降低涂覆材料层3的厚度的同时，也将材料的使用量控制在一个较低的水平。因此，相较于现有技术，其降低了材料的用量，解决了浪费材料的问题，同时还可以方便对涂覆材料层厚度的控制。
上述的涂覆材料层3的厚度可以设定为4-20μm，用户可以根据需要在此范围内进行选择和设定。
结合如图11-12所示，涂覆材料层3覆盖导体柱2的自由端22的端面221向该导体柱2的侧表面21过渡的拐角处的部分的厚度小于该涂覆材料层覆盖的其他位置的部分的厚度，其比值为1：3。
如图11所示，导体柱2的自由端22上还可以设置防止导体柱2氧化的隔离层4。其中，隔离层4可以设置为只覆盖端面221，也可以设置为覆盖端面221及导体柱2的侧表面21靠近端面221的上段。
上述的隔离层4可以为有机铜保护剂层。以有机铜保护剂层取代了现有技术中所采用的金属层，在节省成本的同时也可以提高操作的效率。
如图12所示，导体柱2的自由端22上还可以设置有包覆住导体柱22的自由端的焊料5，该焊料5回流后呈球形。由于进行了回流焊，因此有机铜保护剂层经高温回流焊气化了，在图12中便看不到有机铜保护剂层了。
实施例2
其他与实施例1所述的内容相同，不同之处在于：本发明所涉及的方法中，没有步骤400，去除部分涂覆材料层的步骤300后直接进行的施加焊料的步骤500。步骤500中，在导体柱的自由端施加焊料，然后进行回流焊，使其形成包覆住该导体柱的自由端的球形焊料。
而本发明所涉及的结构中，没有设置隔离层，导体柱的自由端上直接设置有包覆住导体柱的自由端的焊料，该焊料回流后呈球形。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (15)

1.微米级半导体器件的封装方法，包括：提供表面具有多个导体柱的晶片的准备步骤；在加入涂覆材料的步骤之后进行的去除部分涂覆材料层的步骤；其特征在于：所述加入涂覆材料的步骤为：贴着所述准备步骤后形成的所述晶片的起伏表面，通过喷胶设备喷涂涂覆材料并形成吻合所述起伏表面的形状的涂覆材料层。
2.根据权利要求1所述的封装方法，其特征在于：所述涂覆材料层的厚度为4-20μm。
3.根据权利要求1或2所述的封装方法，其特征在于：所述涂覆材料层覆盖所述导体柱的自由端的端面及所述端面向所述导体柱的侧表面过渡的拐角处的部分和所述涂覆材料层覆盖的其他位置的部分相比，其厚度的比值约为1:3。
4.根据权利要求1所述的封装方法，其特征在于：所述去除部分涂覆材料层的步骤中：通过曝光设备显影剥离所述涂覆材料层位于所述导体柱的自由端的端面到邻近所述端面的所述导体柱的侧表面上的部分。
5.根据权利要求4所述的封装方法，其特征在于：所述去除部分涂覆材料层的步骤中：在显影剥离以后，再通过烘烤设备进行烘烤残余的涂覆材料。
6.根据权利要求5所述的封装方法，其特征在于：在烘烤以后，再通过等离子清洁机清洁所述残余的涂覆材料。
7.根据权利要求1所述的封装方法，其特征在于：还包括在所述去除部分涂覆材料层的步骤后进行的施加焊料的步骤：在所述导体柱的自由端施加焊料，然后进行回流焊，使其形成包覆住所述导体柱的自由端的球形焊料。
8.根据权利要求1、6或7所述的封装方法，其特征在于：还包括在去除部分涂覆材料层的步骤之后进行的在所述导体柱的自由端上施加防止所述导体柱氧化的隔离层的步骤。
9.根据权利要求8所述的封装方法，其特征在于：所述隔离层由在所述导体柱的自由端上施加有机铜保护剂形成。
10.微米级半导体器件的封装结构，包括晶片和设置在所述晶片上的多个导体柱，其特征在于：还包括涂覆材料层，其贴着所述晶片的起伏表面设置并形成吻合所述起伏表面的形状。
11.根据权利要求10所述的封装结构，其特征在于：所述涂覆材料层的厚度为4-20μm。
12.根据权利要求10或11所述的封装结构，其特征在于：所述涂覆材料层覆盖所述导体柱的自由端的端面及所述端面向所述导体柱的侧表面过渡的拐角处的部分和所述涂覆材料层覆盖的其他位置的部分相比，其厚度的比值为1:3。
13.根据权利要求10所述的封装结构，其特征在于：所述导体柱的自由端上还设置有防止所述导体柱氧化的隔离层。
14.根据权利要求13所述的封装结构，其特征在于：所述隔离层为有机铜保护剂层。
15.根据权利要求10、13或14所述的封装结构，其特征在于：所述导体柱的自由端上还设置有包覆住所述导体柱的自由端的球形焊料。
CN201310385544.XA 2013-08-30 2013-08-30 微米级半导体器件的封装方法及形成的封装结构 Pending CN104425291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310385544.XA CN104425291A (zh) 2013-08-30 2013-08-30 微米级半导体器件的封装方法及形成的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310385544.XA CN104425291A (zh) 2013-08-30 2013-08-30 微米级半导体器件的封装方法及形成的封装结构

Publications (1)

Publication Number Publication Date
CN104425291A true CN104425291A (zh) 2015-03-18

Family

ID=52973957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310385544.XA Pending CN104425291A (zh) 2013-08-30 2013-08-30 微米级半导体器件的封装方法及形成的封装结构

Country Status (1)

Country Link
CN (1) CN104425291A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333919A (zh) * 1999-01-11 2002-01-30 格姆普拉斯公司 集成电路芯片的保护方法
CN1486509A (zh) * 2001-06-13 2004-03-31 先进封装解决方案私人有限公司 形成晶片级别芯片规模封装的方法及由此形成的封装
CN1870239A (zh) * 2005-05-24 2006-11-29 安捷伦科技有限公司 采用成像阻焊层的方法和电路结构
CN101791604A (zh) * 2010-03-18 2010-08-04 清华大学 基于超声波振动台的液体材料薄膜喷涂装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333919A (zh) * 1999-01-11 2002-01-30 格姆普拉斯公司 集成电路芯片的保护方法
CN1486509A (zh) * 2001-06-13 2004-03-31 先进封装解决方案私人有限公司 形成晶片级别芯片规模封装的方法及由此形成的封装
CN1870239A (zh) * 2005-05-24 2006-11-29 安捷伦科技有限公司 采用成像阻焊层的方法和电路结构
CN101791604A (zh) * 2010-03-18 2010-08-04 清华大学 基于超声波振动台的液体材料薄膜喷涂装置及方法

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102637608B (zh) 半导体器件和形成用于3d fo‑wlcsp的垂直互连结构的方法
CN108074872A (zh) 封装件结构及其形成方法
CN106653617A (zh) 堆叠式集成电路结构及形成方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
CN102496580B (zh) 一种焊料凸点的形成方法
CN105206592A (zh) 扇出型封装的结构和制作方法
CN105244307A (zh) 扇出型封装结构的制作方法
CN110391142A (zh) 形成半导体器件的方法
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
US20110244675A1 (en) Structure and method of forming pillar bumps with controllable shape and size
JP6503518B2 (ja) イメージセンシングチップのパッケージ化方法及びパッケージ構造
CN105225973A (zh) 封装方法
CN105897218A (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN105514099A (zh) 多层堆叠扇出型封装结构及其制备方法
CN105551988A (zh) 多层扇出型封装结构及其制备方法
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
CN106783796B (zh) 一种芯片封装结构及其制备方法
CN106067431A (zh) 晶圆涂布系统与晶片封装体的制备方法
US20100155937A1 (en) Wafer structure with conductive bumps and fabrication method thereof
CN105742255A (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN100555593C (zh) 形成焊接凸块的方法
CN102437135A (zh) 圆片级柱状凸点封装结构
CN105742195A (zh) 一种蚀刻埋孔型表面声滤波芯片封装结构的制造方法
CN102148167A (zh) 可堆栈式封装结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318