[go: up one dir, main page]

CN104393047A - 具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管 - Google Patents

具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管 Download PDF

Info

Publication number
CN104393047A
CN104393047A CN201410587447.3A CN201410587447A CN104393047A CN 104393047 A CN104393047 A CN 104393047A CN 201410587447 A CN201410587447 A CN 201410587447A CN 104393047 A CN104393047 A CN 104393047A
Authority
CN
China
Prior art keywords
layer
drain
source
sic
cap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410587447.3A
Other languages
English (en)
Other versions
CN104393047B (zh
Inventor
贾护军
张航
刑鼎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410587447.3A priority Critical patent/CN104393047B/zh
Publication of CN104393047A publication Critical patent/CN104393047A/zh
Application granted granted Critical
Publication of CN104393047B publication Critical patent/CN104393047B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管，自下而上包括4H‐SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别为源极帽层和漏极帽层，源极帽层和漏极帽层表面分别是源电极和漏电极，N型沟道层上方且靠近源极帽层的一侧形成栅电极，栅电极与源极帽层之间形成凹陷栅源漂移区，栅电极与漏极帽层之间形成凹陷栅漏漂移区，P型缓冲层的上端面靠近源极帽层处设有凹槽，凹槽内靠近漏极帽层一侧设有两个台阶。本发明具有击穿电压稳定，输出漏极电流高的优点。

Description

具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管
技术领域
本发明涉及场效应晶体管技术领域，特别是一种具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管。 
背景技术
SiC材料具有宽带隙、高击穿电场、高的饱和电子迁移速度、高热导率等突出的材料和电学特性，使其在高频高功率器件应用中，尤其是高温、高压、航天、卫星等严苛环境下的高频高功率器件应用中具有很大的潜力。在SiC同质异形体中，六角密堆积的纤锌矿结构的4H-SiC的电子迁移率是6H-SiC的近三倍，因此4H-SiC材料在高频高功率器件，尤其是金属半导体场效应晶体管(MESFET)应用中占有主要地位。 
目前，大多数文献致力于双凹陷4H-SiCMESFET结构的研究及在此结构的基础上进行改进，例如凹陷源/漏漂移区4H-SiCMESFET。该结构从下至上由4H-SiC半绝缘衬底、P型缓冲层、N型沟道层和N+帽层堆叠而成，以该堆叠层为基础，刻蚀N+帽层后形成凹陷的N型沟道层，栅的源侧一半长度向N型沟道层内凹陷形成凹栅结构，并且栅源漂移区的一部分向N型沟道层内凹陷，而栅漏漂移区全部向N型沟道层内凹陷，这两个凹陷的漂移区均可在凹栅形成的过程中通过反应离子刻蚀RIE技术完成。 
相比于双凹陷结构，虽然上述凹陷源/漏漂移区4H-SiCMESFET的击穿电压因栅漏之间漂移区厚度的减小而增加，但饱和漏电流却没有得到提升。并且在实际情况下，反应离子刻蚀RIE的过程会在器件漂移区表面形成晶格损伤，导致N型沟道层中载流子有效迁移率下降，进而降低漏极电流，在电流输出特性上表现 为饱和电流的退化。 
发明内容
本发明的目的是要提供一种输出电流得到提高的具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管，从而提高器件输出功率密度。 
为达到上述目的，本发明是按照以下技术方案实施的： 
一种具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管，自下而上包括4H‐SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别为源极帽层和漏极帽层，源极帽层和漏极帽层表面分别是源电极和漏电极，N型沟道层上方且靠近源极帽层的一侧形成栅电极，栅电极与源极帽层之间形成凹陷栅源漂移区，栅电极与漏极帽层之间形成凹陷栅漏漂移区，所述P型缓冲层的上端面靠近源极帽层处设有凹槽，凹槽内靠近漏极帽层一侧设有两个台阶。 
作为本发明的进一步优选方案，所述两个台阶中的下层台阶的高度为 上层台阶的高度为
一种具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管的制备方法，包括以下步骤： 
1)对4H-SiC半绝缘衬底进行清洗，以去除表面污物； 
2)在在4H-SiC半绝缘衬底上外延生长厚的SiC层，同时经乙硼烷B2H6原位掺杂，形成浓度为1.4×1015cm-3的P型缓冲层； 
3)在P型缓冲层上外延生长                                                  厚的SiC层，同时经N2原位掺杂，形成浓度为3×1017cm-3的N型沟道层； 
4)在N型沟道层上外延生长   厚的SiC层，同时经N2原位掺杂，形成浓度为1.0×1020cm-3的N+型帽层； 
5)在N+型帽层上依次进行光刻和隔离注入，形成隔离区和有源区； 
6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金，形成    长的源电极和漏电极； 
7)对源电极和漏电极之间的N+型帽层进行光刻、刻蚀，形成刻蚀深度和长度分别为   和   的凹沟道； 
8)对P型缓冲层进行两次光刻和离子注入，形成具有   和   两个台阶的阶梯型P型缓冲层； 
9)凹沟道进行光刻、刻蚀，同时形成深度和长度分别为   和   的凹陷栅漏漂移区，以及深度和长度分别为   和   的凹陷栅源漂移区； 
10)在凹陷栅漏漂移区和凹陷栅源漂移区之间的凹沟道进行光刻、磁控溅射和金属剥离，形成   长的栅电极； 
11)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻，形成电极压焊点，完成器件的制作。 
与现有技术相比，本发明的有益效果: 
1.漏极电流提高 
4H-SiCMESFE器件最大输出功率密度正比于漏极饱和电流、击穿电压以及膝点电压。通过改变P型缓冲层厚度，使靠近源极的沟道厚度更大，靠近漏极的沟道厚度较小，而相对的沟道厚度比传统结构要变大，流过源漏区的沟道总电荷会增加，并且栅下靠近源极的沟道厚度对漏极电流有着重要的影响，所以该器件的饱和漏电流得到大幅度提高。 
2.击穿电压稳定 
想要提升器件输出功率密度，就要求器件能在保持大的饱和电流密度的情况下具有高的击穿电压，大的饱和电流密度要求沟道更厚，掺杂浓度更大，沟道厚度的提升会减低器件的击穿电压。阶梯型缓冲层靠近源极的沟道厚度大，靠近漏极的沟道厚度小，而MESFET器件的击穿发生在栅的漏侧边缘，这就避免了因沟道厚度过大带来的击穿电压急剧下降的影响。 
附图说明
图1是本发明具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管的结构示意图； 
图2为本发明具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管的制作流程图。 
具体实施方式
下面结合附图以及具体实施例对本发明作进一步描述，在此发明的示意性实施例以及说明用来解释本发明，但并不作为对本发明的限定。 
如图1所示本发明的4H-SiC金属半导体场效应晶体管，包括：掺钒杂质的4H-SiC半绝缘衬底1，4H-SiC半绝缘衬底1上为掺杂浓度为1.4×1015cm-3，厚度为   并具有0.03和   两个台阶11的阶梯型P型缓冲层2，P型缓冲层2上为掺杂浓度为3×1017cm-3，厚度   的N型沟道层3，N型沟道层3的两侧分别为   长的N+型源极帽层5和漏极帽层6，两者掺杂浓度和厚度均为1.0×1020cm-3和   ，源极帽层5和漏极帽层6表面分别是源电极9和漏电极10，N型沟道层3的上方且距离源极帽层5的   处为   长的栅电极4，在栅电极4靠近源极帽层5的位置处形成   长、   深的凹陷栅源漂移区8，在栅电极4与漏极帽层6之间形成   长、    深的凹陷栅漏漂移区7。 
参照图2，本制作4H-SiC金属半导体场效应晶体管的方法，给出如下三种实施例。 
实施例1：制作厚度为   并具有   和两个台阶11的阶梯型P型缓冲层的4H-SiC金属半导体场效应晶体管。 
本实施例的制作步骤如下： 
步骤1：清洗4H-SiC半绝缘衬底1，以去除表面污染物。 
(1.1)用蘸有甲醇的棉球将衬底仔细清洗两次，以除去表面各种尺寸的SiC颗粒； 
(1.2)将4H-SiC半绝缘衬底1在H2SO4:HNO3＝1:1中超声5分钟； 
(1.3)将4H-SiC半绝缘衬底1在1#清洗液(NaOH:H2O2:H2O＝1:2:5)中煮沸5分钟，去离子水冲洗5分钟后再放入2#清洗液(HCl:H2O2:H2O＝1:2:7)中煮沸5分钟。最后用去离子水冲洗干净并用N2吹干备用。 
步骤2：在4H-SiC半绝缘衬底1表面上外延生长SiC层，同时经乙硼烷B2H6原位掺杂形成P型缓冲层2。 
将4H-SiC半绝缘衬底1放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的B2H6(H2中稀释到5％)，生长温度为1550℃，压强为105Pa，持续6min，完成掺杂浓度和厚度分别为1.41015cm-3和的P型缓冲层2制作。 
步骤3：在P型缓冲层2上外延生长SiC层，同时经N2原位掺杂形成N型沟道层3。 
将4H-SiC外延片放入生长室，向生长室中通入流量为20ml/min的硅烷、 10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的N2，生长温度为1550℃，压强为105Pa，持续3min，完成掺杂浓度和厚度分别为3.01017cm-3和    的N型沟道层3制作。 
步骤4：在N型沟道层3上外延生长SiC层，同时经N2原位掺杂形成N+帽层。 
将4H-SiC外延片放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入20ml/min的N2，生长温度为1550℃，压强为105Pa，持续2min，制作掺杂浓度和厚度分别为1.01020cm-3和   的N+帽层。 
步骤5：利用台面光刻保护N+帽层的有源区，对有源区以外的区域进行隔离注入。 
(5.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续隔离注入时能够起到良好的阻挡作用； 
(5.2)涂胶完成后在90℃烘箱中前烘90秒，采用隔离注入光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，露出4H-SiC，然后在100℃烘箱中后烘3分钟； 
(5.3)进行两次硼离子注入，注入条件为130keV/6×1012cm-2，50keV/2×1012cm-2。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟，完成有源区以外的隔离注入； 
(5.4)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质，Ar气流量为20ml/min。 
步骤6：在N+型帽层上形成源电极9和漏电极10。 
(6.1)光刻掩蔽胶采用PMMA+AZ1400双层胶，要求   片子处理干净后先涂PMMA胶，速度为4000R/min，胶厚约   然后在200℃烘箱中前烘120秒，取出后再涂AZ1400胶约   ； 
(6.2)在90℃烘箱中前烘90秒，采用源漏光刻板进行15秒紫外曝光后用专用显影液(四甲基氢氧化氨:水＝1:4)显影50秒去掉AZ1400胶，然后对PMMA胶进行泛曝光，再用甲苯显影3分钟，然后在100℃烘箱中后烘3分钟，完成源漏区金属化窗口； 
(6.3)采用多靶磁控溅射台，室温溅射Ni(150nm)/Ti(150nm)/Au(300nm)多层金属作为源漏欧姆接触金属，其中工作真空2.5×10-3Pa，Ar流量40sccm； 
(6.4)溅射完成后将片子放入150℃Buty专用剥离液中，待金属脱落后再移入130℃Buty剥离液中，等温度降到80℃以下时，再将片子移入丙酮中，取出片子并用氮气吹干，最后等离子去胶2分钟； 
(6.5)将片子放入快速合金炉内，在氮氢气氛(N2:H2＝9:1)保护下快速升温(970/1min)到合金温度合金10分钟，形成源电极9和漏电极10。 
步骤7：在N+型帽层上形成凹沟道。 
(7.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续刻蚀时胶的刻蚀掩蔽作用； 
(7.2)涂胶完成后在90℃烘箱中前烘90秒，采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，然后在100℃烘箱中后烘3分钟； 
(7.3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀，刻蚀条件为刻蚀功率250W、偏置功率60W、工作压力9Pa，刻蚀气体选择CF4(32sccm)+Ar(8sccm)， 刻蚀后形成长度为   ，深度为   的凹沟道，刻蚀后用丙酮+超声去除刻蚀掩蔽胶。 
步骤8：进行两次光刻和离子注入，形成阶梯型P型缓冲层2。 
(8.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续隔离注入时能够起到良好的阻挡作用； 
(8.2)涂胶完成后在90℃烘箱中前烘90秒，采用阶梯缓冲层光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，然后在100℃烘箱中后烘3分钟； 
(8.3)进行第一次氮离子注入，注入条件为180keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟； 
(8.4)实施(8.1)(8.2)步骤，进行第二次氮离子注入，注入条件为210keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟，形成具有   和   两个台阶11的阶梯型P型缓冲层2； 
(8.5)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质，Ar气流量为20ml/min，完成阶梯型P型缓冲层2的制作。 
步骤9：光刻、刻蚀，同时形成凹陷栅漏漂移区7和凹陷栅源漂移区8。 
(9.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续刻蚀时胶的刻蚀掩蔽作用； 
(9.2)涂胶完成后在90℃烘箱中前烘90秒，采用凹陷栅源栅漏光刻板进行约35秒电子束曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，然后在100℃烘箱中后烘3分钟； 
(9.3)刻蚀采用ICP感应耦合等离子体刻蚀系统，刻蚀条件为刻蚀功率 250W、偏置功率60W、工作压力9Pa，刻蚀气体选择CF4(32sccm)+Ar(8sccm)，刻蚀后同时形成长度为   ，深度为   的凹陷栅漏漂移区，以及长度为    ，深度为   的凹陷栅源区，刻蚀后用用丙酮+超声去除刻蚀掩蔽胶。 
步骤10：光刻、磁控溅射和金属剥离，形成   长的栅电极4。 
(10.1)光刻掩蔽胶采用PMMA+AZ1400双层胶，要求   。片子处理干净后先涂PMMA胶，速度为4000R/min，胶厚约   ，然后在200℃烘箱中前烘120秒，取出后再涂AZ1400胶约   ； 
(10.2)在90℃烘箱中前烘90秒，采用栅光刻板进行15秒紫外曝光后用专用显影液(四甲基氢氧化氨:水＝1:4)显影50秒去掉AZ1400胶，然后对PMMA胶进行泛曝光，再用甲苯显影3分钟，然后在100℃烘箱中后烘3分钟； 
(10.3)采用多靶磁控溅射台，室温溅射Ni(150nm)/Ti(150nm)/Au(300nm)多层金属作为源漏欧姆接触金属，其中工作真空2.5×10-3Pa，Ar流量40sccm,溅射过程中将片子加热到150℃； 
(10.4)溅射完成后将片子放入150℃Buty专用剥离液中，待金属脱落后再移入130℃Buty剥离液中，等温度降到80℃以下时，再将片子移入丙酮中，最后取出片子并用小流量氮气慢慢吹干(防止金属栅被碰掉)。最后用等离子去胶3分钟，完成栅电极4的制作。 
步骤11：对上述形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻，形成电极压焊点。 
(11.1)在300℃下，向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2，通过等离子体增强化学气相淀积工艺，在表面淀积    厚的Si3N4层作为钝化介质层； 
(11.2)钝化光刻采用正性光刻胶，涂胶速度3000R/mins，要求   ，涂胶完成后在90℃烘箱中前烘90秒，然后采用反刻光刻板进行35秒紫外曝光，用专用显影液(四甲基氢氧化氨:水＝1:3)显影60秒，最后在100℃烘箱中后烘3分钟； 
(11.3)Si3N4刻蚀采用RIE工艺，刻蚀气体选择CHF3(50sccm)+Ar(5sccm)，完成后再进行3分钟等离子体去胶。露出金属，形成源、漏和栅电极压焊点，完成整个器件的制作。 
实施例2：制作厚度为   并具有   和   两个台阶的阶梯型P型缓冲层的4H-SiC金属半导体场效应晶体管。本实施例的制作步骤中： 
步骤2：在4H-SiC半绝缘衬底1表面上外延生长SiC层，同时经乙硼烷B2H6原位掺杂形成P型缓冲层2。 
将4H-SiC半绝缘衬底1放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的B2H6(H2中稀释到5％)，生长温度为1550℃，压强为105Pa，持续6min，完成掺杂浓度和厚度分别为1.41015cm-3和   的P型缓冲层2制作。 
步骤3：在P型缓冲层2上外延生长SiC层，同时经N2原位掺杂形成N型沟道层3。 
将4H-SiC外延片放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的N2，生长温度为1550℃，压强为105Pa，持续3min，完成掺杂浓度和厚度分别为3.01017cm-3和    的N型沟道层3制作。 
步骤8：进行两次光刻和离子注入，形成阶梯型P型缓冲层2。 
8.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续隔离注入时能够起到良好的阻挡作用； 
8.2)涂胶完成后在90℃烘箱中前烘90秒，采用阶梯缓冲层光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，然后在100℃烘箱中后烘3分钟； 
8.3)进行第一次氮离子注入，注入条件为180keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟； 
8.4)实施(8.1)(8.2)步骤，进行第二次氮离子注入，注入条件为200keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟，形成具有   和   两个台阶1的阶梯型P型缓冲层2； 
8.5)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质，Ar气流量为20ml/min，完成阶梯型P型缓冲层2的制作。 
其余步骤同实施例1。 
实施例3：制作厚度为   并具有0.05和   两个台阶的阶梯型P型缓冲层的4H-SiC金属半导体场效应晶体管。本实施例的制作步骤中： 
步骤2：在4H-SiC半绝缘衬底表面上外延生长SiC层，同时经乙硼烷B2H6原位掺杂形成P型缓冲层。 
将4H-SiC半绝缘衬底1放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的B2H6(H2中稀释到5％)，生长温度为1550℃，压强为105Pa，持续6min，完成掺杂浓度和厚度分别为1.41015cm-3和的P型缓冲层2制作。 
步骤3：在P型缓冲层2上外延生长SiC层，同时经N2原位掺杂形成N型 沟道层3。 
将4H-SiC外延片放入生长室，向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气，同时通入2ml/min的N2，生长温度为1550℃，压强为105Pa，持续3min，完成掺杂浓度和厚度分别为3.01017cm-3和    的N型沟道层3制作。 
步骤8：进行两次光刻和离子注入，形成阶梯型P型缓冲层2。 
8.1)采用正性光刻胶，涂胶速度：3000R/min，   保证在后续隔离注入时能够起到良好的阻挡作用； 
8.2)涂胶完成后在90℃烘箱中前烘90秒，采用阶梯缓冲层光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水＝1:3)中显影60秒，然后在100℃烘箱中后烘3分钟； 
8.3)进行第一次氮离子注入，注入条件为180keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟； 
8.4)实施(H1)(H2)步骤，进行第二次氮离子注入，注入条件为210keV/2×1012cm-2，温度为400℃。注入完成后用丙酮+超声去胶，再用等离子去胶3分钟，形成具有   和   两个台阶11的阶梯型P型缓冲层2； 
8.5)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质，Ar气流量为20ml/min，完成阶梯型P型缓冲层2的制作。 
其余步骤同实施例1。 
综述，本发明4H-SiC金属半导体场效应晶体管的有益效果： 
1.漏极电流提高 
4H-SiCMESFE器件最大输出功率密度正比于漏极饱和电流、击穿电压以及 膝点电压。通过改变P型缓冲层厚度，使靠近源极的沟道厚度更大，靠近漏极的沟道厚度较小，而相对的沟道厚度比传统结构要变大，流过源漏区的沟道总电荷会增加，并且栅下靠近源极的沟道厚度对漏极电流有着重要的影响，所以该器件的饱和漏电流得到大幅度提高。 
2.击穿电压稳定 
想要提升器件输出功率密度，就要求器件能在保持大的饱和电流密度的情况下具有高的击穿电压，大的饱和电流密度要求沟道更厚，掺杂浓度更大，沟道厚度的提升会减低器件的击穿电压。阶梯型缓冲层靠近源极的沟道厚度大，靠近漏极的沟道厚度小，而MESFET器件的击穿发生在栅的漏侧边缘，这就避免了因沟道厚度过大带来的击穿电压急剧下降的影响。 
本发明的技术方案不限于上述具体实施例的限制，凡是根据本发明的技术方案做出的技术变形，均落入本发明的保护范围之内。 

Claims (3)

1.一种具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管，自下而上包括4H‐SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3)，N型沟道层(3)的两侧分别为源极帽层(5)和漏极帽层(6)，源极帽层(5)和漏极帽层(6)表面分别是源电极(9)和漏电极(10)，N型沟道层(3)上方且靠近源极帽层(5)的一侧形成栅电极(4)，栅电极(4)与源极帽层(5)之间形成凹陷栅源漂移区(8)，栅电极(4)与漏极帽层(6)之间形成凹陷栅漏漂移区(7)，其特征在于：所述P型缓冲层(2)的上端面靠近源极帽层(5)处设有凹槽，凹槽内靠近漏极帽层(6)一侧设有两个台阶(11)。 
2.根据权利要求1所述的具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管，其特征在于：所述两个台阶(11)中的下层台阶的高度为                                                  上层台阶的高度为   
3.一种如权利要求1所述的具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管的制备方法，其特征在于，包括以下步骤： 
1)对4H-SiC半绝缘衬底(1)进行清洗，以去除表面污物； 
2)在在4H-SiC半绝缘衬底(1)上外延生长   厚的SiC层，同时经乙硼烷B2H6原位掺杂，形成浓度为1.4×1015cm-3的P型缓冲层(2)； 
3)在P型缓冲层(2)上外延生长   厚的SiC层，同时经N2原位掺杂，形成浓度为3×1017cm-3的N型沟道层(3)； 
4)在N型沟道层(3)上外延生长   厚的SiC层，同时经N2原位掺杂，形成浓度为1.0×1020cm-3的N+型帽层； 
5)在N+型帽层上依次进行光刻和隔离注入，形成隔离区和有源区； 
6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金，形成 长的源电极(9)和漏电极(10)； 
7)对源电极(9)和漏电极(10)之间的N+型帽层进行光刻、刻蚀，形成刻蚀深度和长度分别为   和   的凹沟道； 
8)对P型缓冲层(2)进行两次光刻和离子注入，形成具有   和    两个台阶(11)的阶梯型P型缓冲层(2)； 
9)凹沟道进行光刻、刻蚀，同时形成深度和长度分别为   和   的凹陷栅漏漂移区(7)，以及深度和长度分别为   和   的凹陷栅源漂移区(8)； 
10)在凹陷栅漏漂移区(7)和凹陷栅源漂移区(8)之间的凹沟道进行光刻、磁控溅射和金属剥离，形成   长的栅电极(4)； 
11)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻，形成电极压焊点，完成器件的制作。 
CN201410587447.3A 2014-10-28 2014-10-28 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管 Expired - Fee Related CN104393047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410587447.3A CN104393047B (zh) 2014-10-28 2014-10-28 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410587447.3A CN104393047B (zh) 2014-10-28 2014-10-28 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管

Publications (2)

Publication Number Publication Date
CN104393047A true CN104393047A (zh) 2015-03-04
CN104393047B CN104393047B (zh) 2017-06-30

Family

ID=52610920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410587447.3A Expired - Fee Related CN104393047B (zh) 2014-10-28 2014-10-28 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管

Country Status (1)

Country Link
CN (1) CN104393047B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867835A (zh) * 2015-05-05 2015-08-26 西安电子科技大学 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法
CN104916706A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有宽沟道深凹陷的金属半导体场效应管
CN109103239A (zh) * 2018-08-21 2018-12-28 西安电子科技大学 一种具有栅下局部低掺杂的4H-SiC金属半导体场效应晶体管
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管
CN113782590A (zh) * 2021-09-09 2021-12-10 西安电子科技大学 一种具有部分下沉沟道的4H-SiC金属半导体场效应晶体管
CN114023805A (zh) * 2021-10-18 2022-02-08 西安电子科技大学 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
US20100193800A1 (en) * 2008-05-13 2010-08-05 Masao Uchida Semiconductor device
JP2012104856A (ja) * 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
WO2014111864A1 (en) * 2013-01-15 2014-07-24 Visic Technologies Ltd. Multichannel transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
US20100193800A1 (en) * 2008-05-13 2010-08-05 Masao Uchida Semiconductor device
JP2012104856A (ja) * 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
WO2014111864A1 (en) * 2013-01-15 2014-07-24 Visic Technologies Ltd. Multichannel transistor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867835A (zh) * 2015-05-05 2015-08-26 西安电子科技大学 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法
CN104916706A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有宽沟道深凹陷的金属半导体场效应管
CN104916698B (zh) * 2015-05-05 2017-11-07 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法
CN109103239A (zh) * 2018-08-21 2018-12-28 西安电子科技大学 一种具有栅下局部低掺杂的4H-SiC金属半导体场效应晶体管
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管
CN113782590A (zh) * 2021-09-09 2021-12-10 西安电子科技大学 一种具有部分下沉沟道的4H-SiC金属半导体场效应晶体管
CN114023805A (zh) * 2021-10-18 2022-02-08 西安电子科技大学 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管

Also Published As

Publication number Publication date
CN104393047B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
CN104393047B (zh) 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN106847881B (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN110112215A (zh) 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法
CN102437182A (zh) SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法
CN104282764B (zh) 具有坡形栅极的4H‑SiC金属半导体场效应晶体管及制作方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN105261642A (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN104681618B (zh) 一种具有双凹陷缓冲层的4H‑SiC金属半导体场效应晶体管
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN105789056A (zh) 一种具有部分高掺杂沟道4H-SiC金半场效应管的制备方法
CN104867835A (zh) 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN104916698B (zh) 一种具有三凹陷结构的场效应晶体管及其制备方法
CN104882483B (zh) 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN104037215B (zh) 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104037222B (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法
CN105118867B (zh) 一种具有部分下沉沟道的4H‑SiC金属半导体场效应晶体管的制备方法
CN105261641A (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

CF01 Termination of patent right due to non-payment of annual fee