CN104377020A - 层叠式功率电感的制造方法 - Google Patents
层叠式功率电感的制造方法 Download PDFInfo
- Publication number
- CN104377020A CN104377020A CN201310349378.8A CN201310349378A CN104377020A CN 104377020 A CN104377020 A CN 104377020A CN 201310349378 A CN201310349378 A CN 201310349378A CN 104377020 A CN104377020 A CN 104377020A
- Authority
- CN
- China
- Prior art keywords
- conductor
- electrode block
- outer end
- conductors
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 194
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000696 magnetic material Substances 0.000 claims abstract description 31
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 61
- 239000011247 coating layer Substances 0.000 abstract description 24
- 238000007790 scraping Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000006247 magnetic powder Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供了一种层叠式功率电感的制造方法,其先在基板的上表面形成多数相互间隔的内端导体、二外端导体和引出导体;再于每一内端导体的第一端部和第二端部上方、以及引出导体的端部上方,形成叠层的电极块,以及于外端导体上方形成叠层的外端导体;然后被覆第一磁性材料层,但使顶层电极块的上表面和外端导体的上表面裸露;再经由多数连接导体使每一内端导体的第一端部的顶层电极块和相邻内端导体的第二端部的顶层电极块相连接;最后被覆第二磁性材料层;藉此制成叠层式功率电感。本发明的层叠式功率电感的制造方法,能够有效减化刮除部份被覆层的步骤。
Description
技术领域
本发明是有关一种层叠式功率电感的制造方法,特别是指功率电感由多数内端导体、外端导体、叠层电极块、和连接导体所组成,且以多数磁性材料层被覆,藉此制成具有较佳感值的叠层式功率电感。
背景技术
现有功率电感,是利用截面为直角形或圆形的导线经卷绕成螺旋状所形成,其具有沿着垂直方向叠层延伸的多数圈,其两个末端延伸出导线以便与外部导体连接。制作时,先将已焊接导线的螺旋状导线置入铸模中,再于铸模中注入磁性粉末材料,然后将磁性粉末材料压合成块体,最后脱模成型。
惟,该现有功率电感存在以下缺失:
1.将线圈组件置入铸模中,再对注入铸模中的磁性粉末及黏结胶体材料加压时,会有因为压力不足而导致线圈组件与磁性材料包覆不完全的问题,或者因为压力过大而导致不同材料间的接口产生裂缝,造成产品可靠度不良的问题。
2.将该等功率电感应用于高电流环境时,容易因为组件温度急遽上升而烧毁。
有鉴于习见功率电感有上述缺失,本发明人乃针对该些缺失研究改进之道,经长时研究终有本发明产生。
发明内容
为了解决上述问题,本发明旨在提供一种层叠式功率电感的制造方法,是使功率电感由多数内端导体、外端导体、电极块和多数连接导体所组成。
依本发明的层叠式功率电感的制造方法,是先于一基板的上表面形成多数间隔的内端导体;每一内端导体各具有一第一端部和一第二端部,在每一内端导体的第一端部和第二端部上方,各形成有多数叠层电极块;每一内端导体的第一端部的顶层电极块和相邻内端导体的第二端部的顶层电极块上方,再以一长条形连接导体连接,由此制成横向卷绕的螺旋状功率电感,为本发明的次一目的。
依本发明的层叠式功率电感的制造方法,在制作过程中,于每一内端导体的两端完成叠层电极块制作后,即先以一第一磁性材料层将整体被覆;然后使顶层电极块的上端面裸露,再以连接导体连接于两顶层电极块的上表面,使内端导体、叠层电极块、和连接导体构成螺旋线圈通路,最后再以第二磁性材料层包覆,为本发明的再一目的。
依本发明的层叠式功率电感的制造方法,经由内端导体、叠层电极块和连接导体所构成的螺旋电感,其叠层电极块的层数及高度可根据使用的电子产品而调整,为本发明的又一目的。
依本发明的层叠式功率电感的制造方法,可轻易调整功率电感的感值,为本发明的又一目的。
为了实现上述目的,本发明的具体方案如下:
一种叠层式功率电感的制造方法,包括:
在一基板的上表面形成多数内端导体和二外端导体;所述的多数内端导体和外端导体相互间隔,所述每一内端导体各具有一第一端部和一第二端部;所述外端导体的一端,沿着基板的长度方向设有一引出导体,该引出导体的端部和与其最接近的内端导体的端部,保持一定距离;
在所述每一内端导体的第一端部和第二端部的上方、以及引出导体的端部上方,各形成一电极块;所述外端导体的上方则形成一第二层外端导体;
在基板的上方,形成一将前面所述内端导体、引出导体、电极块和外端导体包覆的第一磁性材料被覆层;
在第一磁性材料被覆层的上方,形成多数连接导体,使每一内端导体的第一端部上方的电极块与相邻内端导体的第二端部上方的电极块,以及引出导体的端部上方的电极块与其相邻内端导体的端部上方的电极块,都各以一连接导体相连接,使整体构成横状连通的螺旋型导体;第二层外端导体的上方并形成一顶层外端导体;
在上述第一磁性材料被覆层的上方,再形成一将各连接导体和顶层外端导体包覆的第二磁性材料被覆层。
优选的,所述多数内端导体是呈斜向间隔排列。
优选的,所述各电极块在以连接导体连接之前,其上表面为未被第一磁性材料被覆层所被覆的裸露状。
优选的,所述每一层外端导体的厚度,和同层的内端导体、电极块或连接导体的厚度相同。
优选的,所述基板得为单一基板或由多数基板单元所组成的母基板。
优选的,所述母基板上的多数基板单元得呈矩阵式排列,而为矩阵式排列制造叠层式功率电感。
优选的,以矩阵式排列制造叠层式功率电感时,各两相邻基板单元上的外端导体得先形成为一体,然后再经切割分开。
本发明的层叠式功率电感的制造方法,经由上述制程,可提升叠层式功率电感的生产效率,通过对电极块的层数及高度的调整,可符合各种电子产品的要求,在制作过程中,亦可在形成第一磁性材料被覆层时,使其不盖覆至顶层电极块和外端导体的上表面,以减化刮除部份被覆层的步骤。
至于本发明的详细构造,应用原理,作用与功效,则请参照下列依附图所作的说明即可得到完全了解。
附图说明
为了让审查员对本发明有更进一步的了解,兹佐以图式详细说明本发明如下:
第1图为本发明叠层功率电感的制造方法所制得的叠层功率电感的立体示意图。
第2A~2G图为本发明叠层功率电感的制造方法的制作流程示意图。
第3A~3H图为本迭发明叠层功率电感的制造方法的矩阵式制作流程示意图。
图中符号说明如下:
1:内端导体
2:叠层电极块
3:连接导体
10:基板
11、12、13、14、15:内端导体
11A、12A、13A、14A、15A:第一端部
11B、12B、13B、14B、15B:第二端部
41、42:引出导体
50:第一磁性材料被覆层
51、52:外端导体
510、520:引出导体
60:底层电极块
61、62:第二层外端导体
70:顶层电极块
71、72:第三层外端导体
701、710、720:上表面
80:连接导体
81、82:顶层外端导体
90:第二磁性材料被覆层
100:母基板
101、102、103:基板单元
100A:内端导体
111、112:外端导体
100B:第一端部
100C:第二端部
110:引出导体
120:底层电极块
121、122:第二层外端导体
130:顶层电极块
131、132:第三层外端导体
200:第一总磁性材料被覆层
301:连接导体
310、320:顶层外端导体
400:第二总磁性材料被覆层
1000:粒状元件
具体实施方式
本发明的叠层式功率电感的制造方法,其功率电感乃如第1图所示,包括:多数间隔并排的内端导体1、多数设于内端导体1的两端部上方的叠层电极块2、多数连接相邻内端导体的第一端部和第二端部的叠层电极块2的连接导体3、以及向外延伸的引出导体41、42。
本发明的叠层式功率电感的制造方法,其制程步骤包括:
底层导体形成步骤:如第2A图所示,在基板10的上表面形成多数内端导体11、12、13、14、15和二外端导体51、52;其中,每一内端导体11、12、13、14、15呈斜向间隔设置,其各具有一第一端部11A、12A、13A、14A、15A和一第二端部11B、12B、13B、14B、15B;二外端导体51、52是形成于基板10的上表面的两端,其外侧面与基板10的侧边切齐,其一端沿着基板的长度方向形成一长条状引出导体510、520,该引出导体510、520和外端导体51、52可形成为一体;该引出导体510、520的长度以能和其最接近的内端导体的端部保持适当距离即可;内端导体11、12、13、14、15和外端导体51、52均为导电金属材料形成,其高度相同;
底层电极块形成步骤:如第2B图所示,在每一内端导体11、12、13、14、15的第一端部11A、12A、13A、14A、15A上方和第二端部11B、12B、13B、14B、15B上方、以及引出导体510、520的端部上方,各形成一底层电极块60;在每一外端导体51、52的上方则形成一和外端导体51、52重叠的第二层外端导体61、62;底层电极块60和第二层外端导体61、62的高度相同;
顶层电极块形成步骤:如第2C图所示,在每一底层电极块60的上方再各形成一向上堆栈的顶层电极块70;第二层外端导体61、62的上方则形成一和第二层外端导体61、62重叠的第三层外端导体71、72;顶层电极块70和第三层外端导体71、72的高度相同;
第一被覆层形成步骤:如第2D图所示,在基板10的上方,形成一将内端导体11、12、13、14、15、外端导体51、52、61、62、71、72、引出导体510、520、底层电极块60和顶层电极块70同时包覆的第一磁性材料被覆层50;
层块裸露步骤:如第2E图所示,利用磨削或刮除等制程,将被覆在顶层电极块70上表面和第三层外端导体71、72上表面的被覆层刮除,使顶层电极块70的上表面701和第三层外端导体71、72的上表面710、720均呈裸露状;(按,使顶层电极块70的上表面701和第三层外端导体71、72的上表面710、720呈裸露状的方式,亦可使第一磁性材料被覆层50不盖覆至其上表面而形成);
连接导体形成步骤:如第2F图所示,在每一顶层电极块70的裸露的上表面,和第三层外端导体71、72的裸露的上表面,形成多数连接导体80;使每一内端导体11、12、13、14、15的第一端部11A、12A、13A、14A、15A的顶层电极块70和其相邻内端导体的第二端部11B、12B、13B、14B、15B的顶层电极块70,均以一连接导体80相连接;外侧内端导体11的第二端部11B的顶层电极块70和引出导体510的顶层电极块70,以及外侧内端导体15的第一端部15A的顶层电极块70和引出导体520的顶层电极块70,亦均以一连接导体80连接(例如11A-12B、12A-13B、13A-14B、14A-15B、15A-520、11B-510),使全部内端导体11、12、13、14、15、外端导体51、52、61、62、71、72及电极块60、70构成横状连通的螺旋型导体;第三层外端导体71、72的上方再形成一顶层外端导体81、82,顶层外端导体81、82的厚度和连接导体80的厚度相同;
第二被覆层形成步骤:如第2G图所示,在上述第一磁性材料被覆层50的上方,再形成一将各连接导体80和顶层外端导体81、82包覆的第二磁性材料被覆层90。
由以上所述可知,经由分段形成多层磁性材料被覆层的被覆,使每一磁性材料被覆层的形成更为确实,不仅能达到对导体的保护,更可避免电感遭到破坏,进而提高整体电感的感值。
本发明的叠层式功率电感的制造方法,在实施上亦得为矩阵式大量生产,其制作步骤为:
第一步骤:如第3A图所示,首先在一母基板100上划分出呈矩阵排列的多数基板单元101、102、103…;在每一基板单元101、102、103…的上表面形成多数呈斜向间隔的内端导体100A和二外端导体111、112;每一内端导体100A各具有一第一端部100B和一第二端部100C;每一基板单元101、102、103…上的外端导体111、112是彼此相互贴靠,且沿着基板单元的长度方向设有引出导体110;
第二步骤:如第3B图所示,在每一基板单元101、102、103…的内端导体100A的第一端部和第二端部上方,及引出导体110的末端上方,各形成一底层电极块120;在每一基板单元101、102、103…的外端导体111、112的上方,则形成一和外端导体111、112重叠的第二层外端导体121、122;
第三步骤:如第3C图所示,在每一内端导体100A的第一端部和第二端部上方,以及引出导体110的末端上方,再形成一顶层电极块130;第二层外端导体121、122的上方亦再形成一第三层外端导体131、132;
第四步骤:如第3D图所示,在母基板100上方,形成一将各基板单元101、102、103…的内端导体、外端导体、电极块全部包覆的第一总磁性材料被覆层200;
第五步骤:如第3E图所示,利用磨削或刮除等制程,将各基板单元101、102、103…的顶层电极块130及第三层外端导体131、132的上表面的第一总磁性材料被覆层200刮除,使顶层电极块130及第三层外端导体131、132的上表面裸露;
第六步骤:如第3F图所示,在每一基板单元101、102、103…上,形成多数连接导体301,使每一内端导体的第一端部与相邻内端导体的第二端部的顶层电极块均藉一连接导体301连接;外侧内端导体的顶层电极块亦藉一连接导体301与引出导体端部的顶层电极块相连接;第三层外端导体131、132的上方则再形成一顶层外端导体310、320;
第七步骤:如第3G图所示,再于母基板100的上方,形成一将各连接导体301和顶层外端导体310、320全部包覆的第二总磁性材料被覆层400;
第八步骤:最后,如第3H图所示,利用切割制程,将每一基板单元101、102、103…分割成粒状元件1000。
本发明的层叠式功率电感的制造方法,经由上述制程,可提升叠层式功率电感的生产效率,通过对电极块的层数及高度的调整,可符合各种电子产品的要求,在制作过程中,亦可在形成第一磁性材料被覆层时,使其不盖覆至顶层电极块和外端导体的上表面,以减化刮除部份被覆层的步骤。
从上所述可知,本发明的层叠式功率电感的制造方法,其制程步骤确属创新,可以改进现有功率电感的弊端,而其并未见诸公开使用,合于专利法的规定,恳请赐准专利,实为德便。
以上所述乃是本发明较佳具体的实施例,若依本发明的构想所作的改变,其产生的功能作用,仍未超出说明书与图示所涵盖的精神时,均应在本发明的范围内,合予陈明。
Claims (7)
1.一种叠层式功率电感的制造方法,包括:
在一基板的上表面形成多数内端导体和二外端导体;所述的多数内端导体和外端导体相互间隔,所述每一内端导体各具有一第一端部和一第二端部;所述外端导体的一端,沿着基板的长度方向设有一引出导体,该引出导体的端部和与其最接近的内端导体的端部,保持一定距离;
在所述每一内端导体的第一端部和第二端部的上方、以及引出导体的端部上方,各形成一电极块;所述外端导体的上方则形成一第二层外端导体;
在基板的上方,形成一将前面所述内端导体、引出导体、电极块和外端导体包覆的第一磁性材料被覆层;
在第一磁性材料被覆层的上方,形成多数连接导体,使每一内端导体的第一端部上方的电极块与相邻内端导体的第二端部上方的电极块,以及引出导体的端部上方的电极块与其相邻内端导体的端部上方的电极块,都各以一连接导体相连接,使整体构成横状连通的螺旋型导体;第二层外端导体的上方并形成一顶层外端导体;
在上述第一磁性材料被覆层的上方,再形成一将各连接导体和顶层外端导体包覆的第二磁性材料被覆层。
2.如权利要求1所述的叠层式功率电感的制造方法,其中所述多数内端导体是呈斜向间隔排列。
3.如权利要求1所述的叠层式功率电感的制造方法,其中所述各电极块在以连接导体连接之前,其上表面为未被第一磁性材料被覆层所被覆的裸露状。
4.如权利要求1所述的叠层式功率电感的制造方法,其中所述每一层外端导体的厚度,和同层的内端导体、电极块或连接导体的厚度相同。
5.如权利要求1所述的叠层式功率电感的制造方法,其中所述基板得为单一基板或由多数基板单元所组成的母基板。
6.如权利要求5所述的叠层式功率电感的制造方法,其中所述母基板上的多数基板单元得呈矩阵式排列,而为矩阵式排列制造叠层式功率电感。
7.如权利要求6所述的叠层式功率电感的制造方法,其中以矩阵式排列制造叠层式功率电感时,各两相邻基板单元上的外端导体得先形成为一体,然后再经切割分开。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310349378.8A CN104377020A (zh) | 2013-08-12 | 2013-08-12 | 层叠式功率电感的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310349378.8A CN104377020A (zh) | 2013-08-12 | 2013-08-12 | 层叠式功率电感的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104377020A true CN104377020A (zh) | 2015-02-25 |
Family
ID=52555874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310349378.8A Pending CN104377020A (zh) | 2013-08-12 | 2013-08-12 | 层叠式功率电感的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104377020A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
JPH10335142A (ja) * | 1997-05-29 | 1998-12-18 | Citizen Electron Co Ltd | チップインダクタとその製造方法 |
JP2004235584A (ja) * | 2003-01-31 | 2004-08-19 | Tdk Corp | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 |
US20070236319A1 (en) * | 2006-04-04 | 2007-10-11 | Tsun-Lai Hsu | Inductor structure |
US20080231402A1 (en) * | 2007-03-22 | 2008-09-25 | Industrial Technology Research Institute | Inductor devices |
-
2013
- 2013-08-12 CN CN201310349378.8A patent/CN104377020A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
JPH10335142A (ja) * | 1997-05-29 | 1998-12-18 | Citizen Electron Co Ltd | チップインダクタとその製造方法 |
JP2004235584A (ja) * | 2003-01-31 | 2004-08-19 | Tdk Corp | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 |
US20070236319A1 (en) * | 2006-04-04 | 2007-10-11 | Tsun-Lai Hsu | Inductor structure |
US20080231402A1 (en) * | 2007-03-22 | 2008-09-25 | Industrial Technology Research Institute | Inductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015032625A5 (zh) | ||
JP5605053B2 (ja) | 積層セラミック電子部品の製造方法 | |
KR20180073450A (ko) | 표면 실장 인덕터 | |
CN104021913B (zh) | 层叠线圈及其制造方法 | |
WO2016035861A1 (ja) | 表面実装インダクタ及びその製造方法 | |
KR101994755B1 (ko) | 전자부품 | |
TW201243879A (en) | Coil component | |
JP5682548B2 (ja) | 積層型インダクタ素子およびその製造方法 | |
TW201230087A (en) | Laminated coil | |
CN107112112B (zh) | 线圈部件 | |
JP2011082346A5 (zh) | ||
TW201508788A (zh) | 在複合功率電感的兩側表面上提供電終端的方法 | |
CN104347259B (zh) | 改进的薄型功率电感制程 | |
CN103871724B (zh) | 功率电感及其制造方法 | |
JP2001052946A (ja) | チップ型インダクタの製造方法 | |
JP2008306147A (ja) | 巻線型インダクタ及びその製造方法 | |
CN204651136U (zh) | 具共模滤波或电感效果的线圈结构 | |
TW201503184A (zh) | 層疊式功率電感之製造方法 | |
CN204332627U (zh) | 折叠式的线圈结构 | |
CN104377020A (zh) | 层叠式功率电感的制造方法 | |
CN103377794A (zh) | 不用导线架的功率电感结构及其制造方法 | |
CN206134633U (zh) | 保险丝组件及包括所述保险丝组件单体的绕线式保险装置 | |
CN104766712A (zh) | 表面黏着线圈单元及其应用 | |
CN112466632B (zh) | 一种具有电感的元件及形成电感器的方法 | |
CN204991341U (zh) | 高熔点金属薄膜电感线圈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150225 |