[go: up one dir, main page]

CN104350583B - 半导体晶片的制造方法 - Google Patents

半导体晶片的制造方法 Download PDF

Info

Publication number
CN104350583B
CN104350583B CN201380030575.1A CN201380030575A CN104350583B CN 104350583 B CN104350583 B CN 104350583B CN 201380030575 A CN201380030575 A CN 201380030575A CN 104350583 B CN104350583 B CN 104350583B
Authority
CN
China
Prior art keywords
semiconductor wafer
grinding
minute surface
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380030575.1A
Other languages
English (en)
Other versions
CN104350583A (zh
Inventor
山下健儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Publication of CN104350583A publication Critical patent/CN104350583A/zh
Application granted granted Critical
Publication of CN104350583B publication Critical patent/CN104350583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体晶片的制造方法，所述制造方法进行：对半导体晶片的表面和背面进行粗研磨的粗研磨工序（S5）、对上述粗研磨后的半导体晶片的倒角部进行镜面研磨的镜面倒角研磨工序（S7）、以及对上述镜面倒角后的半导体晶片的表面或者表面和背面进行镜面研磨的镜面精加工研磨工序（S9），所述制造方法的特征在于，在上述镜面倒角研磨工序之后，进行在上述半导体晶片的整个表面形成氧化膜的工序（S8），之后，进行上述镜面精加工研磨工序。

Description

半导体晶片的制造方法
技术领域
本发明涉及半导体晶片的制造方法。
背景技术
通常，对半导体晶片的表面和背面进行的镜面研磨被分成多个阶段来实施。具体地，大致区分为以半导体晶片的高平坦度化为目的的粗研磨和以表面粗糙度降低为目的的精加工研磨。
此外，不仅对半导体晶片的表面和背面实施镜面研磨，出于防止来自倒角部的粉尘产生的目的，还对倒角部实施镜面研磨。
粗研磨是通过将半导体晶体收纳在载体（carrier）内并对半导体晶片的表面和背面同时进行研磨的双面同时研磨来进行的。在该双面同时研磨中，由于半导体晶片与载体内周面的接触，在倒角部产生损伤、压痕。因此，倒角部的镜面研磨兼带除去所产生的损伤、压痕，通常是在粗研磨之后被实施的。
可是，由于在用于倒角部的镜面研磨的研磨垫中使用软质的砂布，所以存在以该软质的砂布不仅绕入到倒角部还绕入到晶片表面侧的状态进行研磨的问题（之后，也称为过度抛光（over–polish）。）。当该过度抛光发生时，产生晶片外周部的厚度变薄的问题（之后，也称为边缘辗轧（edge roll–off）。）。
作为防止以上述过度抛光为起因的边缘辗轧的恶化的方法，公开了如下半导体晶片的制造方法（例如，参照专利文献1。）：在双面研磨工序之后，在半导体晶片表面和背面形成树脂制的保护膜，进行镜面倒角工序，之后，除去树脂制的保护膜。在专利文献1中，利用在半导体晶片的表面和背面形成的树脂制的保护膜来抑制镜面倒角工序时的过度抛光，由此，防止边缘辗轧。
现有技术文献
专利文献
专利文献1：日本特开2006–237055号公报。
发明内容
发明要解决的课题
可是，在上述专利文献1所示的方法中，分别需要利用树脂的保护膜形成和用于除去树脂制保护膜的洗涤，因此，存在招致成本增加的问题。
此外，当用于形成保护膜的树脂不仅影响到表面和背面还影响到倒角部时，倒角部在镜面研磨工序中的研磨被部分或整体地抑制。因此，为了使树脂不影响到倒角部，需要仅在晶片表面和背面正确地形成保护膜，但是，技术上是困难的。
进而，在用于除去树脂制保护膜的洗涤中，存在暂时除去了的树脂再次附着、树脂制保护膜未被完全除去等问题。
本发明的目的在于，提供一种能够提高半导体晶片表面的外周部的平坦度的半导体晶片的制造方法。
用于解决课题的方案
通常，在粗研磨和镜面精加工研磨中，使用磨粒尺寸、配合成分不同的研磨液。因此，对粗研磨后的半导体晶片进行洗涤处理，使得不将残留在粗研磨后的半导体晶片表面的磨粒、研磨液带入到后继的镜面精加工研磨中。在洗涤处理中，使用包含氨水和过氧化氢的洗涤液（SC–1）等。
根据本发明者们的实验明确了：当在对粗研磨后的半导体晶片进行洗涤处理之后对倒角部进行镜面倒角研磨、之后对表面或者表面和背面进行镜面精加工研磨时，存在半导体晶片表面的外周部的平坦度恶化的问题。
对其原因进行专心研究后的结果是，得到了以下的见解。
当对半导体晶片进行SC–1洗涤等洗涤处理时，在洗涤处理后的半导体晶片的整个表面不可避免地形成厚度为埃程度的氧化膜。
另一方面，近年来，晶片倒角部的镜面研磨的技术开发也在进步，通过所使用的砂布、浆的种类等的改良而被改善到几乎不产生由过度抛光造成的边缘辗轧产生的问题的状况。
可是，如图8A所示，在通过洗涤处理而形成的极薄的氧化膜中，由于镜面倒角研磨造成的过度抛光，在半导体晶片表面的外周部存在的氧化膜被除去，形成露出了硅面的半导体晶片。
当在该状态下进行以下的镜面精加工研磨时，如图8B所示，在半导体晶片表面、在氧化膜存在的部分和不存在的部分产生研磨速率的差异。而且，显然，在氧化膜不存在的外周部的研磨进行快，从外周部先进行研磨，因此，边缘辗轧恶化。
在本发明的半导体晶片的制造方法中，所述半导体晶片的制造方法进行：粗研磨工序，对半导体晶片的表面和背面进行粗研磨；镜面倒角研磨工序，对所述粗研磨后的半导体晶片的倒角部进行镜面研磨；以及镜面精加工研磨工序，对所述镜面倒角后的半导体晶片的表面或者表面和背面进行镜面研磨，所述制造方法的特征在于，在所述镜面倒角研磨工序之后，在所述半导体晶片的整个表面形成氧化膜，之后，进行所述镜面精加工研磨工序。
根据本发明，在镜面倒角研磨工序之后，在半导体晶片的整个表面形成氧化膜，由此，由于过度抛光而露出的半导体晶片表面的外周部被氧化膜覆盖。因此，在氧化膜形成后进行的镜面精加工研磨时，不会产生由在半导体晶片表面存在的氧化膜的有无造成的研磨速率的差异，因此，作为结果，能够提高半导体晶片表面的外周部的平坦度。
在本发明的半导体晶片的制造方法中，优选的是，所述氧化膜的形成是通过使用了分别包含氨水和过氧化氢水溶液的混合液的化学洗涤来进行的。
根据本发明，通过进行使用了分别包含氨水和过氧化氢水溶液的混合液的化学洗涤，从而能够在半导体晶片表面均匀地且在短时间内形成膜厚为埃级的氧化膜。
在本发明的半导体晶片的制造方法中，优选的是，所述氧化膜的形成是通过利用臭氧水溶液和氟化氢水溶液的旋转洗涤的重复来进行的。
根据本发明，通过重复进行利用臭氧水溶液和氟化氢水溶液的旋转洗涤，从而能够在半导体晶片表面均匀地且在短时间内形成膜厚为埃级的氧化膜。
在本发明的半导体晶片的制造方法中，优选的是，所述形成的氧化膜的膜厚为0.5nm以上、2nm以下。
根据本发明，只要所形成的氧化膜的膜厚为0.5nm以上、2nm以下，在镜面精加工研磨工序中氧化膜除去用的加工余量负担就少。
在本发明的半导体晶片的制造方法中，优选的是，在所述镜面精加工研磨工序中的研磨加工余量为0.1µm以上、3µm以下。
根据本发明，只要在镜面精加工研磨工序中的研磨加工余量为0.1µm以上、3µm以下，就得到高的平坦度且良好的表面粗糙度的半导体晶片。
附图说明
图1是表示本发明的实施方式的半导体晶片的制造工序的流程图。
图2是表示本实施方式中的双面研磨装置的结构的概略图。
图3A是示出本实施方式中的倒角研磨装置的部分放大概略图。
图3B是示出本实施方式中的倒角研磨装置的平面图。
图4A是本实施方式的制造工序中的半导体晶片的部分放大剖面图，是在镜面倒角研磨后。
图4B是本实施方式的制造工序中的半导体晶片的部分放大剖面图，是在氧化膜形成后。
图4C是本实施方式的制造工序中的半导体晶片的部分放大剖面图，是在镜面精加工研磨后。
图5是示出本实施方式中的单面研磨装置的概略图。
图6是本实施方式中的半导体晶片的SFQR的整体图。
图7是示出实施例1和比较例1的ESFQR分析结果的图。
图8A是在以往的制造工序中的半导体晶片的部分放大剖面图，是在镜面倒角研磨后。
图8B是在以往的制造工序中的半导体晶片的部分放大剖面图，是在镜面精加工研磨后。
具体实施方式
以下，参照附图来说明本发明的实施方式。
在图1中示出了本发明的实施方式的半导体晶片的制造工序。
首先，利用多线切割机（multi-wire saw）等对通过CZ法等而被拉升的单晶锭进行切片（工序S1）。接着，为了防止切片后的晶片的破碎、破裂，对晶片的角落部等进行倒角（工序S2）。
接着，为了使倒角后的晶片的表面平坦化，进行研磨（lapping）、平面磨削（工序S3）。然后，为了除去残留于晶片的在倒角时和研磨时产生的加工改质层，进行利用蚀刻的化学研磨（工序S4）。
〔粗研磨工序S5〕
接着，对蚀刻后的半导体晶片的表面和背面进行粗研磨。
粗研磨工序S5是以将半导体晶片研磨到期望的厚度为目的来进行的。具体地，使用将尿烷树脂等凝固后的硬质材料的砂布在研磨速度比较快的条件下以使研磨后的半导体晶片的厚度不均变小、平坦化的方式进行研磨。
在该粗研磨工序S5中，变更砂布的种类、浮悬磨粒尺寸，将研磨加工余量分为多个阶段（例如1~3阶段）来进行研磨处理也可。此外，也可以采用利用不使用浮悬磨粒的碱性溶液进行的无磨粒研磨。
<双面研磨装置的结构>
对本实施方式的用于粗研磨工序S5的双面研磨装置进行说明。
如图2所示，双面研磨装置10具备上平台11、下平台12、内齿轮13、外齿轮14、以及多个载体15而构成，在载体15内收纳有多个半导体晶片W。在图2中，以在1个载体15内收纳有3个半导体晶片W的方式构成。
上平台11具备平台主体111和使该平台主体111相对于下平台12接近分离的升降机构112而构成。
平台主体111被形成为大致圆板状，虽然在图2中省略了图示，但是在其下表面设置有在研磨半导体晶片W时与半导体晶片W的面抵接的研磨垫113。此外，在平台主体111的上表面贯穿设置有多个用于在研磨时供给研磨浆、以纯水进行冲洗的供给孔，能够将研磨浆、纯水供给到上平台11和下平台12之间。
升降机构112具有在平台主体111的大致中央设置的轴部，利用省略了图示但在配置于上部的门型框架处设置的电动机使平台主体111上下升降。
下平台12是以自由旋转的方式设置在双面研磨装置10的台座上的圆板状体，在该下平台12的与上平台11相向的面设置有研磨垫121。而且，在进行研磨时，该研磨垫121与半导体晶片W的面抵接。
在下平台12的圆板的大致中心以与下平台12独立地进行旋转的方式设置有内齿轮13，在其外周侧面形成有与载体15啮合的齿131。
外齿轮14由包围下平台12的环状体构成，在环的内侧面形成有与载体15啮合的齿141。
在上平台11、下平台12、内齿轮13、以及外齿轮14的旋转中心分别结合有驱动电动机的旋转轴，通过各驱动电动机，分别独立地进行旋转。
载体15由圆板状体构成，在其外周侧面形成有与上述的内齿轮13和外齿轮14啮合的齿151。此外，在圆板状体内部形成有多个晶片保持孔152，在该晶片保持孔152内部收纳有半导体晶片W。
作为粘贴设置于研磨垫113和研磨垫121的砂布，优选使用聚氨酯（polyurethane）。关于聚氨酯，特别优选使用邵氏（shore）A硬度在80以上、90以下的范围内的聚氨酯。作为研磨液，优选使用含有磨粒的碱性水溶液。其中，作为磨粒，特别优选使用平均粒径为50nm的硅胶（colloidal silica），作为碱性水溶液，特别优选使用pH10~11的KOH水溶液。
<利用双面研磨装置进行的粗研磨工序S5的作用>
接着，说明利用上述的双面研磨装置10进行的粗研磨的作用。
首先，在下平台12上设置载体15，在晶片保持孔152内收纳半导体晶片W。接着，利用升降机构112使上平台11下降，在对上平台11向下方向以规定的压力进行加压的状态下，从形成于上平台11的平台主体111的供给孔供给研磨浆，使各个驱动电动机驱动，由此，进行双面研磨。
在研磨期间，载体15由于外周的齿151与内齿轮13和外齿轮14啮合因而以在自转的同时绕内齿轮13公转的方式进行工作，通过研磨垫113和研磨垫121整体来实施半导体晶片W的研磨。
再有，半导体晶片W以下侧为表面研磨、上侧为背面研磨的方式配置，安装于下平台12的研磨垫121为半导体晶片W的表面研磨用，安装于上平台11的研磨垫113为半导体晶片W的背面研磨用。
关于粗研磨工序S5中的研磨加工余量，优选单面为10μm左右、表面和背面合计为20μm左右。此外，优选的是，以粗研磨工序S5后的半导体晶片W的ESFQR为30~50nm的方式进行调整。ESFQR（Edge flatness metric, Sector based, Front surface referenced,least sQuares fit reference plane, Range of the data within sector，边缘平坦性度量，基于扇区，参考正面，最小二乘法拟合参考面，扇区内的数据的范围）是对如图6所示那样的在晶片全周的外周部区域形成的扇型的区域（扇区）内的SFQR进行测定的值。
〔洗涤工序S6〕
接着，对结束了粗研磨工序S5的半导体晶片W进行洗涤。
在粗研磨工序S5后的半导体晶片W表面残留有在粗研磨工序S5中使用了的磨粒、研磨液等。而且，在粗研磨工序S5和后述的镜面精加工研磨工序S9中，使用磨粒尺寸、配合成分不同的研磨液。因此，在该工序S6中，洗涤半导体晶片W，使得不将残留的磨粒、研磨液带入到后继的镜面精加工研磨工序S9中。
在此处的洗涤中，优选使用包含氨水和过氧化氢水溶液的洗涤液（SC–1）等。例如，特别优选通过利用如下这样的SC–1液的湿式清洗台（wet bench）洗涤来进行，所述SC–1液是对氨水和过氧化氢水溶液以1︰1进行混合、将其纯水稀释至5~30倍而调制成的加温到50~80℃的SC–1液。
在利用上述SC–1液的洗涤后，用纯水冲洗半导体晶片W。在结束了洗涤的半导体晶片W的整个表面不可避免地形成膜厚为约1nm以上、约1.1nm以下（约10Å以上、约11Å以下）的自然氧化膜。
〔镜面倒角研磨工序S7〕
接着，对结束了洗涤工序S6的半导体晶片W的倒角部进行镜面研磨。
在工序S7中，对半导体晶片W的倒角部进行镜面研磨是为了防止来自倒角部的粉尘产生并且为了除去由于在粗研磨工序S5中半导体晶片W与载体内周面的接触而在倒角部产生的损伤、压痕。
<倒角研磨装置的结构>
对本实施方式的用于镜面倒角研磨工序S7的倒角研磨装置进行说明。图3A是倒角研磨装置的部分放大概略图，图3B是倒角研磨装置的平面图。
如图3A所示，倒角研磨装置20具备：吸附半导体晶片W的下表面的晶片吸附部21、对被该晶片吸附部21吸附的半导体晶片W进行镜面研磨的研磨部22、以及在研磨部22的上部用于供给研磨液的配管23。
晶片吸附部21具备：作为通过吸附来保持半导体晶片W的下表面的保持单元的吸附台211、以及使该吸附台211旋转的旋转单元212。
研磨部22具备对半导体晶片W的倒角部进行镜面研磨的研磨轮221、以及使研磨轮221旋转或在上下方向升降或将其按压于半导体晶片W的驱动单元（省略图示）。研磨轮221由上方倾斜面研磨垫222、垂直面研磨垫223以及下方倾斜面研磨垫224构成。
再有，在图3A中，为了说明相对于半导体晶片W的倒角部的位置关系而将各研磨垫排列在图的右侧来示出，但是，实际上，如图3B所示，为各研磨垫分别形成为相同长度的圆弧状并空开规定的间隔环绕半导体晶片W配置的结构。
此外，在各研磨垫分别粘贴有砂布。作为粘贴设置于倒角研磨装置20的各研磨垫的砂布，优选使用无纺布。关于无纺布，特别优选使用Asker C硬度在55~56的范围内的无纺布。作为研磨液，优选使用含有磨粒的碱性水溶液。其中，作为磨粒，特别优选使用平均粒径为50nm的硅胶，作为碱性水溶液，特别优选使用pH10~11的KOH水溶液。
<利用倒角研磨装置进行的镜面倒角研磨工序S7的作用>
接着，说明利用上述的倒角研磨装置20进行的镜面倒角研磨工序的作用。
首先，将半导体晶片W的下表面吸附于晶片吸附部21来保持半导体晶片W。然后，以规定的压力将研磨轮221的各研磨垫222、223、224分别按压到倒角部的对应的位置并维持按压的状态。
接着，一边从配管23向砂布供给研磨液，一边如图3B所示那样使旋转单元212旋转来使半导体晶片W旋转并且利用驱动单元使研磨轮221旋转来使各研磨垫222、223、224旋转。
由此，半导体晶片W的倒角部的上方被上方倾斜面研磨垫222研磨，倒角部的中央部被垂直面研磨垫223研磨，以及倒角部的下方被下方倾斜面研磨垫224研磨。
如图4A所示，通过该镜面倒角研磨，在倒角部存在的氧化膜被除去并且倒角部被加工成镜面。在粗研磨工序S5中产生的损伤、压痕也被除去。
此外，不仅是倒角部，由于过度抛光，在表面和背面的外周部存在的氧化膜也被除去，外周部的硅面露出。
〔氧化膜形成工序S8〕
接着，如图4B所示，在镜面倒角研磨工序S7之后，在半导体晶片W的整个表面形成氧化膜。
在该工序S8中在半导体晶片W的整个表面形成氧化膜是为了在后述的镜面精加工研磨工序S9中不产生由氧化膜的有无造成的研磨速率的差异。
关于氧化膜的形成，优选通过使用了分别包含氨水和过氧化氢水溶液的混合液（SC–1）的化学洗涤来进行。关于半导体晶片W的化学洗涤，特别优选与上述洗涤工序同样地通过利用如下这样的SC–1液的湿式清洗台洗涤来进行，所述SC–1液是对氨水和过氧化氢水溶液以1︰1进行混合、将其纯水稀释至5~30倍而调制成的加温到50~80℃的SC–1液。
在利用上述SC–1液的洗涤后，用纯水冲洗半导体晶片W。在结束了化学洗涤的半导体晶片W的整个表面不可避免地形成膜厚为约1nm以上、约1.1nm以下（约10Å以上、约11Å以下）的自然氧化膜。
此外，关于氧化膜的形成，优选通过利用臭氧水溶液和氟化氢水溶液的旋转洗涤的重复来进行。旋转洗涤例如是使用单片式旋转装置来进行的。
在本实施方式的旋转洗涤中，分别重复进行利用臭氧水溶液的旋转洗涤和利用氟化氢水溶液的旋转洗涤。即，交替地进行变更了洗涤液的种类的旋转洗涤。由此，对半导体晶片W的表面和倒角部进行洗涤处理，在半导体晶片W的表面和倒角部形成氧化膜。此外，优选的是，在利用各洗涤液进行的旋转洗涤之间，用纯水冲洗半导体晶片W。
然后，在结束了表面侧的旋转洗涤之后，用纯水冲洗半导体晶片W，之后，翻转半导体晶片W，对背面侧也同样地进行旋转洗涤。在结束了该旋转洗涤的半导体晶片W的整个表面形成膜厚为0.8nm以上、1.2nm以下的自然氧化膜。
〔镜面精加工研磨工序S9〕
最后，在工序S8中在整个表面形成了氧化膜之后，对半导体晶片W的表面或者表面和背面进行镜面研磨。
镜面精加工研磨工序S9是以改善半导体晶片W的表面的粗糙度为目的来进行的。具体地，使用绒面革（suede）那样的软质的砂布和微小尺寸的浮悬磨粒来进行研磨，使得降低微观粗糙度（micro roughness）、混浊（haze）等的半导体晶片W的表面上的微小的面粗糙度的不均。
该镜面精加工研磨工序S9也与粗研磨工序S5同样地，一边变更砂布的种类、浮悬磨粒尺寸，一边将研磨加工余量分成多个阶段来进行研磨处理也可。
<单面研磨装置的结构>
对本实施方式的用于镜面精加工研磨工序S9的单面研磨装置进行说明。
如图5所示，单面研磨装置30具备：为大的圆板并且通过与其底面中心连接的轴31进行旋转的旋转平台32、以及由加压头33和与其连接并使加压头33旋转的轴34构成的晶片保持工具35。
在旋转平台32的上表面粘贴有砂布321，在加压头33的下表面安装有固定半导体晶片W的研磨盘331，在旋转平台32的上部设置有用于供给研磨液的配管36、用于供给纯水的配管37。
作为粘贴设置于单面研磨装置30的砂布321，优选使用绒面革。作为研磨液，优选使用含有磨粒的碱性水溶液。其中，作为磨粒，特别优选使用平均粒径为35nm的硅胶，作为碱性水溶液，特别优选使用pH10.2~10.8的氨水溶液。
再有，使用的研磨液可以是含有硅胶等磨粒的研磨液，也可以是不包含磨粒的研磨液。
<利用单面研磨装置进行的镜面精加工研磨工序S9的作用>
接着，说明利用上述的单面研磨装置30进行的镜面精加工研磨工序的作用。
首先，将半导体晶片W的背面固定于加压头33的研磨盘331来保持半导体晶片W。然后，使加压头33下降并以规定的压力向下方按压，由此，成为将半导体晶片W的表面按压于砂布321的状态。
接着，一边维持将半导体晶片W按压于砂布321的状态并从配管36向砂布321供给研磨液，一边使加压头33旋转来使半导体晶片W旋转并且使旋转平台32旋转来使砂布321旋转。
由此，通过砂布321来研磨半导体晶片W的表面。
如图4C所示，通过该镜面精加工研磨，在半导体晶片W的表面存在的氧化膜被除去，并且，表面被加工成镜面。
镜面精加工研磨工序S9中的研磨加工余量优选为0.1μm以上、3μm以下，特别优选为0.3μm以上、0.7μm以下。在被研磨到规定的研磨加工余量之后，通过从配管37供给纯水来除去之前供给的研磨液。
再有，在对半导体晶片W的表面和背面进行镜面精加工研磨的情况下，在结束了表面侧的单面研磨之后，用纯水进行冲洗，之后，翻转半导体晶片W，对背面侧也进行单面研磨。在该情况下，优选的是，变更表面侧的研磨条件和背面侧的研磨条件来进行研磨，通过所得到的镜面的光泽度的差异来区别出表面和背面。
〔实施方式的作用效果〕
如上述那样，在上述实施方式中，能够取得以下那样的作用效果。
（1）根据本发明，在镜面倒角研磨工序S7之后，进行在半导体晶片W的整个表面形成氧化膜的工序S8，之后，进行镜面精加工研磨工序S9。
由此，由于在镜面倒角研磨工序S7中的过度抛光而露出的半导体晶片W表面的外周部被氧化膜覆盖。因此，在镜面精加工研磨工序S9时，不会产生由在半导体晶片W表面存在的氧化膜的有无造成的研磨速率的差异，因此，作为结果，能够提高半导体晶片W表面的外周部的平坦度。
（2）工序S8中的氧化膜的形成是通过使用了分别包含氨水和过氧化氢水溶液的混合液的化学洗涤来进行的。
通过进行使用了分别包含氨水和过氧化氢水溶液的混合液的化学洗涤，从而能够在半导体晶片W表面均匀地且在短时间内形成膜厚为埃级（angstrom–order）的氧化膜。
（3）工序S8中的氧化膜的形成是通过利用臭氧水溶液和氟化氢水溶液的旋转洗涤的重复来进行的。
通过重复进行利用臭氧水溶液和氟化氢水溶液的旋转洗涤，从而能够在半导体晶片W表面均匀地且在短时间内形成膜厚为埃级的氧化膜。
（4）在工序S8中形成的氧化膜的膜厚为0.5nm以上、2nm以下。
只要所形成的氧化膜的膜厚为0.5nm以上、2nm以下，在镜面精加工研磨工序中氧化膜除去用的加工余量负担就少。
（5）在镜面精加工研磨工序S9中的研磨加工余量为0.1µm以上、3µm以下。
只要在镜面精加工研磨工序S9中的研磨加工余量为0.1µm以上、3µm以下，就得到高的平坦度且良好的表面粗糙度的半导体晶片W。
〔其它实施方式〕
再有，本发明并不仅限定于上述实施方式，能够在不偏离本发明的主旨的范围内进行各种各样的改良和设计的变更等。
即，将镜面倒角研磨工序S7后的半导体晶片W浸渍在氢氟酸水溶液中，将在半导体晶片W的表层存在的氧化膜全部除去，之后，在半导体晶片W的整个表面形成氧化膜也可。由此，在将在镜面倒角研磨工序S7后残留的氧化膜全部除去之后，在工序S8中在半导体晶片W的整个表面形成氧化膜。因此，几乎不会产生镜面精加工研磨工序S9时的研磨速率差异，因此，能够更加提高半导体晶片W表面的外周部的平坦度。
此外，在作为用于粗研磨工序S5的装置而在图2中示出的双面研磨装置10的载体15形成的晶片保持孔的个数可以为1个（单片式），也可以为多个。晶片保持孔的大小根据被研磨的半导体晶片W的大小而被任意地变更。
此外，在粗研磨工序S5中，代替在图2中示出的双面研磨装置10而使用上述的图5中示出的那样的单面研磨装置30来对晶片表面和背面的每一个单面单面地进行粗研磨也可。
此外，也可以采用在镜面倒角研磨中使用的倒角研磨装置设置有氧化膜成膜机构的结构。此外，也可以采用以专用设备来实施镜面倒角研磨后的氧化膜形成的结构。也可以采用在镜面精加工研磨中使用的单面研磨装置的研磨前设置氧化膜成膜机构的结构。
除此之外，本发明实施时的具体的顺序和构造等也可以在能够达到本发明的目的的范围内采用其它的构造等。
实施例
接着，通过实施例和比较例来进一步详细地说明本发明，但是，本发明丝毫不被这些例子限定。
〔实施例1〕
作为半导体晶片W，准备了直径300mm、晶体取向（100）、掺杂了硼的硅晶片。
首先，使用在图2中示出的双面研磨装置10来对硅晶片的表面和背面进行了粗研磨，将粗研磨后的硅晶片的ESFQR调整到30~50nm的范围内。作为砂布，使用邵氏（shore）A硬度在80以上、90以下的范围内的聚氨酯，作为研磨液，使用含有平均粒径为50nm的硅胶的pH10~11的KOH水溶液。此外，关于粗研磨中的研磨加工余量，单面侧为10μm左右、表面和背面合计为20μm左右。
接着，对粗研磨后的硅晶片进行利用SC–1液的湿式清洗台洗涤。作为SC–1液，使用对氨水和过氧化氢水溶液以1︰1进行混合、将其纯水稀释至5~30倍而调制成的加温到50~80℃的SC–1液。
接着，使用在图3A和图3B中示出的倒角研磨装置20来对洗涤后的硅晶片的倒角部进行镜面研磨。作为砂布，使用Asker C硬度在55~56的范围内的无纺布，作为研磨液，使用含有平均粒径为50nm的硅胶磨粒的pH10~11的KOH水溶液。
接着，对镜面倒角研磨后的硅晶片进行利用SC–1液的湿式清洗台洗涤，在硅晶片的整个表面形成氧化膜。作为SC–1液，使用对氨水和过氧化氢水溶液以1︰1进行混合、将其纯水稀释至5~30倍而调制成的加温到50~80℃的SC–1液。所形成的氧化膜的膜厚为约1.1nm（约11Å）。
最后，使用在图5中示出的单面研磨装置30来对氧化膜形成后的硅晶片表面进行镜面精加工研磨，使得研磨加工余量为0.5µm。作为砂布，使用绒面革，作为研磨液，使用含有平均粒径为35nm的硅胶磨粒的pH10.2~10.8的氨水溶液。
〔实施例2〕
除了通过利用臭氧水溶液和氟化氢水溶液的旋转洗涤的重复来进行向硅晶片整个表面的氧化膜形成以外，与实施例1同样地制造半导体晶片W。
〔比较例1〕
除了在镜面倒角研磨工序后不对硅晶片形成氧化膜就进行镜面精加工研磨工序以外，与实施例1同样地制造半导体晶片W。
〔评价〕
准备多个在实施例1、2和比较例1中得到的硅晶片，针对这些硅晶片，使用平坦度测定器（KLA–Tencor公司制：Wafer Sight）来计算ESFQR。在此，关于扇区（位置尺寸），如图6所示那样，边缘除外区域（Edge Extension，边缘扩展）为1mm，将晶片全周以5°间隔分割为72份，构成扇区的径向的一边的扇区长度为30mm。再有，ESFQRmax表示晶片上的全部扇区的ESFQR中的最大值，ESFQRmean表示全部扇区的ESFQR的平均值。在图7中示出其结果。
根据图7很明显得到了如下结果：当在实施例1中ESFQRmean为约0.051µm、与此相对地、在比较例1中为约0.062µm时，实施例1与比较例1相比ESFQR品质改善了0.01µm左右。
此外，虽然未图示，但是对于实施例2也同样地得到了与比较例1相比ESFQR品质改善了0.01µm左右的结果。
根据该结果确认了：通过本发明的制造方法，边缘辗轧改善，晶片表面的外周部的平坦度提高。
附图标记的说明
W…半导体晶片。

Claims (5)

1.一种半导体晶片的制造方法，所述制造方法进行：
粗研磨工序，对半导体晶片的表面和背面进行粗研磨；
镜面倒角研磨工序，对所述粗研磨后的半导体晶片的倒角部进行镜面研磨；以及
镜面精加工研磨工序，使用对所述镜面倒角后的半导体晶片的一个面进行保持而对另一个面进行研磨的单面研磨装置，对所述半导体晶片的表面或者表面和背面进行镜面研磨，
所述制造方法的特征在于，
在所述镜面倒角研磨工序之后，将在所述半导体晶片的表面存在的氧化膜全部除去，之后，在所述半导体晶片的整个表面形成氧化膜，之后，进行所述镜面精加工研磨工序。
2.根据权利要求1所述的半导体晶片的制造方法，其特征在于，
所述氧化膜的形成是通过使用了同时包含氨水和过氧化氢水溶液的混合液的化学洗涤来进行的。
3.根据权利要求1所述的半导体晶片的制造方法，其特征在于，
所述氧化膜的形成是通过利用臭氧水溶液和氟化氢水溶液的旋转洗涤的重复来进行的。
4.根据权利要求1所述的半导体晶片的制造方法，其特征在于，
所述形成的氧化膜的膜厚为0.5nm以上、2nm以下。
5.根据权利要求1至权利要求4的任一项所述的半导体晶片的制造方法，其特征在于，
在所述镜面精加工研磨工序中的研磨加工余量为0.1μm以上、3μm以下。
CN201380030575.1A 2012-06-12 2013-06-12 半导体晶片的制造方法 Active CN104350583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012132637A JP6312976B2 (ja) 2012-06-12 2012-06-12 半導体ウェーハの製造方法
JP2012-132637 2012-06-12
PCT/JP2013/066230 WO2013187441A1 (ja) 2012-06-12 2013-06-12 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN104350583A CN104350583A (zh) 2015-02-11
CN104350583B true CN104350583B (zh) 2017-07-28

Family

ID=49758261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380030575.1A Active CN104350583B (zh) 2012-06-12 2013-06-12 半导体晶片的制造方法

Country Status (7)

Country Link
US (1) US9293318B2 (zh)
JP (1) JP6312976B2 (zh)
KR (1) KR101947614B1 (zh)
CN (1) CN104350583B (zh)
DE (1) DE112013002901B4 (zh)
TW (1) TWI509679B (zh)
WO (1) WO2013187441A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN105023839A (zh) * 2015-07-15 2015-11-04 中国电子科技集团公司第四十六研究所 一种制作双层结构硅片的方法
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107953225A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 半导体晶圆的抛光方法
CN106601590A (zh) * 2016-12-20 2017-04-26 上海电机学院 一种低损伤晶片减薄工艺
CN108807138A (zh) * 2017-04-28 2018-11-13 胜高股份有限公司 硅晶圆及其制造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
DE112019004610T5 (de) * 2018-09-14 2021-09-02 Sumco Corporation Waferhochglanzabschrägverfahren, verfahren zur herstellung von wafern und wafer
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
JP6939752B2 (ja) 2018-11-19 2021-09-22 株式会社Sumco シリコンウェーハのヘリカル面取り加工方法
US10964549B2 (en) * 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Limited Wafer polishing with separated chemical reaction and mechanical polishing
JP7021632B2 (ja) * 2018-12-27 2022-02-17 株式会社Sumco ウェーハの製造方法およびウェーハ
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
JP7348021B2 (ja) * 2019-10-15 2023-09-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
CN112992654A (zh) * 2021-02-07 2021-06-18 西安奕斯伟硅片技术有限公司 减少硅片体金属含量的抛光方法及清洗设备
CN114792622A (zh) * 2022-06-27 2022-07-26 西安奕斯伟材料科技有限公司 硅片加工方法及硅片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP3797065B2 (ja) * 2000-05-31 2006-07-12 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハの製造方法
JP4103310B2 (ja) * 2000-07-25 2008-06-18 信越半導体株式会社 シリコンウエーハの保管用水及び保管方法
KR100832942B1 (ko) * 2000-10-26 2008-05-27 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP2003142434A (ja) 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
KR20030053085A (ko) 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
JP4162211B2 (ja) 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
WO2006035864A1 (ja) * 2004-09-30 2006-04-06 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの洗浄方法
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
TWI370184B (en) 2006-09-06 2012-08-11 Sumco Corp Epitaxial wafer and method of producing same
JP5278549B2 (ja) * 2009-06-26 2013-09-04 株式会社Ｓｕｍｃｏ シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JP2013258226A (ja) 2013-12-26
TW201351497A (zh) 2013-12-16
TWI509679B (zh) 2015-11-21
WO2013187441A1 (ja) 2013-12-19
KR20150008488A (ko) 2015-01-22
DE112013002901T5 (de) 2015-02-19
DE112013002901B4 (de) 2024-05-02
US20150162181A1 (en) 2015-06-11
CN104350583A (zh) 2015-02-11
KR101947614B1 (ko) 2019-02-13
JP6312976B2 (ja) 2018-04-18
US9293318B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
CN104350583B (zh) 半导体晶片的制造方法
CN106170847B (zh) 半导体晶片的制造方法
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
TWI523094B (zh) Double-sided grinding method
EP1808887B1 (en) Production method of semiconductor wafer
US11148250B2 (en) Method for dressing polishing pads
JP6027346B2 (ja) 半導体ウェーハの製造方法
US20020037650A1 (en) Semiconductor wafer and method for fabrication thereof
WO2012002525A1 (ja) シリコンウェーハの研磨方法
JP2009081186A (ja) 半導体ウェハの製造方法
CN104802071A (zh) 化学机械抛光方法
KR102692387B1 (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
JP3617665B2 (ja) 半導体ウェーハ用研磨布
TW201527044A (zh) 晶圓的雙面硏磨方法
WO1998011600A1 (fr) Procede de faconnage de tranches de semi-conducteur
JP6330628B2 (ja) ガラス基板の製造方法
JP6717706B2 (ja) ウェハの表面処理装置
TW201839836A (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JPWO2010119833A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2018032735A (ja) ウェハの表面処理方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法
JP5545536B2 (ja) ウェーハの研磨方法、研磨パッド、研磨装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant