CN104349592A - 多层电路板及其制作方法 - Google Patents
多层电路板及其制作方法 Download PDFInfo
- Publication number
- CN104349592A CN104349592A CN201310345680.6A CN201310345680A CN104349592A CN 104349592 A CN104349592 A CN 104349592A CN 201310345680 A CN201310345680 A CN 201310345680A CN 104349592 A CN104349592 A CN 104349592A
- Authority
- CN
- China
- Prior art keywords
- conductive
- copper foil
- layer
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种多层电路板，其包括多层导电线路层及多层绝缘基材，每层绝缘基材设置于相邻的两层导电线路层之间，每层绝缘基材内形成有多个通孔，每个通孔内填充有导电膏，每个通孔内的导电膏的相对两端形成有导电性高分子膜层，所述导电性高分子膜层连接于导电膏与导电线路层之间。本发明还提供所述多层电路板的制作方法。
Description
技术领域
本发明涉及电路板制作技术，尤其涉及一种电路板及其制作方法。
背景技术
随着电子产品往小型化、高速化方向的发展，电路板也从单面电路板、双面电路板往多层电路板方向发展。多层电路板是指具有多层导电线路的电路板，其具有较多的布线面积、较高互连密度，因而得到广泛的应用，参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
现有技术中，任意层全层导通孔（ALIVH）结构多层电路板的制作方法通常包括步骤：提供绝缘基材；在绝缘基材内形成多个通孔；在通孔内形成导电膏，得到第一基板；在第一基板的两侧压合铜箔层，使得通孔内的导电膏与铜箔层相接触；将铜箔层制作形成导电线路层，得到第二基板；将第一基板设置于两个第二基板之间，并进行压合，从而得到多层电路板。在上述的制作过程中，由于形成的通孔的孔径较小，填充的导电膏的横截面积也相对较小，这样，导电膏与铜箔层接触的面积也较小，并且，导电膏与铜箔层之间的结合力也很小，从而导致制作得到的多层电路板的信赖性较差。
发明内容
因此，有必要提供一种能够提高电路板信赖性的多层电路板制作方法及制得的多层电路板。
一种多层电路板，其包括多层导电线路层及多层绝缘基材，每层绝缘基材设置于相邻的两层导电线路层之间，每层绝缘基材内形成有多个通孔，每个通孔内填充有导电膏，每个通孔内的导电膏的相对两端形成有导电性高分子膜层，所述导电性高分子膜层连接于导电膏与导电线路层之间。
一种多层电路板的制作方法，包括步骤：提供2N-1个绝缘基材，N为大于或者等于2的自然数；在每个绝缘基材内形成多个通孔；在每个绝缘基材的通孔内填充导电膏；在每个导电膏从通孔露出的相对两端分别形成导电性高分子膜层，得到2N-1第一基板；在其中N-1个第一基板的相对两个表面分别压合第一铜箔和第二铜箔，使得导电性高分子膜与第一铜箔和第二铜箔相接触；将第一铜箔制作形成第一导电线路层，将第二铜箔制作形成第二导电线路层，得到N-1个第二基板；提供一个第三铜箔和第四铜箔，将N-1个第二基板及另外的N个第一基板压合于第三铜箔和第四铜箔之间，并使得相邻的两个第一基板之间之后一个第二基板，相邻的第二基板之间只有一个基板；以及将第三铜箔制作形成第三导电线路层，将第四铜箔制作形成第四导电线路层，从而得到2N层电路板。
一种多层电路板的制作方法，包括步骤：提供2N个绝缘基材，N为大于或者等于2的自然数；在每个绝缘基材内形成多个通孔；在每个绝缘基材的通孔内填充导电膏；在每个导电膏从通孔露出的相对两端分别形成导电性高分子膜层，得到2N第一基板；在其中N个第一基板的相对两个表面分别压合第一铜箔和第二铜箔，使得导电性高分子膜与第一铜箔和第二铜箔相接触；将第一铜箔制作形成第一导电线路层，将第二铜箔制作形成第二导电线路层，得到N个第二基板；提供一个第三铜箔，将N个第二基板及另外的N个第一基板压合于第三铜箔和另一个第二基板之间，并使得相邻的两个第一基板之间之后一个第二基板，相邻的第二基板之间只有一个基板；以及将第三铜箔制作形成第三导电线路层，从而得到2N+1层电路板。
本技术方案提供的多层电路板及其制作方法，在每个绝缘基材的通孔内的导电膏的两端分别形成有导电性高分子膜层，由于与绝缘基材相邻的导电线路层与导电膏之间形成有导电性高分子膜层，其与导电膏及导电线路层之间的结合力均较强。相比于现有技术中导电膏直接与导电线路层相接触，能够提高电路板的信赖性。
附图说明
图1是本技术方案实施例提供的绝缘基材并在绝缘基材的相对两个表面形成保护层后的剖面示意图。
图2是图1的绝缘基材及保护层内形成通孔后的剖面示意图。
图3是图2的导电孔内形成导电膏后的剖面示意图。
图4是图3的导电膏的相对两个端面形成导电性高分子膜层后的剖面示意图。
图5是图4的保护膜被去除得到第一基板后的剖面示意图。
图6是图5的第一基板的相对两个表面压合第一铜箔和第二铜箔后的剖面示意图。
图7是图6的第一铜箔制作形成第一导电线路层，并将第二铜箔制作形成第二导电线路层后得到第二基板的剖面示意图。
图8是压合第三铜箔、第一基板、第二基板及第四铜箔得到多层基板的剖面示意图。
图9是本技术方案制作的多层电路板的剖面示意图。
图10是图9的多层电路板的相对两侧形成防焊层后的剖面示意图。
主要元件符号说明
| 绝缘基材 | 110 |
| 保护层 | 120 |
| 通孔 | 111 |
| 导电膏 | 130 |
| 导电性高分子膜层 | 140 |
| 第一端面 | 131 |
| 第二端面 | 132 |
| 第一基板 | 10 |
| 第一表面 | 11 |
| 第二表面 | 12 |
| 第一铜箔 | 151 |
| 第二铜箔 | 152 |
| 第一导电线路层 | 161 |
| 第二导电线路层 | 162 |
| 第二基板 | 20 |
| 第三铜箔 | 171 |
| 第四铜箔 | 172 |
| 多层基板 | 30 |
| 第三导电线路层 | 181 |
| 第四导电线路层 | 182 |
| 多层电路板 | 100 |
| 第一防焊层 | 191 |
| 第一开口 | 1911 |
| 第二防焊层 | 192 |
| 第二开口 | 1921 |
| 第一电性连接垫 | 1811 |
| 第二电性连接垫 | 1821 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的电路板及其制作方法作进一步的详细说明。
本技术方案实施例提供的多层电路板的制作方法包括以下步骤：
第一步，请参阅图1，提供多个绝缘基材110，并在每个绝缘基材110的相对两个表面形成保护层120。
所述绝缘基材110可以为环氧树脂玻纤布层压板。所述保护层可以为可剥离的对苯二甲酸乙二酯（PET）膜，也可以为其他可剥离膜。
第二步，请参阅图2，在每个绝缘基材110内形成多个通孔111。
所述多个通孔111可以采用激光烧蚀形成，多个通孔111的分布方式可以根据欲制作的电路板的设计进行设定。本实施例中，通孔111也贯穿绝缘基材110相对两侧的保护层120。
第三步，请参阅图3，在每个绝缘基材110的通孔111内填充导电膏130。
所述导电膏130可以为导电铜膏。所述导电膏130完全填充所述通孔111。所述导电膏130可以通过塞孔的方式形成于每个通孔111内。每个通孔111内的导电膏130具有相对的第一端面131和第二端面132。
第四步，请参阅图4，在每个通孔111内的导电膏130的第一端面131和第二端面132分别形成导电性高分子膜层140。
所述导电性高分子膜层140可以通过印刷的方式形成于每个通孔111内的导电膏130的第一端面131和第二端面132。所述导电性高分子膜层140可以通过印刷包括导电性高分子的油墨或者导电性高分子的溶液形成。所述导电性高分子可以为聚苯胺、聚吡咯或聚噻吩。或者为苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚乙撑二氧噻吩或者聚2，5-二甲氧苯胺等。
第五步，请参阅图5，去除每个绝缘基材110两相对表面的保护层120，得到第一基板10。
本实施例中，以制作四层电路板为例来进行说明多层电路板的制作方法，所以，本技术方案仅需制作三个第一基板10。当制作更多层的电路板时，可以根据需要制作更多层的第一基板10。第一基板10具有相对的第一表面11和第二表面12。
第六步，请参阅图6，在其中一个第一基板10的第一表面11压合第一铜箔151，在第二表面12压合第二铜箔152。
本实施例中，采用热压合的方式将第一铜箔151和第二铜箔152压合于第一基板10。在压合过程中，导电膏130和绝缘基材110软化，从而使得凸出于绝缘基材110的导电性高分子膜层140和导电膏130均埋入于通孔111内。导电性高分子膜层140的一表面与导电膏130相接触，另一相对表面与铜箔相接触。由于导电膏130为金属粉末与有机载体调整而形成的膏体，导电性高分子膜层140也为有机材料，因此导电性高分子膜层140与导电膏130之间的结合力较强。由于导电性高分子膜层140中的导电性高分子中含有-NH2端基或者-SH端基，由于范德华力的作用，导电性高分子膜层140内的-NH2端基或者-SH端基对铜箔内的铜具有较强的吸附力，从而使得导电性高分子膜层140与导电膏130之间的结合力增强。
第七步，请参阅图7，将所述第一铜箔151制作形成第一导电线路层161，将第二铜箔152制作形成第二导电线路层162，得到第二基板20。
本实施例中，可以通过影像转移工艺及蚀刻工艺，选择性去除部分第一铜箔151，得到第一导电线路层161，选择性去除部分第二铜箔152，得到第二导电线路层162，从而得到第二基板20。
第八步，请参阅图8，提供第三铜箔171和第四铜箔172，并将两个第一基板10和一个第二基板20设置于第三铜箔171和第四铜箔172之间，第二基板20位于两个第一基板10之间，并压合两个第一基板10、一个第二基板20、第三铜箔171和第四铜箔172，得到多层基板30。
由于第一基板10的导电膏130的两端也形成有导电性高分子膜层140，这样，第一基板10的导电性高分子膜层140与导电膏130及第三铜箔171或者第四铜箔172之间的结合力也较强。
第九步，请参阅图9，将第三铜箔171制作形成第三导电线路层181，将第四铜箔172制作形成第四导电线路层182，从而得到多层电路板100。
本实施例中，可以通过影像转移工艺及蚀刻工艺，选择性去除部分第三铜箔171，得到第三导电线路层181，选择性去除部分第四铜箔172，得到第四导电线路层182。
请参阅图10，本技术方案提供的多层电路板的制作方法，还可以包括形成防焊层的步骤。即在第三导电线路层181的表面及从第三导电线路层181露出的绝缘基材110的表面形成第一防焊层191，所述第一防焊层191内形成有多个第一开口1911，部分第三导电线路层181从所述第一开口1911露出，形成第一电性连接垫1811。在第四导电线路层182的表面及从第四导电线路层182露出的绝缘基材110的表面形成第二防焊层192，所述第二防焊层192内形成有多个第二开口1921，部分第四导电线路层182从所述第二开口1921露出，形成第二电性连接垫1821。
可以理解的是，本技术方案提供的多层电路板制作方法用于制作更多层的电路板时，可以提供更多个的绝缘基材110，从而制作得到更多的第一基板10和第二基板20，通过堆叠第一基板10和第二基板20，使得相邻的绝缘基材之间仅有一个导电线路层，经过压合和外层导电线路的制作，即可得到更多层的电路板。
当制作2N层电路板时，N为大于或者等于2的自然数，可以制作出N个第一基板10及N-1个第二基板20，在压合时，将N个第一基板10及N-1个第二基板20设置于两个铜箔之间，相邻的两个第一基板10之间设置一个第二基板20，并且每个所述铜箔与第一基板10相邻，经过压合之后，再将位于外侧的两个铜箔制作形成导电线路，即可得到2N层电路板。
当制作2N+1层电路板时，N为大于或者等于2的自然数可以制作出N个第一基板10及N个第二基板20，在压合时，将N个第一基板10及N个第二基板20交替设置，并在最外侧的第一基板10一侧设置铜箔，经过压合之后，再将位于外侧的铜箔制作形成导电线路，即可得到2N+1层电路板。
请参阅图，本技术方案提供一种多层电路板，其包括三层绝缘基材110、第一导电线路层161、第二导电线路层162、第三导电线路层181和第四导电线路层182。每层绝缘基材110设置于相邻的两层导电线路层（第一导电线路层161、第二导电线路层162、第三导电线路层181和第四导电线路层182）之间。每层绝缘基材110内形成有通孔111，每个通孔111内填充有导电膏130，每个通孔111内的导电膏130与相邻的导电线路层之间形成有导电性高分子膜层140。所述导电性高分子膜层140内包括有导电性高分子，所述导电性高分子可以为聚苯胺、聚吡咯或聚噻吩，或者为苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物，如聚乙撑二氧噻吩或者聚2，5-二甲氧苯胺等。
本技术方案提供的多层电路板及其制作方法，在每个绝缘基材的通孔内的导电膏的两端分别形成有导电性高分子膜层，由于与绝缘基材相邻的导电线路层与导电膏之间形成有导电性高分子膜层，其与导电膏及导电线路层之间的结合力均较强。相比于现有技术中导电膏直接与导电线路层相接触，能够提高电路板的信赖性。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种多层电路板，其包括多层导电线路层及多层绝缘基材，每层绝缘基材设置于相邻的两层导电线路层之间，每层绝缘基材内形成有多个通孔，每个通孔内填充有导电膏，每个通孔内的导电膏的相对两端形成有导电性高分子膜层，所述导电性高分子膜层连接于导电膏与导电线路层之间。
2.如权利要求1所述的多层电路板，其特征在于，所述导电性高分子膜层包括导电性高分子，所述导电性高分子为聚苯胺、聚吡咯、聚噻吩、苯胺衍生物的聚合物、吡咯衍生物的聚合物或者噻吩衍生物的聚合物。
3.如权利要求1所述的多层电路板，其特征在于，所述导电性高分子膜层包括导电性高分子，所述导电性高分子为聚乙撑二氧噻吩或者聚2，5-二甲氧苯胺。
4.如权利要求1所述的多层电路板，其特征在于，所述导电线路层的材料为铜，所述导电膏为铜膏。
5.一种多层电路板的制作方法，包括步骤：
提供2N-1个绝缘基材，N为大于或者等于2的自然数；
在每个绝缘基材内形成多个通孔；
在每个绝缘基材的通孔内填充导电膏；
在每个导电膏从通孔露出的相对两端分别形成导电性高分子膜层，得到2N-1第一基板；
在其中N-1个第一基板的相对两个表面分别压合第一铜箔和第二铜箔，使得导电性高分子膜与第一铜箔和第二铜箔相接触；
将第一铜箔制作形成第一导电线路层，将第二铜箔制作形成第二导电线路层，得到N-1个第二基板；
提供一个第三铜箔和第四铜箔，将N-1个第二基板及另外的N个第一基板压合于第三铜箔和第四铜箔之间，并使得相邻的两个第一基板之间之后一个第二基板，相邻的第二基板之间只有一个基板；以及
将第三铜箔制作形成第三导电线路层，将第四铜箔制作形成第四导电线路层，从而得到2N层电路板。
6.一种多层电路板的制作方法，包括步骤：
提供2N个绝缘基材，N为大于或者等于2的自然数；
在每个绝缘基材内形成多个通孔；
在每个绝缘基材的通孔内填充导电膏；
在每个导电膏从通孔露出的相对两端分别形成导电性高分子膜层，得到2N第一基板；
在其中N个第一基板的相对两个表面分别压合第一铜箔和第二铜箔，使得导电性高分子膜与第一铜箔和第二铜箔相接触；
将第一铜箔制作形成第一导电线路层，将第二铜箔制作形成第二导电线路层，得到N个第二基板；
提供一个第三铜箔，将N个第二基板及另外的N个第一基板压合于第三铜箔和另一个第二基板之间，并使得相邻的两个第一基板之间之后一个第二基板，相邻的第二基板之间只有一个基板；以及
将第三铜箔制作形成第三导电线路层，从而得到2N+1层电路板。
7.如权利要求6所述的多层电路板的制作方法，其特征在于，所述导电性高分子膜层通过在导电膏的相对两端印刷含有导电性高分子的油墨或者导电性高分子的溶液形成。
8.如权利要求7所述的多层电路板的制作方法，其特征在于，所述所述导电性高分子为聚苯胺、聚吡咯、聚噻吩、苯胺衍生物的聚合物、吡咯衍生物的聚合物或者噻吩衍生物的聚合物。
9.如权利要求7所述的多层电路板的制作方法，其特征在于，在每个绝缘基材内形成多个通孔之前，还包括在绝缘基材的相对两表面分别形成保护层，并在在每个导电膏从通孔露出的相对两端分别形成导电性高分子膜层之后，将所述保护层从绝缘基材的表面去除。
10.如权利要求7所述的多层电路板的制作方法，其特征在于，所述导电膏为导电铜膏。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310345680.6A CN104349592B (zh) | 2013-08-09 | 2013-08-09 | 多层电路板及其制作方法 |
| TW102129413A TWI531286B (zh) | 2013-08-09 | 2013-08-16 | 多層電路板及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310345680.6A CN104349592B (zh) | 2013-08-09 | 2013-08-09 | 多层电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104349592A true CN104349592A (zh) | 2015-02-11 |
| CN104349592B CN104349592B (zh) | 2017-08-25 |
Family
ID=52504095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310345680.6A Active CN104349592B (zh) | 2013-08-09 | 2013-08-09 | 多层电路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104349592B (zh) |
| TW (1) | TWI531286B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022732A (zh) * | 2016-10-28 | 2018-05-11 | 三星电机株式会社 | 电感器、主体及制造电感器的方法 |
| CN110366329A (zh) * | 2018-04-10 | 2019-10-22 | 电连技术股份有限公司 | 一种多层基板的制造方法及多层基板 |
| CN114126208A (zh) * | 2020-08-28 | 2022-03-01 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
| CN114938584A (zh) * | 2022-06-17 | 2022-08-23 | 广东依顿电子科技股份有限公司 | 一种通过碳油塞孔导通线路板各层的方法 |
| JP7151784B2 (ja) | 2018-12-13 | 2022-10-12 | 株式会社村田製作所 | 樹脂多層基板および電子機器 |
| CN119364644A (zh) * | 2024-12-24 | 2025-01-24 | 深圳市鑫荣进绝缘材料有限公司 | 铝基电路板制作方法及铝基电路板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040246690A1 (en) * | 2002-06-26 | 2004-12-09 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board, method for producing same and semiconductor device |
| CN102942840A (zh) * | 2012-11-05 | 2013-02-27 | 大连理工大学 | 一种具有强粘附性的导电高分子聚苯胺/三氧化二锰复合涂层及其制法 |
| TWI396269B (zh) * | 2007-10-17 | 2013-05-11 | Unimicron Technology Corp | 電路板之製法 |
-
2013
- 2013-08-09 CN CN201310345680.6A patent/CN104349592B/zh active Active
- 2013-08-16 TW TW102129413A patent/TWI531286B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040246690A1 (en) * | 2002-06-26 | 2004-12-09 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board, method for producing same and semiconductor device |
| TWI396269B (zh) * | 2007-10-17 | 2013-05-11 | Unimicron Technology Corp | 電路板之製法 |
| CN102942840A (zh) * | 2012-11-05 | 2013-02-27 | 大连理工大学 | 一种具有强粘附性的导电高分子聚苯胺/三氧化二锰复合涂层及其制法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022732A (zh) * | 2016-10-28 | 2018-05-11 | 三星电机株式会社 | 电感器、主体及制造电感器的方法 |
| US10811182B2 (en) | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
| CN110366329A (zh) * | 2018-04-10 | 2019-10-22 | 电连技术股份有限公司 | 一种多层基板的制造方法及多层基板 |
| JP7151784B2 (ja) | 2018-12-13 | 2022-10-12 | 株式会社村田製作所 | 樹脂多層基板および電子機器 |
| CN114126208A (zh) * | 2020-08-28 | 2022-03-01 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
| CN114938584A (zh) * | 2022-06-17 | 2022-08-23 | 广东依顿电子科技股份有限公司 | 一种通过碳油塞孔导通线路板各层的方法 |
| CN114938584B (zh) * | 2022-06-17 | 2023-06-20 | 广东依顿电子科技股份有限公司 | 一种通过碳油塞孔导通线路板各层的方法 |
| CN119364644A (zh) * | 2024-12-24 | 2025-01-24 | 深圳市鑫荣进绝缘材料有限公司 | 铝基电路板制作方法及铝基电路板 |
| CN119364644B (zh) * | 2024-12-24 | 2025-03-18 | 深圳市鑫荣进绝缘材料有限公司 | 铝基电路板制作方法及铝基电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201515537A (zh) | 2015-04-16 |
| CN104349592B (zh) | 2017-08-25 |
| TWI531286B (zh) | 2016-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| CN104349592B (zh) | 多层电路板及其制作方法 | |
| CN104349574B (zh) | 电路板及其制作方法 | |
| TWI469700B (zh) | 具有內埋元件的電路板及其製作方法 | |
| TWI498067B (zh) | 多層電路板及其製作方法 | |
| CN104244614A (zh) | 多层电路板及其制作方法 | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| CN103857209A (zh) | 多层电路板及其制作方法 | |
| CN103635005B (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN103517583B (zh) | 多层电路板及其制作方法 | |
| KR20110028951A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| CN103635007B (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN104254213A (zh) | 多层电路板及其制作方法 | |
| TWI414217B (zh) | 嵌入式多層電路板及其製作方法 | |
| US11297722B2 (en) | Multi-layered circuit board | |
| CN103582322B (zh) | 多层线路板及其制作方法 | |
| CN103889165B (zh) | 具有内埋元件的电路板及其制作方法 | |
| KR20120135318A (ko) | 부품 내장 기판 | |
| JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
| CN103781281A (zh) | 电路板及其制作方法 | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| CN103298247A (zh) | 电路板及其制作方法 | |
| CN106341945A (zh) | 一种柔性线路板及其制作方法 | |
| CN102083282B (zh) | 电路板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170307 Address after: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3 Applicant after: Fuku Precision Components (Shenzhen) Co., Ltd. Applicant after: Peng Ding Polytron Technologies Inc Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd. Applicant before: Zhending Technology Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan Applicant after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd Applicant after: Peng Ding Polytron Technologies Inc Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3 Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd. Applicant before: Peng Ding Polytron Technologies Inc |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |