[go: up one dir, main page]

CN104347614A - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN104347614A
CN104347614A CN201410302847.5A CN201410302847A CN104347614A CN 104347614 A CN104347614 A CN 104347614A CN 201410302847 A CN201410302847 A CN 201410302847A CN 104347614 A CN104347614 A CN 104347614A
Authority
CN
China
Prior art keywords
region
semiconductor region
conductivity type
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410302847.5A
Other languages
English (en)
Inventor
宋寅赫
朴在勋
严基宙
徐东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104347614A publication Critical patent/CN104347614A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

本发明公开了功率半导体器件及其制造方法。其中，该功率半导体器件包括：第一导电类型的第一半导体区；形成于第一半导体区中并且为第二导电类型的第二半导体区；形成于第二半导体区之上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的源极区，其中，第二半导体区包括从器件的下部沿该器件的高度方向延伸形成的1至n层，并且在第n层的第二半导体区的最宽宽度为Pn的情况下，P1<Pn，其中，n≥2。

Description

功率半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2013年8月9日向韩国知识产权局提交的第10-2013-0094957号韩国专利申请的权益，其全部的公开内容通过引用并入本文。
技术领域
本技术涉及功率半导体器件及其制造方法。
背景技术
通常，功率半导体器件被广泛用以控制电机或者作为诸如反相器等的各种开关器件的元件。
详细地，功率半导体器件(电源设备中所用的半导体器件)是优化转换或控制功率的电源设备的核心组件。
与普通的半导体器件相比，功率半导体器件具有较高的击穿电压、较高的电流水平、以及较高的频率。
作为典型的功率半导体器件，存在金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)等等。
IGBT和MOSFET基本具有npn结结构。即，两个二极管彼此连接以便其整流方向彼此相对，使得在平常时间电流不在其中流动。
然而，在正(+)电压被施加至利用氧化物以与p-型半导体区绝缘的方式形成的栅极的情况下，p-型半导体区中的电子被吸引，这样使得在p-型半导体区和氧化物彼此邻接的位置处形成导电沟道。
电流通过导电沟道在发射极与集电极之间或者在源极和漏极之间流动。
与IGBT不同，MOSFET是仅具有电子流或空穴电流的流的器件。
这种MOSFET的代表性特征是正向压降和击穿电压。
在MOSFET中，因为器件的电流可通过其流动的通路被限制为沟道，器件的电流密度低，所以正向压降大。
此外，为了增大功率半导体器件在截止状态中的击穿电压，功率半导体器件的漂移层应该厚，并且其杂质的浓度应该低，这必然引起正向压降。
为了利用其间的权衡关系改善正向压降和击穿电压，引入了具有RESURF结构的MOSFET。
RESURF结构是这样一种结构，其中，通过在n-型漂移层中形成p-型半导体区来在器件的宽度方向或者横向方向交替形成p-型半导体区和n-型半导体区。
在这种具有RESURF结构的MOSFET中，由于电荷补偿效应可以获得诸如薄漂移层中的高外延层浓度、高击穿电压和低正向压降的特征。
通常，当反向电压被施加至功率半导体器件时，由于电场的存在耗尽区被扩展。
当反向电压增大时，耗尽区也增大。因此，为了获得高击穿电压应该提供足以扩展耗尽区的空间。
如上所述，在RESURF结构中，n-型半导体区和p-型半导体区交替形成。
通常，p-型半导体区和n-型半导体区沿半导体器件的纵向方向或高度方向形成以具有彼此相似的宽度。然而，由于制作工艺的限制，下p-型半导体区具有比n-型半导体区更宽的宽度。
在这种情况下，当所施加的反向电压逐渐增大时不存在足以扩展耗尽区的空间，所以击穿电压减小。
因此，需要一种通过具有RESURF结构以及具有高于根据现有技术的具有RESURF结构的功率半导体器件的击穿电压而具有正向压降效果的功率半导体器件。
下列现有技术文献(专利文献1)涉及绝缘半导体器件及其制造方法。然而，专利文献1未公开这样的特征，即，第二导电类型柱的宽度和浓度各自沿器件的纵向方向或高度方向改变。
【现有技术文献】
(专利文献1)韩国专利申请公开号2011-0087392
发明内容
本技术的一个方面可以提供一种能够降低正向压降并具有高击穿电压的功率半导体器件及其制造方法。
根据本技术的一个方面，一种功率半导体器件可以包括：第一导电类型的第一半导体区；形成于第一半导体区中并且为第二导电类型的第二半导体区；形成于第二半导体区之上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的源极区，其中，第二半导体区包括从其下部沿器件的纵向或高度方向形成的第1至第n层，并且当第n层的第二半导体区沿器件的宽度的方向或横向的最长部分的长度为Pn时，P1<Pn(n≥2)。
当第n层的第二半导体区沿器件的宽度的方向或横向的最长部分的长度为Pn时，Pn-1<Pn(n≥2)。
当在第n层的第二半导体区中的第二导电类型杂质的浓度在器件的纵向或高度方向上为最高的部分的杂质的浓度为Dn时，D1<Dn(n≥2)。
功率半导体器件可进一步包括延伸通过阱区进入第二半导体区的第1层的部分中的沟槽。
根据本技术的另一个方面，一种功率半导体器件可以包括：第一导电类型的第一半导体区；形成于第一半导体区中并且为第二导电类型的第二半导体区；形成于第二半导体区之上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的源极区，其中，第二半导体区包括从器件的下部沿器件的高度方向向上延伸或纵向延伸形成的1至n层，并且当第n层的第二半导体区中的第二导电类型杂质的浓度沿器件的高度方向或纵向上为最高的部分处的杂质的浓度为Dn时，D1<Dn(n≥2)。
当在第n层的第二半导体区中的第二导电类型杂质的浓度在器件的高度方向或纵向上为最高的部分处的杂质的浓度为Dn时，Dn-1<Dn(n≥2)。
功率半导体器件可进一步包括延伸通过阱区进入第二半导体区的第1层的部分中的沟槽。
根据本技术的另一个方面，一种功率半导体器件可以包括：第一导电类型的第一半导体区；形成于第一半导体区中并且为第二导电类型的第二半导体区；形成于第二半导体区上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的源极区，其中，第二半导体区包括从器件的下部沿器件的纵向或高度方向形成的第1至第n层，功率半导体器件进一步包括延伸通过阱区进入第二半导体区的第一层的部分的沟槽。
沟槽可具有其上部比其下部更宽的宽度。
沟槽可具有锥形形状或阶梯形状。
沟槽可填充有第二导电类型材料和二氧化硅中至少之一。
第二半导体区和沟槽彼此邻接的部分中的第二半导体区的杂质浓度在朝向沟槽的器件的横向或宽度方向上可降低。
根据本技术的另一个方面，一种功率半导体器件可以包括：第一导电类型的第一半导体区；形成于第一半导体区中并且为第二导电类型的第二半导体区；形成于第二半导体区上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的源极区，其中，第二半导体区包括从其下部沿器件的纵向或高度方向形成的第1至第n层，并且当形成于第n层的第二半导体区中的耗尽区在器件的横向或宽度方向上最长的间隙的长度为Rn时，R1<Rn(n≥2)。
当形成于第n层的第二半导体区中的耗尽区在器件的横向或宽度方向上最长间隙的宽度为Rn时，Rn-1<Rn(n≥2)。
根据本技术的另一个方面，一种功率半导体器件可以包括：第一导电类型的第一半导体区；形成于第一半导体区中并且具有在器件的横向或宽度方向上交替形成的第二半导体区和第三半导体区的第二导电类型的RESURF层，第二半导体区为第二导电类型并且第三半导体区为第一导电类型；形成于第二半导体区上并且为第二导电类型的阱区；以及形成于阱区中并且为第一导电类型的的源极区，其中，RESURF层包括从其下部沿器件的纵向或高度方向形成的第1至第n RESURF层，当形成于第nRESURF层中的第三半导体区在器件的横向或宽度方向上最短部分的长度为Qn时，Q1>Qn(n≥2)。
在形成于第n RESURF层中的第三半导体区在器件的横向或宽度方向上最窄部分的长度为Qn的情况下，Qn-1>Qn(n≥2)。
当第n RESURF层的第二半导体区中在第二导电类型杂质的浓度在器件的纵向或高度方向上为最高的部分处的杂质的浓度为Dn时，D1<Dn(n≥2)。
功率半导体器件可进一步包括延伸通过阱区进入第一RESURF层的第二半导体区的部分的沟槽。
根据本技术的另一个方面，一种制造功率半导体器件的方法可包括：制备第一导电类型的第一半导体区；通过蚀刻第一半导体区的部分以及植入第二导电类型杂质形成第n层的第二半导体区；通过从第n层的第二半导体区域蚀刻第一半导体区的部分以及植入第二导电类型杂质形成第(n-1)层的第二半导体区；向蚀刻部分加入填充材料；通过植入第二导电类型杂质在第二半导体区上形成阱区；以及通过植入第一导电类型杂质在阱区中形成源极区，其中，重复执行第(n-1)层的第二半导体区的形成直至n-1变成1。
填充材料可以是第二导电类型材料或二氧化硅。
在第n层的第二半导体区的形成以及第(n-1)层的第二半导体区的形成中至少一个可包括植入并热处理第二导电类型杂质。
在第n层的第二半导体区的形成以及第(n-1)层的第二半导体区的形成中，当植入第n层的第二导电类型杂质的浓度为In时，可植入第二导电类型杂质以满足以下等式：I1<In(n≥2)。
附图说明
从以下结合附图的详细说明中，将更清楚地理解本技术的以上及其他的方面、特征和其他部分，在附图中：
图1是根据本技术的示例性实施方式的功率半导体器件的示意性截面图；
图2是示出根据本技术的示例性实施方式的功率半导体器件和根据现有技术的MOSFET的VDS-ID的图表；
图3A至图3D是示出根据本技术的示例性实施方式的功率半导体器件的截止状态中耗尽区的扩展的示图；
图4是根据本技术示例性实施方式的功率半导体器件的示意性截面图；
图5A和5B分别是示出沿图4的线A-A’和B-B’的第二导电类型杂质的浓度的示图；
图6是根据本技术的另一示例性实施方式的功率半导体器件的示意性截面图；
图7A和7B分别是示出沿图6的线C-C’和D-D’的第二导电类型杂质的浓度的示图；
图8A至图8D是示出根据本技术的另一示例性实施方式的功率半导体器件的截止状态中耗尽区的扩展的示图；
图9A至图9H是示意性地示出了根据本技术示例性实施方式的制造功率半导体器件的方法的示图；以及
图10是根据本技术的另一示例性实施方式的功率半导体器件的示意性截面图。
具体实施方式
在下文中，将参照附图详细说明本技术的实施方式。然而，本公开可以许多不同的形式来体现并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使本公开详尽和完整，并且向本领域中的技术人员传达本公开的一般范围。在附图中，为清楚起见，元件的形状和尺寸可被放大，并且通篇的相同参考标号将用于表示相同的或者相似的元件。
电源开关可以由功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、几种类型的半导体闸流管、以及与前述的器件类似的器件中任何一个来实施。将根据MOSFET详细地描述本文公开的大多数新技术。然而，本文公开的本技术的几个示例性实施方式并不限于MOSFET，但除了MOSFET以外，也可应用于包括功率IGBT和几种类型的半导体闸流管的其他类型的电源开关技术。此外，将本技术的几个示例性实施方式描述为包括特定的p-型和n-型区。然而，本文公开的几种区的导电类型可类似地应用于具有与其相反的导电类型的器件。
此外，本文使用的n-型和p-型可被定义为第一导电类型或第二导电类型。同时，第一和第二导电类型意指彼此相比不同的导电类型。
此外，通常，‘+’意指区被重掺杂的状态以及‘-’意为区被轻掺杂的状态。
本文所用的耗尽区意指由于具有不同的导电类型的半导体区之间的邻接所引起的电子与空穴之间的组合而不存在载流子的区。
图1为根据本技术示例性实施方式的功率半导体器件的示意截面图。
参考图1描述根据本技术的示例性实施方式的功率半导体器件的结构。
根据本技术的示例性实施方式的功率半导体器件可包括：漂移层10a和10b、第一半导体区10、具有第二导电类型的阱区30、以及具有第一导电类型的源极区40。
详细地，根据本技术示例性实施方式的功率半导器件可包括：第一导电类型的第一半导体区10；形成于第一半导体区10中的、第二导电类型的第二半导体区22a、22b、22c和22d；形成于第二半导体区22a、22b、22c和22d之上的、第二导电类型的阱区30；以及形成于阱区30中的、第一导电类型的源极区40，其中，第二半导体区22a、22b、22c和22d包括从其下部形成的并沿器件的高度方向向上延伸的1至n层。
第一半导体区10可用作漂移层。
半导体区10可包括：第一漂移层10a、1至n的RESURF层11a、11b、11c和11d、以及形成在器件的高度方向上的第二漂移层10b。
第二半导体区22a、22b、22c和22d可包括沿器件的高度看从器件的下部开始形成的第1至第n层。
此外，根据本技术示例性实施方式的功率半导体器件可包括：为第一导电类型的第一半导体区10；形成在第一半导体区10中并具有沿器件的宽度方向交替形成的第二半导体区22a、22b、22c和22d与第三半导体区21a、21b、21c和21d的RESURF层11a、11b、11c和11d，第二半导体区22a、22b、22c和22d为第二导电类型并且第三半导体区21a、21b、21c和21d为第一导电类型；形成于第二半导体区22a、22b、22c和22d之上并且为第二导电类型的阱区30；以及形成于阱区30中并为第一导电类型的源极区40，其中，RESURF层11a、11b、11c和11d包括沿器件的高度方向从器件的下部开始形成的1至n的RESURF层11a、11b、11c和11d。
第三半导体区21a、21b、21c和21d可包括沿器件的高度方向从器件的下部开始形成的1至n层。
功率半导体器件的第一半导体区10可具有源极区40、阱区30、以及形成于其上表面上的第二漂移层10b。
第一半导体区10可具有形成于其上表面上的栅极50以覆盖源极区40、阱区30的上部、以及第二漂移层10b。
可通过在第一半导体区10的上表面上形成栅氧化层51、在栅氧化层51上形成多晶硅栅极52、以及再用栅氧化层51覆盖多晶硅栅极52来形成栅极50。
可形成源金属层60以覆盖第一半导体区10暴露的上表面以及栅极50，并且漏金属层70可形成于第一半导体区10的下表面上。
根据本技术示例性实施方式的功率半导体器件可进一步包括形成于漏金属层70与第一半导体区10之间的缓冲层12。
在缓冲层12包括高浓度的第一导电类型杂质的情况下，其可用来减小MOSFET中漂移层的厚度，并且在缓冲层12具有第二导电类型杂质的情况下，功率半导体器件可操作为IGBT。
此外，根据本技术示例性实施方式的功率半导体器件可进一步包括延伸通过阱区30进入第一RESURF层11a的部分的沟槽80。
详细地，沟槽80可延伸通过阱区30下方的第二半导体区22a、22b、22c和22d。
沟槽80可具有其上部的宽度比其下部的宽度宽的形状。
详细地，沟槽80可具有大致锥形的形状。
沟槽80可填充有填充材料。
填充材料可以是第二导电类型材料和二氧化硅(SiO2)中的至少一种。
在填充材料是第二导电类型材料的情况下，RESURF结构的导电性可明显增大。
在填充材料为二氧化硅的情况下，功率半导体器件的击穿电压随着用作p-型杂质的硼在邻接沟槽80的区域处沉淀而将增大。
通过植入高浓度的n-型杂质形成源极区40。因此，植入相对低浓度的p-型杂质的阱区30可变成耗尽区。
即，因为阱区30是耗尽区，在当未向栅极50施加电压时的情况下，阱区30可变为电流不流动的绝缘区。
然而，在当向栅极50施加正电压时的情况下，电子可以被吸引到与栅极50的下部相邻的阱区30的部分以形成沟道。
电流可通过沟道从源金属层60流动至漏金属层70。
第一半导体区10可具有在其中形成的1至n RESURF层11a、11b、11c和11d。
第一漂移层10a可具有在其上形成的1至n RESURF层11a、11b、11c和11d。
RESURF层11a、11b、11c和11d可具有为第二导电类型的第二半导体区22a、22b、22c和22d和为第一导电类型的第三半导体区21a、21b、21c和21d交替布置的RESURF结构。
通过RESURF层11a、11b、11c和11d，相比于根据现有技术的功率半导体器件，第三半导体区21a、21b、21c和21d的第一导电类型杂质的浓度可增加。
因此，根据本技术示例性实施方式的功率半导体器件可具有低于具有相同的击穿电压的普通器件的正向压降。
参考图2，其示出漏源电压VDS和漏电流ID之间的关系，应该理解为根据本技术示例性实施方式的功率半导体器件具有低正向压降，使得其具有高于根据现有技术的MOSFET的漏电流ID。
图3A到图3D是示出根据本技术示例性实施方式的功率半导体器件的耗尽区在截止状态中扩展的示图。
由图3A至3D中的双点画线示出耗尽区。
在器件的截止操作时在RESURF结构中p-型的半导体区的上部和下部的宽度彼此相同的情况下，随着源漏电压增大，耗尽区可扩展。
随着施加到漏极的正电压增大，形成于n-型的第一半导体区10中的耗尽区可逐渐朝向漏极扩展，并且形成于p-型的第二半导体区21a、21b、21c和21d中的耗尽区可逐渐朝向源极扩展。
在具有RESURF结构的现有技术的器件的情况下，因为p-型的半导体区的上部和下部的宽度相同，随着源漏电压增大，耗尽区相似地扩展到p-型的上半导体区和p-型的下半导体区中。
即，在p-型的下半导体区完全耗尽的源漏电压与p-型的上半导体区完全耗尽的源漏电压之间的差可能小。
当p-型的上半导体区完全耗尽时，耗尽区可扩展到p-型的阱区。
然而，因为通过植入相对非常高浓度的杂质以实现Vth特征而形成p-型的阱区，由于耗尽区侵入到阱区可能会出现穿通、击穿现象。
然而，参考图3A到图3D，在根据本技术示例性实施方式的功率半导体器件中，形成于第1至第n RESURF层11a、11b、11c和11d中的第二半导体区22a、22b、22c和22d的最宽的宽度是Pn，P1<Pn。可替代地，形成于第1至第n RESURF层中的第三半导体区21a、21b、21c和21d的最窄宽度为Qn，Q1>Qn。因此，即使源漏电压增大，第n RESURF层11d的第二半导体区22d可提供足够的区来扩展耗尽区。
详细地，在根据本技术示例性实施方式的功率半导体器件中，第n层的第二半导体区22a、22b、22c和22d的最宽宽度为Pn，Pn-1<Pn(n≥2)和第n层的第三半导体区21a、21b、21c和21d的最窄宽度为Qn,Qn-1>Qn(n≥2)。
这里，P1意指第一层的第二半导体区22a的最宽宽度，以及Pn意指第n层的第二半导体区22d的最宽宽度。
此外，Q1意指第一层的第三半导体区21a的最窄宽度，以及Qn意指第n层的第三半导体区21d的最窄宽度。
在根据本技术示例性实施方式的功率半导体器件中，因为满足了以上等式P1<Pn(n≥2)或Q1>Qn(n≥2)，如上所述，区足够大到来扩展耗尽区，以使得与现有技术相比，可明显改善击穿电压。
将参考图3A至图3D描述取决于源漏电压增长的耗尽区的扩展形状。
图3A是示意性地示出在未施加源漏电压的情况下耗尽区的形状的截面图。
在未施加源漏电压的情况下，第三半导体区21a、21b、21c和21d的电子和第二半导体区22a、22b、22c和22d的空穴可彼此结合，使得在第三半导体区21a、21b、21c和21d与第二半导体区22a、22b、22c和22d彼此邻接的边界线的附近形成耗尽区。
详细地，形成在第一漂移层10a和第三半导体区21a、21b、21c和21d中的耗尽区的边界可受到位于第1至第n层中的第二半导体区22a、22b、22c和22d的形状的影响。
形成于第二半导体区22a、22b、22c和22d中的耗尽区的边界可具有与第三半导体区21a、21b、21c和21d和第二半导体区22a、22b、22c和22d彼此邻接的边界的形状相同的形状，并可形成于第二半导体区22a、22b、22c和22d的内部。
耗尽区受第二半导体区22a、22b、22c和22d的形状影响。在第n层的第二半导体区中形成的耗尽区在器件的宽度方向上最长间隙的长度为Rn的情况下，可满足以下等式：R1<Rn(n≥2)。
图3B是示意性地示出在施加低源漏电压的情况下耗尽区的形状的截面图。
在施加源漏电压的情况下，可朝向施加正电压的漏金属层70吸引电子，并且可朝向施加负电压的源金属层60吸引空穴。
详细地，形成在第三半导体区21a、21b、21c和21d与第一漂移层10a中的耗尽区的边界被吸向漏金属层70，以及形成在第二半导体区22a、22b、22c和22d中的耗尽区的边界可被吸向源金属层60。
结果，第一RESURF层11a的整个第二半导体区22a可变成耗尽区，并且耗尽区的边界可出现在第2至第n RESURF层11b、11c和11d的第二半导体区22b、22c和22d中。
图3C示意性地示出了在施加了高于图3B的源漏电压的源漏电压的情况下耗尽区的形状的截面图。
在施加高于图3B的源漏电压的源漏电压的情况下，形成在第一漂移层10a中的耗尽区的边界可进一步被吸向漏金属层70，并且形成在第2至第n层的第二半导体区22b、22c和22d中的耗尽区的边界可进一步被吸向源金属层60。
第二RESURF层11b的整个第二半导体区22b也可变成耗尽区，并且耗尽区的边界可出现于第(n-1)和第n RESURF层11c和11d的第二半导体区22c和22d中。
图3D是示意性地示出在施加高源漏电压的情况下耗尽区的形状的截面图。
在施加高源漏电压的情况下，形成在第一漂移层10a中的耗尽区的边界可进一步被吸向漏极，并且形成在第(n-1)至第n层的第二半导体区22c和22d中的耗尽区的边界可进一步被吸向源金属层60。
在施加非常高源漏电压的情况下，第1至第(n-1)RESURF层11a、11b和11c可全部变成耗尽区。
然而，如从图3D可见，甚至在非常高的电压下，不是耗尽区的部分可保留在第n RESURF层11d的第二半导体区22d中。
因此，在根据本技术示例性实施方式的功率半导体器件中，因为甚至在非常高的电压下，防止了耗尽区到阱区30的扩展，可以防止由于耗尽区侵入到阱区引起的穿通、击穿现象，所以击穿电压可增大。
详细地，为了显著增大该效果，在根据本技术示例性实施方式的功率半导体器件中可满足以下等式：Pn-1≤Pn(n≥2)或Qn-1≥Qn(n≥2)。
此外，为了显著增大该效果，在根据本技术示例性实施方式的功率半导体器件中可满足以下等式：Rn-1≤Rn。
图4是根据本技术示例性实施方式的功率半导体器件的示意截面图；以及图5A和图5B分别是沿图4的线A-A’和B-B’的第二导电类型杂质的浓度的示图。
图5A示出了第1至第n RESURF层11a、11、11c和11d的第二半导体区22a、22b、22c和22d的p-型杂质的浓度取决于沿图4的线A-A’的器件的高度方向上的深度。线A-A’沿器件的高度方向延伸而线B-B’沿器件的宽度方向延伸。
如图5A所示，第1至第n RESURF层11a、11b、11c和11d的第二半导体区22a、22b、22c和22d的p-型杂质的浓度可以是恒定的。
由于p-型杂质的浓度是恒定的，在未施加电压的状态中，形成于第二半导体区22a、22b、22c和22d中的耗尽区可以按相同的距离与第二半导体区22a、22b、22c和22d和第三半导体区21a、21b、21c和21d之间的边界间隔开。
然而，本技术并不限于此。例如，如图5A的虚线所示，在第n层的第二半导体区中，在第二导电类型杂质的浓度是在器件的高度方向上最高的部分处的杂质的浓度为Dn的情况下，可控制浓度以满足以下等式：D1<Dn。
在满足以上等式：D1<Dn的情况下，具有高浓度的第n RESURF层11d的耗尽区的边界与第二半导体区21d的边界之间的距离可比第一RESURF层11a的耗尽区的边界与第二半导体区21a的边界之间的距离短。
即，因为第n RESURF层11d的非耗尽区比第一RESURF层的非耗尽区宽，随着源漏电压增大，可控制要扩展的耗尽区的区使得击穿电压可增大。
因此，第二半导体区22a、22b、22c和22d的宽度P和第三半导体区21a、21b、21c和21d的宽度Q，以及第二半导体22a、22b、22c和22d的浓度可彼此结合以控制能够扩展耗尽区的区，从而增大击穿电压。
图5B示出了第二半导体区22d的p-型杂质在从形成于第n RESURF层11d中的第n层的第二半导体区22d的边界B到沟槽B’的器件宽度方向上的浓度。
虽然在图5B中仅已示出了第n层的第二半导体区22d的p-型杂质在器件的宽度方向上的浓度，但已确认第1至第(n-1)层的第二半导体区22a、22b和22c也具有与图5B相同的形式。
为了使根据本技术示例性实施方式的第二半导体区22a、22b、22c和22d具有p-型导电类型，可将硼作为杂质植入第二半导体区22a、22b、22c和22d。
在根据本技术示例性实施方式的功率半导体器件的沟槽80填充有二氧化硅(SiO2)的情况下，由于二氧化硅和硼之间的接触，硼在二氧化硅的表面上沉淀。
因此，如图5B所示，由于硼的沉淀，可以降低邻接沟槽80的第二半导体区22d的部分的p-型杂质的浓度。
在根据现有技术的具有RESURF结构的器件中，注入p-型杂质并且然后经受热处理以完成RESURF结构。
在p-型半导体区的中心部分的浓度由于p-型杂质的植入而变高的情况下，在需要高击穿电压的情况中这部分阻挡耗尽区的扩展。
即，第二半导体区22a、22b、22c和22d的中心部分由于p-型杂质的植入变成高浓度杂质区，因此阻挡耗尽区的扩展并且电场集中于这些部分上。
在为了解决这些问题通过热处理扩散p-型杂质的情况下，通过其电子穿过的n-型半导体区的宽度减小，因此正向压降增大。
然而，在根据本技术示例性实施方式的功率半导体器件中，由于硼沉淀的事实在中心部分处的杂质浓度低，因此避免了如上所述的阻挡耗尽区的扩展并且电场集中的问题。
此外，不需要过度地扩散p-型杂质，因此可将正向压降维持在低电平(low level)。
因此，根据本技术示例性实施方式的功率半导体器件可将正向压降维持在低电平并可具有高击穿电压。
图6是根据本技术另一示例性实施方式的功率半导体器件的示意性截面图；以及图7A和图7B分别是示出沿图6的线C-C’和线D-D’的第二导电类型杂质的浓度的示图。线C-C’沿器件的高度延伸。线D-D’沿器件的宽度延伸。
参照图6，根据本技术另一示例性实施方式的功率半导体器件可以包括：第一导电类型的第一半导体区10；形成于第一半导体区10中并且为第二导电类型的第二半导体区22a、22b、22c、和22d；形成于第二半导体区22a、22b、22c、和22d之上并且为第二导电类型的阱区30；以及形成于阱区30中并且为第一导电类型的源极区40，其中，第二半导体区22a、22b、22c、和22d包括沿其高度的方向测量的从器件的下部形成的1至n层。
参照图7A，第二半导体区22a、22b、22c、和22d的p-型杂质的浓度可沿器件的高度方向从第二半导体区22a、22b、22c、和22d的上部向其下部(C-C’)逐渐降低。
在第n层的第二半导体区中，在第二导电类型杂质的浓度在器件的高度方向上最高的部分的杂质的浓度是Dn，D1<Dn(n≥2)。
详细地，在第n层的第二半导体区中，第二导电类型杂质的浓度在器件的高度方向上最高的部分中的杂质的浓度是Dn，Dn-1<Dn(n≥2)。
因为第n RESURF层的p-型杂质的浓度高于第(n-1)RESURF层的p-型杂质的浓度，在未施加源漏电压的状态中，形成于第n RESURF层中的耗尽区的边界与第二半导体区的边界之间的距离可以比形成于第(n-1)RESURF层中的耗尽区的边界与第二半导体区的边界之间的距离短。
图7B示出了从第n RESURF层11d的第二半导体区22d的边界D到沟槽D'沿第二半导体区22d的器件的宽度方向上的p-型杂质的浓度。
为了使根据本技术示例性实施方式的第二半导体区22a、22b、22c和22d具有p-型导电类型，可将硼作为杂质植入第二半导体区22a、22b、22c和22d。
在根据本技术示例性实施方式的功率半导体器件的沟槽80填充有二氧化硅(SiO2)的情况下，由于二氧化硅和硼之间的接触，硼在二氧化硅的表面上沉淀。
因此，如图7B所示，由于硼的沉淀，在邻接沟槽80的第二半导体区22a、22b、22c、和22d的部分的p-型杂质的浓度可能降低。
在具有根据现有技术的RESURF结构的器件中，注入p-型杂质并且然后经受热处理以完成RESURF结构。
在p-型半导体区的中心部分的浓度由于p-型杂质的植入而变高的情况下，在需要高击穿电压的情况中这部分阻挡耗尽区的扩展。
即，第二半导体区22a、22b、22c和22d的中心部分由于p-型杂质的植入变成高浓度杂质区，因此阻挡耗尽区的扩展并且电场集中于这些部分上。
在为了解决这些问题通过热处理扩散p-型杂质的情况下，通过其电子穿过的n-型半导体区的宽度减小，因此正向压降增大。
然而，在根据本技术示例性实施方式的功率半导体器件中，由于硼沉淀的事实在中心部分处的杂质浓度低，因此可以避免如上所述的阻挡耗尽区的扩展和所述电场集中的问题。
此外，不需要过度地扩散p-型杂质，因此可将正向压降维持在低电平。
因此，根据本技术示例性实施方式的功率半导体器件可将正向压降维持在低电平并可具有高击穿电压。
图8A至图8D是示出根据本技术另一示例性实施方式的功率半导体器件在截止状态中耗尽区的扩展的示图。
参照图8A，第1至第n层的第二半导体区22a、22b、22c、和22d的宽度可以是恒定的。然而，如图7A所示，由于第二半导体区22a、22b、22c、和22d的第二导电类型杂质的浓度之间的差值，耗尽区可在第二半导体区22a、22b、22c、和22d中不同地扩展。
即，因为第n层的第二半导体区22d的第二导电类型杂质的浓度高于第1层的第二半导体区22a的第二导电类型杂质的浓度，在未施加源漏电压的状态中，形成于第n层的第二半导体区22d中的耗尽区的边界与第二半导体区的边界之间的距离可能比形成于第1层的第二半导体区22a中的耗尽区的边界与第二半导体区的边界之间的距离短。
图8B是示意性地示出施加低源漏电压的情况下耗尽区的形状的截面图。
在施加低源漏电压的情况下，可朝向施加正电压的漏金属层70吸引电子，并且可朝向施加负电压的源金属层60吸引空穴。
因此，形成于第1至第n层的第三半导体区21a、21b、21c、和21d与第一漂移层10a中的耗尽区的边界可被吸向漏金属层70，并且形成于第二半导体区22a、22b、22c、和22d中的耗尽区的边界可被吸向源金属层60。
第一RESURF层11a的整个第二半导体区22a可变成耗尽区，并且耗尽区的边界可存在于第2至第n层的第二半导体区22b、22c、和22d中。
图8C是示意性地示出施加高于图8B的源漏电压的源漏电压的情况下的耗尽区的形状的截面图。
在施加高于图8B的源漏电压的源漏电压的情况下，形成于第一漂移层10a中的耗尽区的边界可进一步被吸向漏金属层70，并且形成于第二半导体区22b、22c、和22d中的耗尽区的边界可进一步被吸向源金属层60。
第二层的整个第二半导体区22b也可变成耗尽区，并且耗尽区的边界可存在于第(n-1)和第n层的第二半导体区22c和22d中。
图8是示意性地示出在施加高源漏电压的情况下耗尽区的形状的截面图。
在施加高源漏电压的情况下，形成于第一漂移层10a中的耗尽区的边界可进一步被吸向漏金属层70，并且形成于第(n-1)和第n层的第二半导体区22c和22d中的耗尽区的边界可进一步被吸向源金属层60。
在施加非常高的源漏电压的情况下，第1至第(n-1)RESURF层11a、11b、和11c都变成耗尽区。
然而，如图8D所示，甚至在非常到电压下，不是耗尽区的部分可保留在第n RESURF层11d的第二半导体区22d中。
因此，在根据本技术另一示例性实施方式的功率半导体器件中，因为甚至在很高的电压下可以防止耗尽区扩展到阱区30，所以可以防止由于耗尽区侵入到阱区的穿通、击穿现象，同时击穿电压可增大。
图9A至图9H为示意性地示出根据本技术示例性实施方式的功率半导体器件的制造方法的示图。
将参照图9描述根据本技术示例性实施方式的功率半导体器件的制造方法。根据本技术示例性实施方式的功率半导体器件的制造方法可包括：制备具有第一导电类型的第一半导体区10(参见图9A)；通过蚀刻第一半导体区10的部分并植入第二导电类型杂质22d’形成第n层的第二半导体区22d(参见图9B和图9C)；通过从第n层的第二半导体区22d蚀刻第一半导体区10的部分并植入第二导电类型杂质22c’形成第(n-1)层的第二半导体区22c(参见图9C和图9D)；向蚀刻部分加入填充材料(参见图9F)；通过植入第二导电类型杂质在第二半导体区22a、22b、22c、和22d上形成阱区30(参见图9F)；以及通过植入第一导电类型杂质在阱区30中形成源极区40(参见图9F)。
此外，可重复执行第(n-1)层的第二半导体区22c的形成，直至n-1变成1(参见图9C至图9E)。
根据本技术示例性实施方式的功率半导体器件的制造方法可进一步包括：在第n层的第二半导体区22d形成之前(参见图9B)，在在除了形成沟槽80的部分以外的第一半导体区10上形成绝缘层51。
即，绝缘层51可用作形成沟槽80的过程中的掩模。
根据本技术示例性实施方式的功率半导体器件的制造方法可以进一步包括：在形成源极区40之后(参见图9F)，在第一半导体区10的上表面上形成栅极50和源金属层60(参见图9G)。
根据本技术示例性实施方式的功率半导体器件的制造方法可进一步包括：在形成栅极50和源金属层60之后(参见图9G)，除去功率半导体器件的下表面的部分，形成缓冲层12，并形成漏金属层70(参见图9H)。
通过外延法执行制备漂移层10。
第一导电类型杂质可以是具有五个外围电子的第五族元素，更具体地，磷(P)、砷(As)等等。
第二导电类型杂质可以是具有三个外围电子的第三族元素，例如，硼(B)。
可执行蚀刻工艺以便沟槽80具有锥形形状。
因为沟槽80具有锥形形状，沟槽80的上部的宽度可比其下部的宽度宽。
因此，在形成第二半导体区22a、22b、22c、和22d的过程中，形成于厚度或宽度方向上的上部的半导体区的宽度可比形成于厚度或宽度方向上的下部的第二半导体区的宽。
填充材料可以是第二导电类型半导体材料或二氧化硅，但不限于此。
形成第n层的第二半导体区和形成第(n-1)层的第二半导体区的步骤中至少一个可以包括：植入并热处理第二导电类型杂质。
即，可执行热处理以控制植入的第二导电类型杂质的扩散距离。
在形成第n层的第二半导体区和形成第(n-1)层的第二半导体区中，在植入到第n层中的第二导电类型杂质的浓度是In的情况下，可植入杂质以便满足以下等式：I1<In(n≥2)。
例如，在执行单独热处理工艺、刻蚀工艺和杂质植入工艺的情况下，为了形成第(n-1)层的第二半导体区22c，在植入形成第n层的第二半导体区22d的杂质22d'之后，可以扩散用于形成第n层的第二半导体区22d的杂质22d’。
即，在重复执行上述工艺直至n-1变成1的情况下，用于形成形成在最上部的第n层的第二半导体区22d的杂质22d'可最大的扩散，使得第二半导体区22d具有最低浓度的杂质。
因此，可植入杂质以便满足以上等式：I1<In(n≥2)，从而允许第n层的第二半导体区22d的杂质的浓度不低于第一层的第二半导体区22a的杂质的浓度。
图10是根据本技术另一示例性实施方式的功率半导体器件的示意性截面图。
参照图10，根据本技术另一示例性实施方式的功率半导体器件的沟槽80可具有阶梯形状。
沟槽80可具有其上部的宽度比其下部的宽度宽的形状。
即，因为根据本技术另一示例性实施方式的功率半导体器件具有沟槽80的上部的宽度比下部的宽度宽的形状，可制备以满足以下等式P1<Pn(n≥2)，其中第1至第n层的第二半导体区22a、22b、22c、和22d的最宽宽度是Pn。
此外，在沟槽具有阶梯形状的情况下，在根据本技术示例性实施方式的功率半导体器件的制造方法中，可通过蚀刻第n RESURF层11d至第一RESURF层11a执行第二导电类型杂质的植入，以便沟槽80具有阶梯形状并将第二导电类型杂质垂直地植入功率半导体器件的上表面。
如上所述，在根据本技术示例性实施方式的功率半导体器件中，因为位于器件的上部的第二半导体区的宽度比位于器件的下部的第二半导体区的宽度宽，可以控制耗尽区可以扩展到的第二半导体区的部分，所以可以提高击穿电压。
可替代地，因为位于器件的上部的第二半导体区的杂质的浓度高于位于器件的下部的第二半导体区的杂质的浓度，可以控制耗尽区可扩展到的第二半导体区的部分，所以可以提高击穿电压。
可以控制耗尽区可能扩展到的区，使得根据本技术示例性实施方式的功率半导体器件可具有高击穿电压和低正向压降。
此外，在根据本技术示例性实施方式的功率半导体器件中，在延伸通过第二半导体区的沟槽中填充二氧化硅，因此作为第二半导体区的优选杂质硼可以沉淀。
在沟槽和第二半导体区彼此邻接处沉淀硼，所以第二半导体区和沟槽彼此邻接的部分中的第二导电类型杂质的浓度可以减小。
即，可以防止第二导电类型杂质的高浓度层的形成，并且高浓度层可以防止耗尽层扩展。
因此，根据本技术示例性实施方式的功率半导体器件可将正向压降保持在低电平并防止形成高浓度层，因此器件可展现高击穿电压和低正向压降。
虽然在上文已示出并描述了示例性实施方式，但是对于本领域技术人员将显而易见的是，在不背离由所附权利要求限定的本技术的精神和范围的情况下可做出修改和变形。

Claims (30)

1.一种功率半导体器件，包括：
第一导电类型的第一半导体区；
第二半导体区，形成于所述第一半导体区中并且为第二导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述第二半导体区包括从所述器件的下部向上延伸的1至n层，以及
所述第n层的所述第二半导体区的最宽宽度为Pn，P1<Pn，其中，n≥2。
2.根据权利要求1所述的功率半导体器件，其中，所述第n层的所述第二半导体区的所述最宽宽度为Pn，Pn-1<Pn，其中，n≥2。
3.根据权利要求1所述的功率半导体器件，其中，当所述第n层的所述第二半导体区中，在所述器件的高度方向上，在第二导电类型杂质的浓度最高的部分的杂质的浓度为Dn时，D1<Dn，其中，n≥2。
4.根据权利要求1所述的功率半导体器件，其中，当所述第n层的所述第二半导体区中，在所述器件的高度方向上，在第二导电类型杂质的浓度最高的部分的杂质的浓度为Dn时，Dn-1<Dn，其中，n≥2。
5.根据权利要求1所述的功率半导体器件，进一步包括：延伸通过所述阱区进入所述第二半导体区的所述第一层的部分的沟槽。
6.一种功率半导体器件，包括：
第一半导体区，为第一导电类型；
第二半导体区，形成于所述第一半导体区中并且为第二导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述第二半导体区包括从所述器件的下部向上形成的1至n层，以及
当在所述第n层的所述第二半导体区中，在所述器件的高度方向上，所述第二导电类型的杂质的浓度最高的部分中的所述杂质的浓度为Dn时，D1<Dn，其中，n≥2。
7.根据权利要求6所述的功率半导体器件，其中，当在所述第n层的所述第二半导体区中，在所述器件的高度方向上，所述第二导电类型杂质的所述浓度最高的所述部分中的所述杂质的所述浓度为Dn时，Dn-1<Dn，其中，n≥2。
8.根据权利要求6所述的功率半导体器件，进一步包括：延伸通过所述阱区进入所述第二半导体区的所述第一层的部分的沟槽。
9.一种功率半导体器件，包括：
第一导电类型的第一半导体区；
第二半导体区，形成于所述第一半导体区中并且为第二导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述第二半导体区包括从所述器件的下部沿所述器件的高度方向形成的1至n层，
其中，所述功率半导体器件进一步包括：延伸通过所述阱区并至所述第二半导体区的所述第一层的部分的沟槽。
10.根据权利要求9所述的功率半导体器件，其中，所述沟槽在所述沟槽的上部比在所述沟槽的下部具有更宽的宽度。
11.根据权利要求10所述的功率半导体器件，其中，所述沟槽具有锥形形状或阶梯形状。
12.根据权利要求9所述的功率半导体器件，其中，所述沟槽填充有第二导电类型材料和二氧化硅中的至少一种。
13.根据权利要求9所述的功率半导体器件，其中，在所述第二半导体区和所述沟槽彼此邻接的部分的所述第二半导体区的杂质的浓度在朝向所述沟槽的所述器件的宽度方向上降低。
14.一种功率半导体器件，包括：
第一导电类型的第一半导体区；
第二半导体区，形成于所述第一半导体区中并且为第二导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述第二半导体区包括从所述器件的下部沿所述器件的高度方向形成的1至n层，以及
形成于所述第n层的所述第二半导体区中的耗尽区在所述器件的宽度方向上的最长间隙的长度是Rn，R1<Rn，其中，n≥2。
15.根据权利要求14所述的功率半导体器件，其中，形成于所述第n层的所述第二半导体区中的所述耗尽区在所述器件的宽度方向上的所述最长间隙的所述长度是Rn，Rn-1<Rn，其中，n≥2。
16.根据权利要求14所述的功率半导体器件，进一步包括：延伸通过所述阱区进入所述第二半导体区的所述第一层的部分的沟槽。
17.一种功率半导体器件，包括：
第一导电类型的第一半导体区；
RESURF层，形成在所述第一半导体区中并具有在所述器件的宽度方向上交替形成的第二半导体区和第三半导体区，所述第二半导体区为第二导电类型并且所述第三半导体区为所述第一导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述RESURF层包括从所述器件的下部沿所述器件的高度方向形成的1至n RESURF层，
形成于所述第n RESURF层中的所述第三半导体区在所述器件的宽度方向上的最短部分的长度为Qn，Q1>Qn，其中，n≥2。
18.根据权利要求17所述的功率半导体器件，其中，形成于所述第nRESURF层中的所述第三半导体区在所述器件的宽度方向上的所述最短部分的所述长度为Qn，Qn-1>Qn，其中，n≥2。
19.根据权利要求17所述的功率半导体器件，其中，在所述第nRESURF层的所述第二半导体区中，在所述器件的高度方向上，在第二导电类型杂质的浓度最高的部分的杂质的浓度为Dn，D1<Dn，其中，n≥2。
20.根据权利要求19所述的功率半导体器件，其中，在所述第nRESURF层的所述第二半导体区中，在所述器件的高度方向上，在第二导电类型杂质的浓度最高的部分的杂质的所述浓度为Dn，Dn-1<Dn，其中，n≥2。
21.根据权利要求17所述的功率半导体器件，进一步包括：延伸通过所述阱区进入所述第一RESURF层的所述第二半导体区的部分的沟槽。
22.一种功率半导体器件的制造方法，包括：
制备第一导电类型的第一半导体区；
通过蚀刻所述第一半导体区的部分并植入第二导电类型杂质形成第n层的第二半导体区；
通过从所述第n层的所述第二半导体区蚀刻所述第一半导体区的部分并植入所述第二导电类型杂质形成第n-1层的第二半导体区；
将填充材料加入到所蚀刻的所述部分中；
通过植入所述第二导电类型杂质在所述第二半导体区之上形成阱区；以及
通过植入第一导电类型杂质在所述阱区中形成源极区，
其中，重复执行所述第n-1层的所述第二半导体区的所述形成直至n-1变成1。
23.根据权利要求22所述的功率半导体器件的制造方法，其中，所述填充材料是第二导电类型材料或二氧化硅。
24.根据权利要求22所述的功率半导体器件的制造方法，其中，所述第n层的所述第二半导体区的所述形成与所述第n-1层的所述第二半导体区的所述形成中的至少一个包括：植入并热处理所述第二导电类型杂质。
25.根据权利要求22所述的功率半导体器件的制造方法，其中，在所述第n层的所述第二半导体区的所述形成与所述第n-1层的所述第二半导体区的所述形成中，植入到所述第n层的所述第二导电类型杂质的浓度是In，植入所述第二导电类型杂质使得满足等式：I1<In，其中，n≥2。
26.根据权利要求25所述的功率半导体器件的制造方法，其中，在所述第n层的所述第二半导体区的所述形成与所述第n-1层的所述第二半导体区的所述形成中，植入到所述第n层的所述第二导电类型杂质的浓度是In，植入所述第二导电类型杂质使得满足以下等式：In-1<In，其中，n≥2)。
27.一种功率半导体器件，包括：
第一导电类型的第一半导体区；
第二半导体区，形成于所述第一半导体区中并且为第二导电类型；
阱区，形成于所述第二半导体区之上并且为所述第二导电类型；以及
源极区，形成于所述阱区中并且为所述第一导电类型，
其中，所述第二半导体区包括从所述器件的下部沿所述器件的高度方向形成的第1至第n层，以及
其中，所述第1至第n层的所述第二半导体区中的所述器件的宽度方向的最长部分的长度和所述器件的高度方向的第二导电类型杂质的最高浓度被配置为在施加源漏电压时防止形成于所述第1至第n层的至少一个第二半导体区中的耗尽区扩展到所述阱区中，其中，n≥2。
28.根据权利要求27所述的功率半导体器件，其中，当未施加所述源漏电压时，形成于所述第二半导体区的所述第n层中的所述耗尽区的边界与所述第二半导体区的边界之间的距离短于形成于所述第二半导体区的所述第一层中的所述耗尽区的边界与所述第二半导体区的边界之间的距离。
29.根据权利要求28所述的功率半导体器件，其中，当未施加所述源漏电压时，形成于所述第二半导体区的所述第n层中的所述耗尽区的所述边界与所述第n层的所述第二半导体区的所述边界之间的距离短于形成于所述第二半导体区的所述第n-1层中的所述耗尽区的边界与所述第二半导体区的边界之间的距离。
30.根据权利要求27所述的功率半导体器件，进一步包括：延伸通过所述阱区进入所述第二半导体区的所述第一层的部分的沟槽。
CN201410302847.5A 2013-08-09 2014-06-27 功率半导体器件及其制造方法 Pending CN104347614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130094957A KR101514537B1 (ko) 2013-08-09 2013-08-09 전력 반도체 소자 및 그 제조 방법
KR10-2013-0094957 2013-08-09

Publications (1)

Publication Number Publication Date
CN104347614A true CN104347614A (zh) 2015-02-11

Family

ID=52388943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410302847.5A Pending CN104347614A (zh) 2013-08-09 2014-06-27 功率半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9627470B2 (zh)
JP (1) JP2015037188A (zh)
KR (1) KR101514537B1 (zh)
CN (1) CN104347614A (zh)
DE (1) DE102014107721B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969040A (zh) * 2020-08-26 2020-11-20 电子科技大学 一种超结mosfet

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782529B2 (ja) * 2015-01-29 2020-11-11 富士電機株式会社 半導体装置
US10600649B2 (en) * 2017-09-21 2020-03-24 General Electric Company Systems and method for charge balanced semiconductor power devices with fast switching capability
KR102050551B1 (ko) * 2018-09-18 2019-12-03 주식회사 예스파워테크닉스 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법
US10957791B2 (en) * 2019-03-08 2021-03-23 Infineon Technologies Americas Corp. Power device with low gate charge and low figure of merit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
US20030181010A1 (en) * 2002-03-21 2003-09-25 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
US20100200910A1 (en) * 2009-02-09 2010-08-12 Joseph Yedinak Semiconductor Devices with Stable and Controlled Avalanche Characteristics and Methods of Fabricating the Same
CN101889327A (zh) * 2007-12-04 2010-11-17 威世通用半导体公司 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
US20110233656A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20110284955A1 (en) * 2002-07-18 2011-11-24 Fairchild Semiconductor Corporation Field effect transistor with trench filled with insulating material and strips of semi-insulating material along trench sidewalls
CN102956707A (zh) * 2011-08-12 2013-03-06 瑞萨电子株式会社 功率mosfet、igbt和功率二极管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228520A (ja) * 1999-02-05 2000-08-15 Toshiba Corp 半導体装置及びその製造方法
DE19943143B4 (de) 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
JP4965756B2 (ja) * 2000-04-12 2012-07-04 株式会社東芝 半導体装置
JP2003086800A (ja) 2001-09-12 2003-03-20 Toshiba Corp 半導体装置及びその製造方法
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6656797B2 (en) 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
DE102006002065B4 (de) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
JP2007235080A (ja) 2006-01-31 2007-09-13 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
KR101093678B1 (ko) 2010-01-26 2011-12-15 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
KR101328577B1 (ko) 2012-02-17 2013-11-12 경북대학교 산학협력단 편광 유기 발광 소자 및 그의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
US20030181010A1 (en) * 2002-03-21 2003-09-25 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US20110284955A1 (en) * 2002-07-18 2011-11-24 Fairchild Semiconductor Corporation Field effect transistor with trench filled with insulating material and strips of semi-insulating material along trench sidewalls
CN101889327A (zh) * 2007-12-04 2010-11-17 威世通用半导体公司 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
US20100200910A1 (en) * 2009-02-09 2010-08-12 Joseph Yedinak Semiconductor Devices with Stable and Controlled Avalanche Characteristics and Methods of Fabricating the Same
US20110233656A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102956707A (zh) * 2011-08-12 2013-03-06 瑞萨电子株式会社 功率mosfet、igbt和功率二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969040A (zh) * 2020-08-26 2020-11-20 电子科技大学 一种超结mosfet

Also Published As

Publication number Publication date
KR20150018267A (ko) 2015-02-23
US9627470B2 (en) 2017-04-18
JP2015037188A (ja) 2015-02-23
DE102014107721A1 (de) 2015-02-12
US20150041884A1 (en) 2015-02-12
DE102014107721B4 (de) 2019-10-17
KR101514537B1 (ko) 2015-04-22

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
CN102339861B (zh) 半导体装置
JP2021048423A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP2008516451A (ja) 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ
JP2002076339A (ja) 超接合半導体素子
JP2006310621A (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2023099104A (ja) 半導体装置
JP2016025177A (ja) スイッチング素子
JP2012204636A (ja) 半導体装置およびその製造方法
US20110233607A1 (en) Semiconductor device and method for manufacturing same
CN104347614A (zh) 功率半导体器件及其制造方法
CN108365007B (zh) 绝缘栅双极型晶体管
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
CN114361247A (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN102347364B (zh) 具有漂移区域和补偿区域的半导体器件
JP2014187200A (ja) 半導体装置の製造方法
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
CN108305893B (zh) 半导体装置
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
CN114203825B (zh) 一种垂直型碳化硅功率mosfet器件及其制造方法
JP6317727B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211