[go: up one dir, main page]

CN104299942A - 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 - Google Patents

过孔制作方法、阵列基板制作方法及阵列基板、显示装置 Download PDF

Info

Publication number
CN104299942A
CN104299942A CN201410465232.4A CN201410465232A CN104299942A CN 104299942 A CN104299942 A CN 104299942A CN 201410465232 A CN201410465232 A CN 201410465232A CN 104299942 A CN104299942 A CN 104299942A
Authority
CN
China
Prior art keywords
via hole
electrode
etching
manufacture method
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410465232.4A
Other languages
English (en)
Inventor
阎长江
卢凯
郭建
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410465232.4A priority Critical patent/CN104299942A/zh
Publication of CN104299942A publication Critical patent/CN104299942A/zh
Priority to US14/743,845 priority patent/US9716117B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明涉及显示技术领域，公开了一种过孔制作方法、阵列基板制作方法及阵列基板、显示装置，用以防止在制作过孔时形成倒角，以提高产品质量并改善显示装置的显示效果。所述过孔制作方法，包括：采用第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度；采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。

Description

过孔制作方法、阵列基板制作方法及阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种过孔制作方法、阵列基板制作方法及阵列基板、显示装置。
背景技术
参照图1和图2所示，目前显示装置的阵列基板的基本结构通常包括：由下至上依次设置的衬底基板1、栅极2和栅线2’、栅绝缘层3、有源材料层5、源极6a、漏极6b及数据线6’、保护层7、第一钝化层8、公共电极10’、第二钝化层11、像素电极。通常需要经过八次构图工艺才能完成阵列基板的制作，其中包括刻蚀形成不同层设置的电极之间导电用过孔。
然而，由于不同层的材质不同，刻蚀形成透过至少两层的过孔的过程中，极易导致在同一刻蚀工艺下因横向刻蚀速率不同而造成过孔的倒角不良(如图2所示)，从而造成电学性能下降。尤其是像素电极和漏极(或者源极)导电搭接处的过孔需要穿透沟道保护层、第一钝化层和第二钝化层，而沟道保护层的材质通常为氮化硅，第一钝化层的材质通常为感光树脂等，第二钝化层的材质通常为低温氮化硅等，上述三种材料在同一刻蚀工艺下的横向刻蚀速率明显不同而造成过孔的倒角不良，使得像素电极与漏极(或者源极)的接触不良而带来显示屏的常亮点、暗点、隔行明暗交替等像素显示异常的问题。
发明内容
本发明的目的是提供一种过孔制作方法、阵列基板制作方法及阵列基板、显示装置，用以防止在制作过孔时形成倒角，以提高产品质量并改善显示装置的显示效果。
本发明首先提供一种过孔制作方法，包括
采用第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度；
采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。
采用本技术方案提供的包括两个步骤的过孔制作方法制作过孔，能够有效地防止在过孔处形成倒角，从而使得电极之间的接触较为可靠，有效地改善了电学性能，提高了产品质量；并且由于在过孔制作过程中，仅仅在采用第一刻蚀工艺时横向刻蚀速率较为明显，而采用第二刻蚀工艺时横向刻蚀速率较小，竖直刻蚀占主导作用，因此，制作完成的过孔较小，尤其当该实施例提供的过孔制作方法应用于阵列基板的制作时，能够节省更多的空间，从而提高开口率，增大像素密度，大大地改善具有该阵列基板产品的显示效果。
优选的，所述采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度具体为：
采用第一刻蚀工艺的竖直刻蚀量为顶层膜层的厚度的百分之七十。
优选的，所述采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极具体包括：
采用竖直刻蚀速率与横向刻蚀速率的比值不小于3的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。
本发明还提供一种阵列基板的制作方法，包括：
由下至上依次在衬底基板上形成包括栅线和栅极的图形的金属层、栅极绝缘层和有源层；
形成包括源极和漏极图形的金属层；
形成覆盖基板的保护层和包括位于漏极上方漏出保护层的第一过孔的第一钝化层；
形成包括第一电极的图形的金属层；
形成第二钝化层；所述阵列基板的制作方法还包括以下步骤：
采用前述任一技术方案所述的过孔制作方法在第二钝化层上制作位于所述漏极上方的第二过孔；
形成包括第二电极的图形的金属层，实现相应电极图形之间的电连接。
由于阵列基板的制作方法采用上述任一种过孔的制作方法，因此本技术方案提供的阵列基板的制作方法也具有上述有益效果。
本发明还提供一种采用上述阵列基板的制作方法制作的阵列基板，该阵列基板的电学性能较好，产品质量较高，具有较高的像素密度，且应用于显示装置时使得显示装置具有较高的开口率，大大地改善了显示效果。
本发明还提供一种显示装置，包括上述任一种阵列基板。该显示装置的开口率较高，进而提高背光源的利用率，提高产品的显示亮度，降低功耗，尤其对于高分辨率的显示装置，上述有益效果尤为明显；并且由于阵列基板的电学性能较好，因此能够有效地改善显示装置的显示效果。
附图说明
图1为现有的一种阵列基板在制作完成第二钝化层及其过孔后的俯视结构示意图；
图2为图1示出的阵列基板中A-A处的截面结构示意图；
图3为本发明提供的过孔制作方法一实施例的流程示意图；
图4为本发明提供的阵列基板的制作方法一实施例的流程示意图；
图5～图17为本发明提供的阵列基板在各个制作步骤完成后的结构示意图。
附图标记：
1-衬底基板        2-栅极        2’-栅线
3-栅绝缘层        4-欧姆材料层  5-有源材料层
6a-源极           6b-漏极       6c-金属引线
6’-数据线      7-保护层        8-第一钝化层
9-第一过孔      10-第一电极     11-第二钝化层
12-第二过孔     13-第四过孔     14-光刻胶
15-第二电极     10’-公共电极
具体实施方式
为了防止在制作过孔时形成倒角，以提高产品质量并改善显示装置的显示效果，本发明实施例提供了一种过孔制作方法、阵列基板制作方法及阵列基板、显示装置。该技术方案中，采用包括第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度；和采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极的两个步骤刻蚀形成过孔，能够有效地防止在制作过孔时形成倒角，以提高产品质量并改善显示装置的显示效果。为使本发明的目的、技术方案和优点更加清楚，以下举具体实施例对本发明作进一步详细说明。
如图3所示，并参照图13～15所示，本发明第一实施例提供一种过孔制作方法，包括：
步骤301：采用第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度；
步骤301中采用第一刻蚀工艺的竖直刻蚀量不限，具体根据第一刻蚀工艺、刻蚀均一性(采用同一刻蚀工艺一次刻蚀多个过孔时刻蚀量相同)的要求确定，例如采用所述第一刻蚀工艺的竖直刻蚀量为顶层膜层的厚度的百分之七十。
第一刻蚀工艺的具体刻蚀条件不限，例如可以采用以化学性刻蚀为主的物理化学干法刻蚀或者化学干法刻蚀均可。
步骤302：采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。
参照图13所示，在本实施例提供的过孔制作方法中，步骤301之前通常还包括制作覆盖第二钝化层的掩膜板，例如涂覆光刻胶，涂覆后的光刻胶相当于掩膜板。步骤301中由于横向刻蚀速率明显，使得顶层膜层形成过孔的开口处有明显的缩进量形成坡度角；并且步骤301仅仅对需要形成过孔的区域的顶层膜层进行部分刻蚀，刻蚀竖直量小于顶层膜层的厚度(也就是不能超过顶层膜层的厚度)，并未对顶层膜层之下的膜层进行刻蚀，因此有效避免了因膜层的材质不同而在过孔处形成倒角。
步骤302中，掩膜板能够有效保护位于掩膜板下方的坡度角，并且竖直刻蚀速率大于横向刻蚀速率，也就是说在第二刻蚀工艺中，竖直刻蚀速率和横向刻蚀速率有较大的选择比，由于横向刻蚀速率较小，因此能够在对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极的过程中，有效地防止因膜层的材质不同而在过孔处形成倒角。
综上可知，采用本实施例提供的包括两个步骤的过孔制作方法制作过孔，能够有效地防止在过孔处形成倒角，从而使得电极之间的接触较为可靠，有效地改善了电学性能，提高了产品质量；并且由于在过孔制作过程中，仅仅在采用第一刻蚀工艺时横向刻蚀速率较为明显，而采用第二刻蚀工艺时横向刻蚀速率较小，竖直刻蚀占主导作用，因此，制作完成的过孔较小，尤其当该实施例提供的过孔制作方法应用于阵列基板的制作时，能够节省更多的空间，从而提高开口率，增大像素密度，大大地改善具有该阵列基板产品的显示效果。
步骤302优选采用竖直刻蚀速率与横向刻蚀速率的比值不小于3的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极，随着竖直刻蚀速率和横向刻蚀速率的比值的增大，竖直刻蚀速率的主导作用越明显，横向刻蚀速率相较于竖直刻蚀速率越小，从而进一步有效地防止因膜层的材质不同而造成过孔处倒角的形成。例如，第二刻蚀工艺可以采用物理性刻蚀为主的物理化学干法刻蚀。
本发明还提供了一种阵列基板的制作方法，目前阵列基板通常包括薄膜晶体管单元和行驱动单元，本发明第二实施例提供的阵列基板的制作方法，以阵列基板包括薄膜晶体管单元和行驱动单元为例来说明，如图4所示的制作方法具体包括：
步骤401：在衬底基板1上形成包括栅极2和栅线2’的图形，参照图5所示为阵列基板形成栅极和栅线后的截面结构示意图；
其中，栅极2包括薄膜晶体管单元的栅极和行驱动单元的栅极，步骤401具体地，在衬底基板1上沉积栅金属薄膜(例如铝钕合金，或者铝钼合金)，通过一次构图工艺形成包括栅极2和栅线2’的图形。一次构图工艺通常包括基板清洗、成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序；对于金属层通常采用物理气相沉积方式(例如磁控溅射法)成膜，通过湿法刻蚀形成图形，而对于非金属层通常采用化学气相沉积方式成膜，通过干法刻蚀形成图形，以下步骤道理相同，不再赘述。
步骤402：在步骤401之后的基板上依次沉积栅绝缘层3、欧姆材料层4、有源材料层5，并在欧姆材料层4、有源材料层5上通过一次构图工艺形成有源层，参照图6所示为阵列基板形成有源层后的截面结构示意图；
栅极绝缘层的材质可以但不限于为氮化硅，欧姆材料层的材质可以但不限于为非晶硅(a-Si)、有源材料层的材质可以但不限于为掺杂硅(n+Si)。
步骤403：在栅极绝缘层3上通过一次构图工艺形成包括位于行驱动单元的栅极上方的第三过孔，以及周边静电放电保护用过孔，信号输出的引线过孔等，参照图7所示为阵列基板在栅极绝缘层上形成行驱动单元的栅极上方的第三过孔后的截面结构示意图；
步骤404：形成包括源极6a和漏极6b、金属引线6c和数据线6’图形的金属层，其中，金属引线位于行驱动单元的栅极的上方，参照图8所示为阵列基板形成包括源极和漏极、金属引线图形后的截面结构示意图；
步骤404具体可以为在步骤403之后的基板上沉积源漏极金属薄膜，通过湿法刻蚀在栅极上方形成源极6a和漏极6b的图形，并通过干法刻蚀去除位于源极6a和漏极6b之间的有源材料层。
步骤405：形成覆盖基板的保护层7，保护层7的材质不限可以为氮化硅，参照图9a所示为阵列基板形成保护层后的俯视结构示意图，图9b为图9a示出的结构中A-A截面结构示意图；
步骤406：形成包括位于漏极上方漏出保护层7的第一过孔9的第一钝化层8，参照图10a所示为阵列基板形成第一钝化层后的俯视结构示意图，图10b为图10a示出的结构中A-A截面结构示意图；
第一钝化层的材质不限，例如可以为树脂材料，当第一钝化层材质为感光树脂材料时，步骤406具体为涂覆感光树脂材料，曝光，显影，以及树脂膜固化，通过刻蚀形成位于漏极上方漏出保护层的钝化层过孔。
步骤407：形成包括第一电极10的图形的金属层，参照图11a所示为阵列基板形成第一电极后的俯视结构示意图，图11b为图11a示出的结构中A-A截面结构示意图；
步骤408：形成包括位于漏极上方的第二过孔12和位于金属引线上方的第四过孔13的第二钝化层11，参照图16所示为阵列基板形成包括位于漏极上方的第二过孔和位于金属引线上方的第四过孔的第二钝化层后的俯视结构示意图；
其中，第二钝化层11的材质不限，可以为低温氮化硅材料。
步骤408具体为：参照图12～14所示，沉积第二钝化层11材料，涂覆光刻胶14制作掩膜板，采用第一刻蚀工艺对漏极和金属引线上方需要形成过孔的区域的第二钝化层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于第二钝化层的厚度，其中，图12为阵列基板沉积第二钝化层材料之后的截面结构示意图，图13为阵列基板涂覆光刻胶14形成掩膜板后的截面结构示意图，图14为阵列基板采用第一刻蚀工艺刻蚀第二钝化层后的截面结构示意图；
参照图15所示，采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出漏极6b和金属引线6c，从而形成第二过孔12和第四过孔13，图15为阵列基板采用第二刻蚀工艺刻蚀形成第二过孔和第四过孔后的截面结构示意图。
步骤409：形成包括第二电极15的图形的金属层，实现相应电极图形之间的电连接，参照图17所示为阵列基板形成包括第二电极的图形后的截面结构示意图。
需要说明的是，第一电极和第二电极的材质可以为透明导电材料，例如氧化铟锡，第一电极可以为公共电极，第二电极为像素电极。
至此，阵列基板制作完成，由上述制作过程可知，由于步骤408包括两个步骤的过孔制作方法制作过孔，能够有效地防止在过孔处形成倒角，使得电极之间的接触较为可靠，有效地改善了电学性能，提高了产品质量；并且由于在过孔制作过程中，仅仅在采用第一刻蚀工艺时横向刻蚀速率较为明显，而采用第二刻蚀工艺时横向刻蚀速率较小，竖直刻蚀占主导作用，因此，制作完成的过孔较小，能够节省空间，从而提高开口率，增大像素密度，大大地改善具有该阵列基板产品的显示效果；
从上述制作过程可以看出，第二过孔在位于漏极上方的区域制作，在现有技术中，通常采用一次刻蚀干法刻蚀工艺制作第二过孔，为了有效地降低在漏极上方制作第二过孔时倒角不良而影响第二电极与漏极搭接可靠性的风险，通常需要在制作第二过孔时与第一过孔交叠，也就是说制作完成第二过孔后，能够保证从截面图看第二过孔一侧的材料均为顶层膜层材料，即该侧未产生倒角，然而第二过孔与第一过孔交叠的区域大小极易受到工艺设备的精度影响，从而极易出现第二过孔与第一过孔无交叠或者完全重合的情况，出现倒角的风险很高；相较于现有技术，本实施例提供的阵列基板制作方法，能够有效地防止在制作第二过孔时出现倒角，因此对第二过孔与第一过孔的制作位置的要求降低，从而降低了对工艺设备精度的要求，从而降低生产成本，并且，第二过孔与第一过孔可以完全重合，从而进一步节省空间，提高开口率，增大像素密度，大大地改善具有该阵列基板产品的显示效果。
下面以保护层7的材质为氮化硅，第一钝化层8的材质为感光树脂，第二钝化层11的材质为低温氮化硅，其中为例，在第二实施例的基础上以一具体实施例来说明本发明。本实施例与第二实施例相比，步骤408具体为：
步骤一：如图12所示，沉积低温氮化硅材料，低温氮化硅材料的厚度可以根据阵列基板的具体设计要求设定，例如一般设定低温氮化硅材料的厚度
步骤二：如图13所示，再涂覆厚度的光刻胶14制作掩膜版；
步骤三：如图14所示，采用SF6、O2和He的混合气体，以及2500W到3500W的等离子加速功率的刻蚀条件，对漏极6b和金属引线6c上方的第二钝化层11进行干法刻蚀，采用第一刻蚀工艺的竖直刻蚀量为即刻蚀去除部分的低温氮化硅材料；
在步骤三中的刻蚀条件下，SF6、O2与低温氮化硅发生化学反应，即进行化学性刻蚀，其中O2为催化剂，He在2500W到3500W的等离子加速功率的加速和引导下与低温氮化硅发生化学反应，即进行物理性刻蚀，也就是选择性强的竖直方向刻蚀工艺。在该刻蚀条件下横向刻蚀速率明显，第二钝化层的开口处会有明显的缩进量形成坡度角，同时由于步骤三仅仅对第二钝化层进行部分刻蚀，使得第二钝化层11下方的第一钝化层8和保护层7未受到该刻蚀条件的影响而处于被保护状态，从而有效地避免了倒角的产生。
当然步骤三也可以仅采用化学干法刻蚀条件，在此不作具体限定。
步骤四：如图15所示，采用SF6和He的混合气体，以及6000W到7500W的等离子加速功率的刻蚀条件，对需要形成过孔区域中的剩余部分进行干法刻蚀至漏出漏极6b和金属引线6c；
在进行步骤四的刻蚀前，从图中示出的截面图可以看出，此时第二过孔和第四过孔处的第二钝化层的厚度为两侧是感光树脂材料，底层是氮化硅保护层，其厚度为该刻蚀条件对低温氮化硅材料的横向刻蚀速率，大于树脂材料的横向刻蚀速率，大于常温氮化硅材料的横向刻蚀速率，然而由于在无氧环境，化学性刻蚀较慢，而此时在高等离子加速功率下物理性刻蚀在干法刻蚀中占主导作用，因此，竖直刻蚀速率与横向刻蚀速率的比值较大，也就是具有较大的选择比，即竖直刻蚀速率大于横向刻蚀速率，步骤四中主要对需要形成过孔区域中的剩余部分进行选择性强的竖直方向刻蚀，因此可以避免因不同膜层材质不同而产生倒角。
步骤五：如图16所示，剥离光刻胶14。
从上述步骤三和步骤四可知，步骤三的刻蚀条件使得横向刻蚀速率较大，形成坡度角，采用步骤四的刻蚀条件刻蚀时，光刻胶掩膜板能够保护步骤三中形成的坡度角，且步骤四的刻蚀条件为选择性强的物理性刻蚀占主导的干法刻蚀，刻蚀过程中能够避免因不同膜层材质不同而产生倒角，从而使得第二过孔和第四过孔无倒角，第二电极与漏极的搭接可靠，有效地改善了电学性能，进而提高产品的质量。
需要说明的是，本发明各个实施例中第一过孔、第二过孔、第三过孔和第四过孔仅用于区分不同膜层上的过孔，并不是用来区分膜层上过孔的数量。
本发明第三实施例还提供了一种阵列基板，采用如前述任一实施例提供的阵列基板的制作方法制作得到，由于采用前述阵列基板的制作方法能够有效地减小透过至少两层膜层的过孔，且有效地防止制作过孔时产生倒角，因此，本实施例提供的阵列基板的电学性能较好，产品质量较高，具有较高的像素密度，且应用于显示装置时使得显示装置具有较高的开口率，大大地改善了显示效果。
本发明第四实施例还提供了一种显示装置，包括如前述实施例提供的阵列基板，由于过孔较小，占用空间较小，因此该显示装置的开口率较高，进而提高背光源的利用率，提高产品的显示亮度，降低功耗，尤其对于高分辨率的显示装置，上述有益效果尤为明显；并且由于阵列基板的电学性能较好，因此能够有效地改善显示装置的显示效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种过孔制作方法，其特征在于，包括：
采用第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，其中采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度；
采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。
2.如权利要求1所述的过孔制作方法，其特征在于，所述采用第一刻蚀工艺的竖直刻蚀量小于顶层膜层的厚度具体为：
采用第一刻蚀工艺的竖直刻蚀量为顶层膜层的厚度的百分之七十。
3.如权利要求1所述的过孔制作方法，其特征在于，所述采用竖直刻蚀速率大于横向刻蚀速率的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极具体包括：
采用竖直刻蚀速率与横向刻蚀速率的比值不小于3的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极。
4.一种阵列基板的制作方法，包括：
由下至上依次在衬底基板上形成包括栅线和栅极的图形的金属层、栅极绝缘层和有源层；
形成包括源极和漏极图形的金属层；
形成覆盖基板的保护层和包括位于漏极上方漏出保护层的第一过孔的第一钝化层；
形成包括第一电极的图形的金属层；
形成第二钝化层；其特征在于，所述阵列基板的制作方法还包括以下步骤：
采用如权利要求1～3任一所述的过孔制作方法在第二钝化层上制作位于所述漏极上方的第二过孔；
形成包括第二电极的图形的金属层，实现相应电极图形之间的电连接。
5.如权利要求4所述的阵列基板的制作方法，其特征在于，在所述形成包括源极和漏极图形的金属层之前，还包括：
在栅极绝缘层上形成位于行驱动单元的栅极上方的第三过孔。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，还包括：在所述形成包括源极和漏极图形的金属层的同时，形成位于行驱动单元的栅极上方的金属引线；
在所述采用如权利要求1～3任一所述的过孔制作方法在第二钝化层上制作位于所述漏极上方的第二过孔的同时，形成位于所述金属引线上方的第四过孔。
7.如权利要求4～6任一所述的阵列基板的制作方法，其特征在于，所述保护层的材质为氮化硅，所述第一钝化层的材质为树脂，所述第二钝化层的材质为低温氮化硅。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，所述采用第一刻蚀工艺对电极上方需要形成过孔的区域的顶层膜层进行部分刻蚀，具体包括：
采用SF6、O2和He的混合气体，以及2500W到3500W的等离子加速功率的刻蚀条件，对电极上方需要形成过孔的区域的第二钝化层进行部分干法刻蚀。
9.如权利要求8所述的阵列基板的制作方法，其特征在于，所述采用竖直刻蚀速率与横向刻蚀速率的比值不小于3的第二刻蚀工艺对需要形成过孔区域中的剩余部分进行刻蚀至漏出所述电极，具体包括：
采用SF6和He的混合气体，以及6000W到7500W的等离子加速功率的刻蚀条件，对需要形成过孔区域中的剩余部分进行干法刻蚀至漏出所述电极。
10.一种阵列基板，其特征在于，所述阵列基板采用如权利要求4～9任一所述的阵列基板的制作方法制作得到。
11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。
CN201410465232.4A 2014-09-12 2014-09-12 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 Pending CN104299942A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410465232.4A CN104299942A (zh) 2014-09-12 2014-09-12 过孔制作方法、阵列基板制作方法及阵列基板、显示装置
US14/743,845 US9716117B2 (en) 2014-09-12 2015-06-18 Method for producing a via, a method for producing an array substrate, an array substrate, and a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410465232.4A CN104299942A (zh) 2014-09-12 2014-09-12 过孔制作方法、阵列基板制作方法及阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN104299942A true CN104299942A (zh) 2015-01-21

Family

ID=52319612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465232.4A Pending CN104299942A (zh) 2014-09-12 2014-09-12 过孔制作方法、阵列基板制作方法及阵列基板、显示装置

Country Status (2)

Country Link
US (1) US9716117B2 (zh)
CN (1) CN104299942A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783555A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
CN108155196A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113113353A (zh) * 2021-04-12 2021-07-13 合肥鑫晟光电科技有限公司 一种阵列基板的制备工艺、阵列基板及显示装置
CN115831764A (zh) * 2022-12-15 2023-03-21 成都海光集成电路设计有限公司 一种基板中过孔的制作方法、基板及芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932127B (zh) * 2015-07-09 2018-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112103325B (zh) * 2020-09-23 2023-10-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573480A (zh) * 2003-06-11 2005-02-02 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器及其制造方法
US20090115947A1 (en) * 2007-11-05 2009-05-07 Au Optronics Corporation Liquid crystal display panel and manufacturing method of opposite substrate thereof
KR101005552B1 (ko) * 2003-10-21 2011-01-05 엘지디스플레이 주식회사 액정표시장치용 기판 및 그 제조방법
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103985708A (zh) * 2014-05-26 2014-08-13 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法
CN104035231A (zh) * 2013-03-07 2014-09-10 群创光电股份有限公司 液晶显示面板及包含其的液晶显示设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
KR100562301B1 (ko) * 2003-12-27 2006-03-22 동부아남반도체 주식회사 트랜지스터의 게이트 구조 및 그 제조 방법
US7001836B2 (en) * 2004-03-25 2006-02-21 Taiwan Semiconductor Manufacturing Company Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
US7902078B2 (en) * 2006-02-17 2011-03-08 Tokyo Electron Limited Processing method and plasma etching method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573480A (zh) * 2003-06-11 2005-02-02 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器及其制造方法
KR101005552B1 (ko) * 2003-10-21 2011-01-05 엘지디스플레이 주식회사 액정표시장치용 기판 및 그 제조방법
US20090115947A1 (en) * 2007-11-05 2009-05-07 Au Optronics Corporation Liquid crystal display panel and manufacturing method of opposite substrate thereof
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN104035231A (zh) * 2013-03-07 2014-09-10 群创光电股份有限公司 液晶显示面板及包含其的液晶显示设备
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103985708A (zh) * 2014-05-26 2014-08-13 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783555A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
CN106783555B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
CN108155196A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US10797083B2 (en) 2017-12-28 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate with contact hole having hole walls forming an obtuse angle
CN108155196B (zh) * 2017-12-28 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113113353A (zh) * 2021-04-12 2021-07-13 合肥鑫晟光电科技有限公司 一种阵列基板的制备工艺、阵列基板及显示装置
CN113113353B (zh) * 2021-04-12 2023-09-19 合肥鑫晟光电科技有限公司 一种阵列基板的制备工艺、阵列基板及显示装置
CN115831764A (zh) * 2022-12-15 2023-03-21 成都海光集成电路设计有限公司 一种基板中过孔的制作方法、基板及芯片

Also Published As

Publication number Publication date
US9716117B2 (en) 2017-07-25
US20160079287A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN102646632A (zh) 阵列基板及其制作方法和显示装置
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN104299942A (zh) 过孔制作方法、阵列基板制作方法及阵列基板、显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN105390443B (zh) Tft基板的制作方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN108054140B (zh) Ffs模式阵列基板的制造方法
CN106847757B (zh) 一种显示基板及其制作方法、显示装置
US9653284B2 (en) Thin film transistor, manufacturing method thereof and array substrate
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
CN108231674A (zh) 薄膜晶体管阵列基板及其制造方法
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104538356B (zh) 一种阵列基板及其制作方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN108615735B (zh) 一种阵列基板、显示装置及阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121