[go: up one dir, main page]

CN104241357A - 一种晶体管、集成电路以及集成电路的制造方法 - Google Patents

一种晶体管、集成电路以及集成电路的制造方法 Download PDF

Info

Publication number
CN104241357A
CN104241357A CN201310242364.6A CN201310242364A CN104241357A CN 104241357 A CN104241357 A CN 104241357A CN 201310242364 A CN201310242364 A CN 201310242364A CN 104241357 A CN104241357 A CN 104241357A
Authority
CN
China
Prior art keywords
semiconductor substrate
transistor
drain
integrated circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310242364.6A
Other languages
English (en)
Inventor
黄河
李海艇
周强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310242364.6A priority Critical patent/CN104241357A/zh
Priority to US14/069,290 priority patent/US9647085B2/en
Publication of CN104241357A publication Critical patent/CN104241357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种晶体管、集成电路以及集成电路的制造方法，涉及半导体技术领域。本发明的晶体管包括第一半导体衬底、位于第一半导体衬底的第一表面上的栅极、位于第一半导体衬底内的源极和漏极，以及位于第一半导体衬底的第二表面上用于连接源极的源极连接端子和用于连接漏极的漏极连接端子。本发明的晶体管，源极端子和漏极连接端子与栅极分别位于半导体衬底的上下两个表面，可有效降低栅极与源极、漏极间的耦合电容，提高晶体管的性能。本发明的集成电路使用了上述晶体管，可以有效降低耦合电容，提高集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制得的集成电路也具有上述优点。

Description

一种晶体管、集成电路以及集成电路的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种晶体管、集成电路以及集成电路的制造方法。
背景技术
在半导体技术领域中，晶体管，特别是金属氧化物半导体场效应晶体管（MOS FET），是集成电路的关键组件。现有技术中，晶体管一般包括源极、漏极和栅极三个端子（terminal），并且，其所有的电极（源极、漏极和栅极）和电极的连接端子均位于半导体衬底的同一侧。
随着半导体技术工艺节点的不断减小，晶体管等器件的尺寸不断缩小，栅极与源极、漏极之间的距离（space）不断减小，导致栅极与源极、漏极之间的耦合电容不断增大。并且，位于源极和漏极上方的接触孔（contacts）由于受到与源极和漏极处于半导体衬底同一侧且位于源极和漏极中间的栅极结构的限制，也导致接触孔内的金属（即，源极和漏极的连接端）与栅极之间的耦合电容不断增大，即，导致栅极与源极、漏极之间的耦合电容不断增大。
栅极与源极、漏极之间的耦合电容不断增大，严重影响了晶体管的性能，进而影响了使用该晶体管的集成电路的性能。虽然现有技术中的鳍型场效应晶体管（Fin FET）可以在一定程度上解决耦合电容的问题，但随着器件尺寸的不断缩小，该技术的效果可能变得越来越不明显。
因此，为解决上述问题，本发明提出一种新的晶体管、使用该晶体管的集成电路以及该集成电路的制造方法。
发明内容
针对现有技术的不足，本发明提供一种晶体管、集成电路以及集成电路的制造方法。
本发明实施例一提供一种晶体管，包括：第一半导体衬底、位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。
其中，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。
其中，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。
其中，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。
其中，所述体电极的材料为金属硅化物。
本发明实施例二提供一种集成电路，该集成电路包括第一半导体衬底和至少一个晶体管，其中，所述晶体管包括：位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；
其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。
其中，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。
其中，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。
其中，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。
其中，所述体电极的材料为金属硅化物。
其中，所述集成电路还包括：位于所述晶体管所在区域之外的区域的硅通孔，所述硅通孔贯穿位于所述第一半导体衬底内的第一体介电层。
本发明实施例三提供一种集成电路的制造方法，所述方法包括：
步骤T101：提供第一半导体衬底，在所述第一半导体衬底的第一表面内形成具有第一深度的浅沟槽隔离；
步骤T102：在所述第一半导体衬底的第一表面上形成栅极绝缘层、栅极和栅极侧壁；
步骤T103：在所述第一半导体衬底的所述第一表面内形成源极和漏极；
步骤T104：在所述第一半导体衬底的第二表面上形成用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子。
其中，在所述步骤T103和所述步骤T104之间，还包括如下步骤：
在所述第一半导体衬底的第一表面上形成用于连接所述栅极的栅极连接端子。
其中，在所述步骤T104中，同时还形成位于所述第一半导体衬底的所述第二表面上的体电极。
其中，在所述步骤T103与所述步骤T104之间还包括如下步骤：
从所述第一半导体衬底的所述第二表面对所述第一半导体衬底内的源极和漏极区域进行离子注入处理；
对所述第一半导体衬底进行退火处理。
其中，在所述步骤T103与所述步骤T104之间还包括如下步骤：
在所述第一半导体衬底的所述第一表面上接合作为承载衬底的第二半导体衬底；
对所述第一半导体衬底的第二表面进行减薄处理至第二深度，其中，所述第二深度大于或等于所述第一深度，所述第二表面与所述第一表面为所述第一半导体衬底的相对的两个表面。
其中，接合第二半导体衬底和进行减薄处理的步骤，可以位于上述的从第二表面对第一半导体衬底内的源极和漏极区域进行离子注入处理以及对第一半导体衬底进行退火处理的步骤之前或之后，优选位于该步骤之前。
其中，在所述步骤T101中，在形成所述浅沟槽隔离之前，在所述第一半导体衬底内形成平行于所述第一半导体衬底的上表面的减薄停止层；在所述对所述第一半导体衬底的第二表面进行减薄处理的步骤中，所述减薄处理停止于所述减薄停止层之上。
其中，在所述步骤T101和所述步骤T102之间还包括从所述第一半导体衬底的所述第一表面进行离子注入以形成阱区和沟道的步骤。
其中，在所述步骤T104之后还包括：
步骤T105：对所述第一半导体衬底的所述第二表面进行刻蚀以形成贯穿所述第一半导体衬底的第一沟槽；
步骤T106：在所述第一沟槽中填充介电材料并进行平坦化处理以形成覆盖所述第二表面的第一体介电层。
其中，在所述步骤T106之后还包括步骤T107：
形成贯穿所述第一体介电层位于所述第一沟槽内的部分的硅通孔。
其中，在所述步骤T106与所述步骤T107之间还包括如下步骤：
在所述第一半导体衬底的所述第二表面上形成层间介电层，并在所述层间介电层内形成位于所述源极连接端子和所述漏极连接端子之上的接触孔。
本发明的晶体管，源极端子和漏极连接端子与栅极分别位于半导体衬底的上下两个表面，可以有效地降低栅极与源极、漏极之间的耦合电容，提高晶体管的性能。本发明的集成电路使用了上述晶体管，有效地降低了耦合电容，提高了集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制得的集成电路也具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为本发明实施例一的一种晶体管结构的示意性剖视图；
图1B为本发明实施例一的另一种晶体管结构的示意性剖视图；
图2为本发明实施例二的一种集成电路的结构的示意性剖视图；
图3A至3J为本发明实施例三的一种集成电路的制造方法的相关步骤形成的图形的示意性剖视图；
图4为本发明实施例三的一种集成电路的制造方法的一种示意性流程图；
图5为本发明实施例三的一种集成电路的制造方法的另一种示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本实施例提供一种场效应晶体管（FET，简称“晶体管”），包括半导体衬底、位于所述半导体衬底的第一表面（上表面）上的栅极、位于所述半导体衬底内的源极和漏极，以及位于所述半导体衬底的第二表面（下表面）上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；其中，所述第一表面与所述第二表面为所述半导体衬底的相对的两个表面。
下面，参照图1A和图1B来详细描述本发明实施例提出的晶体管的结构。图1A为本发明实施例的一种晶体管的结构的示意性剖视图；图1B为本发明实施例的另一种晶体管的结构的示意性剖视图。
如图1A所示，本实施例的晶体管包括：第一半导体衬底（简称半导体衬底）100、位于第一半导体衬底100第一表面（上表面）上的栅极1012以及位于第一半导体衬底100内的源极（包括源极第一部分10151源极第二部分1111）和漏极（包括漏极第一部分10152和漏极第二部分1112）；还包括位于第一半导体衬底100的第二表面上的用于连接源极（具体地，指源极第二部分1111）的源极连接端子1121以及用于连接漏极（具体地，指漏极第二部分1112）的漏极连接端子1122。其中，第一表面和第二表面为半导体衬底的两个相对的表面。
在图1A所示的示例中，源极包括源极第一部分10151源极第二部分1111，漏极包括漏极第一部分10152和漏极第二部分1112，源极第一部分10151源极第二部分1111一般为分别从第一半导体衬底100的第一表面和第二表面进行离子注入实现，漏极第一部分10152和漏极第二部分1112也是如此。然而，在本实施例中，源极和漏极也可以均为一体结构，通过从第一半导体衬底100的第一表面深注入至第二表面实现。
进一步的，本实施例的晶体管还包括位于第一半导体衬底100的第一表面上的用于连接栅极1012的栅极连接端子106。
在本实施例中，源极连接端子1121、漏极连接端子1122和栅极连接端子106均可以为金属硅化物106。此外，源极连接端子1121、漏极连接端子1122和栅极连接端子106还可以为铜、铝等金属或离子掺杂区等。
该晶体管，由于源极连接端子1121和漏极连接端子1122与栅极1012分别处于第一半导体衬底100的第一表面和第二表面两个不同的表面，因此，可以在一定程度上降低源极和漏极与栅极之间的耦合电容，提高晶体管的性能。
本实施例的晶体管，还可以包括栅极绝缘层1011、栅极侧壁1014以及轻掺杂区1013等。关于栅极绝缘层1011、栅极侧壁1014以及轻掺杂区1013的具体结构和材料，可以参照现有技术中的各种方案来实现，在此并不进行限定。
本实施还提供另一种晶体管，如图1B所示。与上述图1A所示的晶体管的不同之处在于，该晶体管还包括体电极（body terminal）1123，体电极1123位于第一半导体衬底100的第二表面（下表面）上。示例性的，体电极1123位于源极连接端子1121和漏极连接端子1122之间。体电极1123的材料可以为金属、金属硅化物或其他合适的材料。其中，体电极1123是晶体管的第四端，其连接至栅极、源极和漏极所在的半导体衬底。当该种晶体管应用于集成电路之中时，体电极1123可以用于将晶体管调制至运行。在集成电路中，晶体管的体电极（也称体端）通常和电路中的最高或最低电压相连。
本实施例的晶体管，源极连接端子1121和漏极连接端子1122与栅极1012分别处于第一半导体衬底100的第一表面和第二表面两个不同的表面，因此可以有效地降低栅极与源极、漏极之间的耦合电容，提高晶体管的性能。
本发明实施例提供一种晶体管的制造方法，用于制造实施例一中的晶体管。本实施例的晶体管的制造方法，包括如下步骤：
步骤E101：提供第一半导体衬底100，在所述第一半导体衬底100的第一表面（上表面）上形成栅极结构，所述栅极结构包括栅绝缘层1011、栅极1012和栅极侧壁1014。
步骤E102：在第一半导体衬底100的第一表面（上表面）内形成源极和漏极。
其中，一种可行的实现方案为，源极包括源极第一部分10151源极第二部分1111，漏极包括漏极第一部分10152和漏极第二部分1112，步骤E102包括：
步骤E1021：从第一半导体衬底100的第一表面进行离子注入形成源极第一部分10151和漏极第一部分10152；
步骤E1022：从第一半导体衬底100的第二表面（下表面）进行离子注入形成源极第二部分1111和漏极第二部分1112，其中，源极第一部分10151和源极第二部分1111构成源极，漏极第一部分10152和漏极第二部分1112构成漏极。形成的图形，如图1A所示。
此外，源极和漏极也可以为一体结构，通过从第一半导体衬底100的第一表面进行深注入至第二表面来实现。
步骤E103：形成位于第一半导体衬底100的第二表面上用于连接源极的源极连接端子1121和用于连接漏极的漏极连接端子1122。
本实施例的晶体管的制造方法，还可以在步骤E101中包括进行轻掺杂以形成轻掺杂区1013的步骤。
进一步的，在步骤E101中，还可以包括形成位于栅极之上的栅极连接端子106的步骤。
在本实施例中，源极连接端子1121、漏极连接端子1122和栅极连接端子106的材料均可以为金属硅化物或金属等其他合适的材料。
其中，在步骤E103之中，在形成源极连接端子1121和漏极连接端子1122的同时，还可以同时在第一半导体衬底100的第二表面上形成体电极1123，如图1B所示。
本发明的晶体管的制造方法，用于制造上述晶体管，制得的晶体管也具有上述优点。即，有效降低栅极与源极、漏极之间的耦合电容，提高晶体管的性能。
实施例二
本实施例提供一种集成电路，包括实施例一所述的晶体管。本实施例的集成电路，由于降低了晶体管的栅极与源极、漏极之间的耦合电容，因此可以提高整个集成电路的性能。
下面，参照图2来详细描述本发明实施例提出的集成电路的一种示例性的结构。如图2所示，本实施例的集成电路包括第一半导体衬底（简称半导体衬底）100和设置于其上的晶体管10，其中，晶体管10包括位于第一半导体衬底100第一表面（上表面）上的栅极1012、以及位于第一半导体衬底100内的源极（包括源极第一部分10151源极第二部分1111）和漏极（包括漏极第一部分10152和漏极第二部分1112）；还包括位于第一半导体衬底100的第二表面上的用于连接源极（具体地，指源极第二部分1111）的源极连接端子1121以及用于连接漏极（具体地，指漏极第二部分1112）的漏极连接端子1122。其中，第一表面和第二表面为半导体衬底的两个相对的表面。在本实施例中，晶体管10的个数为至少一个，为了表示的简要，图2仅示出了其中的一个晶体管10。
在图2所示的示例中，源极包括源极第一部分10151源极第二部分1111，漏极包括漏极第一部分10152和漏极第二部分1112，源极第一部分10151源极第二部分1111一般为分别从第一半导体衬底100的第一表面和第二表面进行离子注入实现，漏极第一部分10152和漏极第二部分1112也是如此。然而，在本实施例中，源极和漏极也可以均为一体结构，通过从第一半导体衬底100的第一表面深注入至第二表面实现。
进一步的，本实施例的晶体管还包括位于第一半导体衬底100的第一表面上的用于连接栅极1012的栅极连接端子106。
在本实施例中，源极连接端子1121、漏极连接端子1122和栅极连接端子106均可以为金属硅化物106。此外，源极连接端子1121、漏极连接端子1122和栅极连接端子106还可以为铜、铝等金属或掺杂离子（即，用离子掺杂区作为源极连接端子1121、漏极连接端子1122或栅极连接端子106）等。
本实施例中，晶体管10还可以包括体电极（body terminal）1123，其中，体电极1123位于第一半导体衬底100的第二表面（下表面）。此时，晶体管10的结构如图2中的晶体管10’所示。在本实施例中，晶体管10’可以视为晶体管10的一种特例。体电极1123的材料可以为金属、金属硅化物或其他合适的材料。体电极1123是晶体管的第四端，其连接至栅极、源极和漏极所在的半导体衬底。当该种晶体管应用于集成电路之中时，体电极1123可以用于将晶体管调制至运行。在本实施例的集成电路中，晶体管10的体电极（也称体端）1123与电路中的最高或最低电压相连。本领域的技术人员可以理解，虽然本实施例在图2中同时示出了晶体管10和晶体管10’，但是这并不代表本实施例的集成电路必须同时包括上述两种晶体管（即，晶体管10和晶体管10’），相反地，本实施例的集成电路可以仅包括其中的一种晶体管（晶体管10或晶体管10’），也可以同时包括上述两种晶体管（晶体管10和晶体管10’），在此并不进行限定。
在本实施例的集成电路中，晶体管10还可以包括栅极绝缘层1011、栅极侧壁1014以及轻掺杂区1013等。关于栅极绝缘层1011、栅极侧壁1014以及轻掺杂区1013的具体结构和材料，可以参照现有技术中的各种方案来实现，在此并不进行限定。
本发明实施例的集成电路，进一步还包括位于晶体管10所在区域之外的区域的硅通孔115，硅通孔115贯穿位于第一半导体衬底100内的第一体介电层113。在本实施例中，硅通孔115的作用在于连接位于第一半导体衬底100上表面（第一表面）和下表面（第二表面）的器件。示例性地，硅通孔115可以通过金属层117、接触孔1162、漏极连接端子1122与晶体管10的漏极在第一半导体衬底100的第二表面（下表面）相连，如图2所示。硅通孔115也可以通过源极上的源极连接端子1121、接触孔1161以及金属层等与源极相连，或者，硅通孔115也可以通过其他金属层以及其他结构与其他器件相连，在此并不进行限定。在本实施例中，硅通孔115的个数可以为一个或多个，并不进行限定。在本实施例中，硅通孔115的存在，在便于连接位于第一半导体衬底100上表面（第一表面）和下表面（第二表面）的器件的同时，也可以在一定程度上降低后续封装工艺的复杂度。
本实施例的集成电路，还可以包括位于晶体管10的栅极连接端子106上方的接触孔108、层间介电层107、层间介电层114以及其他膜层或结构，在此不再赘述。
本发明的集成电路，由于所采用的晶体管10的源极连接端子和漏极连接端子与栅极分别位于第一半导体衬底100的上下两个表面（第一表面和第二表面），因此，可以有效降低栅极与源极、漏极之间的耦合电容，提高集成电路的性能。
实施例三
下面，参照图3A-图3J和图4、图5来描述本发明实施例提出的集成电路的制造方法一个示例性方法的详细步骤。其中，图3A至3J为本发明实施例的一种集成电路的制造方法的相关步骤形成的图形的示意性剖视图；图4为本发明实施例的一种集成电路的制造方法的一种示意性流程图；图5为本发明实施例的一种集成电路的制造方法的另一种示意性流程图。
本发明实施例的集成电路的制造方法，可以用于制造实施例三所述的集成电路，具体包括如下步骤：
步骤A1：提供第一半导体衬底100，在第一半导体衬底100内形成平行于第一半导体衬底100上表面的减薄停止层（也可称作“刻蚀停止层”）101，如图3A所示。其中，减薄停止层101在第一半导体衬底100中具有第一深度H1。
在本实施例中，第一半导体衬底100的第一表面（或“上表面”），是指第一半导体衬底100形成有晶体管的栅极的表面；第二表面（“下表面”）则指第一半导体衬底100的与“第一表面”相对的另一表面。“深度”的计算方法以第一半导体衬底100的第一表面为参照，“某一层具有第一深度H1”是指该层距离第一半导体衬底100的第一表面的距离为H1，具体可参见图3A对H1的标示，其他情形以此类推。
在本实施例中，第一半导体衬底100一般采用体硅（bulk Si）。减薄停止层101可以采用氧化物（氧化硅）或其他合适的材料。
其中，形成减薄停止层101的方法可以包括如下步骤：
步骤A101：对第一半导体衬底100进行氧注入处理以在第一半导体衬底的第一深度H1位置处形成氧离子层；
步骤A102：对第一半导体衬底100进行加热处理以在所述氧离子层的位置形成氧化硅层。即，形成了减薄停止层101。
此外，形成减薄停止层101的方法，还可以采用外延生长法形成，此处不再赘述。
在本实施例中，减薄停止层101的作用主要在于作为后续对第一半导体衬底100进行减薄处理时的停止层。在本实施例中，形成减薄停止层101的工艺步骤可以根据实际情况予以省略。
步骤A2：在第一半导体衬底100中形成浅沟槽隔离（STI）102，浅沟槽隔离102在第一半导体衬底100具有第二深度H2，如图3B所示。第二深度H2小于等于第一深度H1。
其中，浅沟槽隔离102的数量为多个，不同的浅沟槽隔离102的深度可以不同。
步骤A3：从第一半导体衬底100的第一表面（上表面）进行离子注入，形成阱区（Well）和沟道（Channel）。为了表示的简要，图中未示出阱区和沟道。
步骤A4：在第一半导体衬底100的第一表面（上表面）上形成栅极绝缘层1011、栅极1012、轻掺杂区1013和栅极侧壁1014，如图3C所示。
其中，形成轻掺杂区1013的方法为离子注入。形成栅极绝缘层1011、栅极金属层1012和栅极侧壁1014的方法，可以采用现有技术中各种可行的方案来实现，此处不再赘述。
在本实施例中，为了表示的简要，最终制得的集成电路的相关附图中仅示意性地示出了两个晶体管，因此中间步骤亦仅示出了形成两个晶体管的图形。
步骤A5：在第一半导体衬底100的第一表面（上表面）形成源极第一部分10151和漏极第一部分10152，如图3C所示。
其中，形成源极第一部分10151和漏极第一部分10152的方法为离子注入。
步骤A6：在栅极1012之上形成栅极连接端子106，如图3C所示。
其中，形成栅极连接端子106的方法，可以采用现有技术中的形成金属硅化物的方法或其他各种方法，此处不再赘述。
步骤A7：在第一半导体衬底100的第一表面（上表面）形成层间介电层（ILD）107，并在层间介电层107内形成栅极接触孔108，如图3D所示。
在形成栅极接触孔108之后，一般还包括形成金属层的步骤，此处不再赘述。即，还包括进行后段制程（BEOL）工艺以在第一半导体衬底100的第一表面形成金属互连结构的步骤。
步骤A8：在第一半导体衬底100的第一表面上接合用于作为承载衬底（carrier substrate）的第二半导体衬底110。
示例性地，第二半导体衬底110通过粘合层109与位于第一半导体衬底100第一表面的层间介电层107粘合，如图3E所示。
其中，粘合层107的材料可以为氧化物层或其他合适的材料。第二半导体衬底110可以为各种半导体衬底，其作用在于用于承载和支撑第一半导体衬底100。
步骤A9：对第一半导体衬底100的第二表面（下表面）进行减薄处理至第一深度H1，如图3F所示。
其中，减薄处理至第一深度H1是指将减薄处理后的第一半导体衬底100的厚度与第一深度H1相同。当第一半导体衬底100中形成有减薄停止层101时，优选使得减薄工艺停止于减薄停止层101之上，即，第一半导体衬底100位于减薄停止层101之上的部分被完全去除，如图3F所示。
在本实施例中，如果选择厚度合适的第一半导体衬底，也可以省略步骤A9。
步骤A10：在第一半导体衬底100的第二表面（下表面）形成与源极第一部分10151相连的源极第二部分1111和与漏极第一部分10152相连的漏极第二部分1112，如图3G所示。
其中，源极第一部分10151和源极第二部分1111共同构成了晶体管的源极，漏极第一部分10152和漏极第二部分1112共同构成了晶体管的漏极。示例性的，形成源极第二部分1111和漏极第二部分1112的方法可以包括如下步骤：
步骤A1001：从第一半导体衬底100的第二表面（下表面）对第一半导体衬底100内的源极和漏极区域进行离子注入处理；
步骤A1002：对第一半导体衬底100进行退火（anneal）处理。其中，退火处理优选采用激光热退火。
在步骤A1002中进行退火处理的目的在于使得注入的离子进一步向源极第一部分10151和漏极第一部分10152位置处扩散，以使得源极第二部分1111和漏极第二部分1112分别与源极第一部分10151和漏极第二部分10152形成良好的电接触。
在上述示例中，通过步骤A5和步骤A10最终形成了晶体管的源极和漏极。实际上，形成源极和漏极的步骤，也可以在步骤A5中通过一步实现，即，在步骤A5中，从第一半导体衬底100的第一表面进行深注入至第二表面来直接形成源极和漏极，此时源极和漏极为一体结构。本实施例的源极和漏极，最终均贯穿第一半导体衬底100的第二表面。
步骤A11：在经减薄处理的半导体衬底100的第二表面形成用于连接源极的源极连接端子1121和用于连接漏极的漏极连接端子1122，如图3G所示。
其中，源极连接端子1121和漏极连接端子1122的材料均可以为金属硅化物106；这一情况下可以采用现有技术中的形成金属硅化物的方法来完成步骤A11。此外，源极连接端子1121和漏极连接端子1122的材料还可以为铜、铝等金属或掺杂离子（即，用离子掺杂区作为源极连接端子1121和漏极连接端子1122）等。
在形成源极连接端子1121和漏极连接端子1122的同时，还可以在第一半导体衬底100的第二表面上形成体电极1123。体电极1123的材料，可以为金属硅化物、金属或其他合适的材料，本实施例并不对此进行限定。
步骤A12：在第一半导体衬底100的第二表面上形成第一体介电层113，如图3H所示。
其中，第一体介电层113包括位于第一半导体衬底100第二表面之上的部分和嵌入第一半导体衬底100的部分，如图3H所示。
其中，第一体介电层113可以为氧化硅或其他合适的材料。
示例性的，步骤A12一般包括如下步骤：
步骤A1201：对第一半导体衬底100的第二表面进行刻蚀，形成贯穿第一半导体衬底100的第一沟槽。
其中，第一沟槽一般位于拟形成硅通孔的位置处。
步骤A1202：在第一沟槽中填充介电材料并进行平坦化处理，以形成覆盖所述第二表面的第一体介电层113。其中，介电材料可以为氧化物。
其中，进行平坦化处理，具体是指在填充介电材料后对第一半导体衬底100的第二表面进行平坦化处理。平坦化处理后，第一半导体衬底100的第二表面均被第一体介电层113所覆盖，如图3H所示。进行平坦化处理的工艺，可以为化学机械抛光（CMP）或其他方法。
步骤A13：在第一半导体衬底100的第二表面（下表面）形成层间介电层（ILD）114，并在层间介电层114内形成位于源极连接端子1121和漏极连接端子1122之上的接触孔，具体地，包括位于源极连接端子1121之上的接触孔1161和位于漏极连接端子1122之上的接触孔1162，如图3I所示。
在形成接触孔1161和接触孔1162的同时，还可以形成位于体电极1123之上的接触孔1163。
步骤A14：形成贯穿第一体介电层113位于所述第一沟槽内的部分的硅通孔115，如图3I所示。
其中，硅通孔115的作用在于连接位于第一半导体衬底100第一表面和第二表面的器件。在本实施例中，硅通孔115可以为一个或多个。
步骤A15：去除用于作为承载衬底的第二半导体衬底110和粘合层109，如图1J所示。
其中，第二半导体衬底110仅用于在对第一半导体衬底100进行减薄处理以及后续其他工艺时支撑第一半导体衬底110，当完成集成电路的制造（指在第一半导体衬底100上形成功能完整的电路结构之后、进行划片封装之前）后，应去除第二半导体衬底110和粘合层109。
至此，完成了本实施例的集成电路的制造方法的相关步骤的介绍，后续可以通过划片、封装等步骤完成最终的集成电路的制造，此处不再赘述。
此外，本实施例的集成电路的制造方法，除包括形成晶体管和硅通孔等组件的步骤之外，还可以包括形成其他各种组件（比如集成无源器件、MEMS器件等）的步骤，在此并不进行限定。本领域的技术人员可以理解，本实施例意在描述本实施例的集成电路的制造方法的关键步骤，对于其他步骤，本领域的技术人员可以根据现有技术实现，因此本实施例未进行赘述。
根据本实施例的集成电路的制造方法制得的集成电路，由于所采用的晶体管的源极连接端子和漏极连接端子与栅极分别位于第一半导体衬底100的上下两个表面（第一表面和第二表面），因此可以有效降低栅极与源极、漏极之间的耦合电容，提高集成电路的性能。
图4示出了本发明实施例提出的一种集成电路的制造方法的一种示意性流程图，用于简要示出该制造方法的典型流程。具体包括：
步骤T101：提供第一半导体衬底，在所述第一半导体衬底的第一表面内形成具有第一深度的浅沟槽隔离；
步骤T102：在所述第一半导体衬底的第一表面上形成栅极绝缘层、栅极和栅极侧壁；
步骤T103：在所述第一半导体衬底的所述第一表面内形成源极和漏极；
步骤T104：在所述第一半导体衬底的第二表面上形成用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子。
图5示出了本发明实施例提出的一种集成电路的制造方法的另一种示意性流程图，用于相对详细地示出该制造方法的一种典型流程。具体包括：
步骤T101：提供第一半导体衬底，在所述第一半导体衬底的第一表面内形成具有第一深度的浅沟槽隔离；
步骤T102：在所述第一半导体衬底的第一表面上形成栅极绝缘层、栅极和栅极侧壁；
步骤T103：在所述第一半导体衬底的所述第一表面内形成源极和漏极；
步骤T104：在所述第一半导体衬底的第二表面上形成用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；
步骤T105：对所述第一半导体衬底的所述第二表面进行刻蚀以形成贯穿所述第一半导体衬底的第一沟槽；
步骤T106：在所述第一沟槽中填充介电材料并进行平坦化处理以形成覆盖所述第二表面的第一体介电层；
步骤T107：形成贯穿所述第一体介电层位于所述第一沟槽内的部分的硅通孔。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种晶体管，其特征在于，包括：第一半导体衬底、位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。
2.如权利要求1所述的晶体管，其特征在于，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。
3.如权利要求2所述的晶体管，其特征在于，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。
4.如权利要求1所述的晶体管，其特征在于，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。
5.如权利要求4所述的晶体管，其特征在于，所述体电极的材料为金属硅化物。
6.一种集成电路，其特征在于，包括第一半导体衬底和至少一个晶体管，所述晶体管包括：位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；
其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。
7.如权利要求6所述的集成电路，其特征在于，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。
8.如权利要求7所述的集成电路，其特征在于，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。
9.如权利要求6所述的集成电路，其特征在于，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。
10.如权利要求9所述的集成电路，其特征在于，所述体电极的材料为金属硅化物。
11.如权利要求6所述的集成电路，其特征在于，所述集成电路还包括：位于所述晶体管所在区域之外的区域的硅通孔，其中，所述硅通孔贯穿位于所述第一半导体衬底内的第一体介电层。
12.一种集成电路的制造方法，其特征在于，所述方法包括：
步骤T101：提供第一半导体衬底，在所述第一半导体衬底的第一表面内形成具有第一深度的浅沟槽隔离；
步骤T102：在所述第一半导体衬底的第一表面上形成栅极绝缘层、栅极和栅极侧壁；
步骤T103：在所述第一半导体衬底的所述第一表面内形成源极和漏极；
步骤T104：在所述第一半导体衬底的第二表面上形成用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子。
13.如权利要求12所述的集成电路的制造方法，其特征在于，在所述步骤T103和所述步骤T104之间，还包括如下步骤：
在所述第一半导体衬底的第一表面上形成用于连接所述栅极的栅极连接端子。
14.如权利要求12所述的集成电路的制造方法，其特征在于，在所述步骤T104中，同时还形成位于所述第一半导体衬底的所述第二表面上的体电极。
15.如权利要求12所述的集成电路的制造方法，其特征在于，在所述步骤T103与所述步骤T104之间还包括如下步骤：
从所述第一半导体衬底的所述第二表面对所述第一半导体衬底内的源极和漏极区域进行离子注入处理；
对所述第一半导体衬底进行退火处理。
16.如权利要求12所述的集成电路的制造方法，其特征在于，在所述步骤T103与所述步骤T104之间还包括如下步骤：
在所述第一半导体衬底的所述第一表面上接合作为承载衬底的第二半导体衬底；
对所述第一半导体衬底的第二表面进行减薄处理至第二深度，其中，所述第二深度大于或等于所述第一深度，所述第二表面与所述第一表面为所述第一半导体衬底的相对的两个表面。
17.如权利要求16所述的集成电路的制造方法，其特征在于，
在所述步骤T101中，在形成所述浅沟槽隔离之前，在所述第一半导体衬底内形成平行于所述第一半导体衬底的上表面的减薄停止层；
在所述对所述第一半导体衬底的第二表面进行减薄处理的步骤中，所述减薄处理停止于所述减薄停止层之上。
18.如权利要求12所述的集成电路的制造方法，其特征在于，在所述步骤T104之后还包括：
步骤T105：对所述第一半导体衬底的所述第二表面进行刻蚀以形成贯穿所述第一半导体衬底的第一沟槽；
步骤T106：在所述第一沟槽中填充介电材料并进行平坦化处理以形成覆盖所述第二表面的第一体介电层。
19.如权利要求18所述的集成电路的制造方法，其特征在于，在所述步骤T106之后还包括步骤T107：
形成贯穿所述第一体介电层位于所述第一沟槽内的部分的硅通孔。
20.如权利要求19所述的集成电路的制造方法，其特征在于，在所述步骤T106与所述步骤T107之间还包括如下步骤：
在所述第一半导体衬底的所述第二表面上形成层间介电层，并在所述层间介电层内形成位于所述源极连接端子和所述漏极连接端子之上的接触孔。
CN201310242364.6A 2013-06-18 2013-06-18 一种晶体管、集成电路以及集成电路的制造方法 Pending CN104241357A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310242364.6A CN104241357A (zh) 2013-06-18 2013-06-18 一种晶体管、集成电路以及集成电路的制造方法
US14/069,290 US9647085B2 (en) 2013-06-18 2013-10-31 CMOS device with double-sided terminals and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310242364.6A CN104241357A (zh) 2013-06-18 2013-06-18 一种晶体管、集成电路以及集成电路的制造方法

Publications (1)

Publication Number Publication Date
CN104241357A true CN104241357A (zh) 2014-12-24

Family

ID=52018483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310242364.6A Pending CN104241357A (zh) 2013-06-18 2013-06-18 一种晶体管、集成电路以及集成电路的制造方法

Country Status (2)

Country Link
US (1) US9647085B2 (zh)
CN (1) CN104241357A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196653A (zh) * 2016-07-01 2019-01-11 英特尔公司 用于具有双侧金属化的半导体器件的背侧接触电阻减小
CN109946584A (zh) * 2017-12-05 2019-06-28 意法半导体(鲁塞)公司 检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件
CN111164757A (zh) * 2017-09-27 2020-05-15 高通股份有限公司 低寄生电容低噪声放大器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241279B (zh) * 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN105845544B (zh) * 2015-01-14 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
TWI562120B (en) 2015-11-11 2016-12-11 Au Optronics Corp Pixel circuit
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
US9786546B1 (en) * 2016-04-06 2017-10-10 International Business Machines Corporation Bulk to silicon on insulator device
US9780210B1 (en) 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth
CN110164978B (zh) * 2018-02-14 2022-06-21 联华电子股份有限公司 半导体装置以及其制作方法
US20190371891A1 (en) * 2018-06-01 2019-12-05 Qualcomm Incorporated Bulk layer transfer based switch with backside silicidation
US12131976B2 (en) * 2018-09-21 2024-10-29 United Microelectronics Corp. Semiconductor structure with heat dissipation structure and method of fabricating the same
US11011411B2 (en) * 2019-03-22 2021-05-18 International Business Machines Corporation Semiconductor wafer having integrated circuits with bottom local interconnects
KR20200134362A (ko) 2019-05-21 2020-12-02 삼성전자주식회사 반도체 소자
DE102020126080B4 (de) * 2020-04-28 2024-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit einer eine rückseitigen durchkontaktierung und verfahren zur herstellung derselben
US11417767B2 (en) * 2020-05-27 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including backside vias and methods of forming the same
DE102020122828B4 (de) 2020-05-27 2022-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung
US11532714B2 (en) * 2020-06-25 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof
US11437379B2 (en) * 2020-09-18 2022-09-06 Qualcomm Incorporated Field-effect transistors (FET) circuits employing topside and backside contacts for topside and backside routing of FET power and logic signals, and related complementary metal oxide semiconductor (CMOS) circuits
US11404374B2 (en) 2020-09-30 2022-08-02 Qualcomm Incorporated Circuits employing a back side-front side connection structure for coupling back side routing to front side routing, and related complementary metal oxide semiconductor (CMOS) circuits and methods
US20220310785A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices Including Backside Power Rails and Methods of Manufacture
WO2024172923A1 (en) * 2023-02-15 2024-08-22 Micron Technology, Inc. String driver connections for wafer on wafer packaging
US20250038074A1 (en) * 2023-07-28 2025-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with backside interconnect structure and through via structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296002A1 (en) * 2006-06-27 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US20120126394A1 (en) * 2010-11-18 2012-05-24 Nanya Technology Corporation Integrated circuit device and method for preparing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483147B1 (en) * 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
US8748245B1 (en) * 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296002A1 (en) * 2006-06-27 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US20120126394A1 (en) * 2010-11-18 2012-05-24 Nanya Technology Corporation Integrated circuit device and method for preparing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196653A (zh) * 2016-07-01 2019-01-11 英特尔公司 用于具有双侧金属化的半导体器件的背侧接触电阻减小
CN109196653B (zh) * 2016-07-01 2022-09-13 英特尔公司 用于具有双侧金属化的半导体器件的背侧接触电阻减小
TWI789352B (zh) * 2016-07-01 2023-01-11 美商英特爾公司 積體電路及形成其之方法
CN111164757A (zh) * 2017-09-27 2020-05-15 高通股份有限公司 低寄生电容低噪声放大器
CN109946584A (zh) * 2017-12-05 2019-06-28 意法半导体(鲁塞)公司 检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件
CN109946584B (zh) * 2017-12-05 2021-07-06 意法半导体(鲁塞)公司 检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件
US11562933B2 (en) 2017-12-05 2023-01-24 Stmicroelectronics (Rousset) Sas Method of detecting a possible thinning of a substrate of an integrated circuit via the rear face thereof, and associated device
US12142536B2 (en) 2017-12-05 2024-11-12 Stmicroelectronics (Rousset) Sas Method of detecting a possible thinning of a substrate of an integrated circuit via the rear face thereof, and associated device

Also Published As

Publication number Publication date
US20140367753A1 (en) 2014-12-18
US9647085B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN104241357A (zh) 一种晶体管、集成电路以及集成电路的制造方法
CN104810396B (zh) 一种半导体器件及其制造方法
CN106257633B (zh) 具有结泄漏减少的半导体结构
CN105206665A (zh) 一种半导体器件及其制造方法和电子装置
CN104517987A (zh) 半导体存储控制单元、集成电路及集成电路的制造方法
CN105448983B (zh) 一种半导体器件及其制造方法和电子装置
TW200937621A (en) Semiconductor device with deep trench structure
JP5752810B2 (ja) 半導体装置
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN104752421B (zh) 一种集成电路及其制造方法
CN104900718B (zh) 一种肖特基二极管及其制造方法
CN105845544B (zh) 一种半导体器件的制造方法和电子装置
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
CN107481929A (zh) 一种半导体器件及其制造方法、电子装置
US9824914B2 (en) Method for manufacturing a device isolation structure
CN110729190A (zh) 一种半导体器件及其制作方法、电子装置
CN115458604A (zh) Mosfet器件及其制造方法
CN108346689A (zh) 一种半导体器件及其制造方法和电子装置
CN105990430A (zh) 一种半导体器件及其制备方法、电子装置
CN106571389B (zh) 晶体管及其形成方法
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
CN104658909B (zh) 一种半导体器件及其制造方法和电子装置
CN204289395U (zh) 一种半导体器件
CN106206461A (zh) 半导体结构
CN106935553B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224

RJ01 Rejection of invention patent application after publication