[go: up one dir, main page]

CN105097954B - 一种半导体器件的制造方法和电子装置 - Google Patents

一种半导体器件的制造方法和电子装置 Download PDF

Info

Publication number
CN105097954B
CN105097954B CN201410220163.0A CN201410220163A CN105097954B CN 105097954 B CN105097954 B CN 105097954B CN 201410220163 A CN201410220163 A CN 201410220163A CN 105097954 B CN105097954 B CN 105097954B
Authority
CN
China
Prior art keywords
forming
control gate
gate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410220163.0A
Other languages
English (en)
Other versions
CN105097954A (zh
Inventor
邹陆军
杨芸
李绍彬
仇圣棻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410220163.0A priority Critical patent/CN105097954B/zh
Priority to US14/578,937 priority patent/US9419005B2/en
Publication of CN105097954A publication Critical patent/CN105097954A/zh
Application granted granted Critical
Publication of CN105097954B publication Critical patent/CN105097954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，形成金属硅化物的步骤位于形成层间介电层的步骤之前，因此可以避免形成层间介电层的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高制得的半导体器件的性能和良率。本发明的电子装置，使用了根据上述方法制造的半导体器件，因而同样具有上述优点。

Description

一种半导体器件的制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
在半导体器件的制造过程中，层间介电层(ILD)的间隙填充需要被很好地控制。例如，在只读存储器隧道氧化物(ETOX)或非型(NOR)闪存(Flash)的制造过程中，闪存阵列的层间介电层(ILD)间隙填充一直是个挑战。
当半导体技术的工艺节点发展到45nm及以下，层间介电层的纵横比(AR)甚至已经大于8，这就导致需要采用诸如高纵横比填充法(HARP)、旋转涂布玻璃(SOG)、可流动的化学气相沉积法(FCVD)等高间隙填充方法来形成层间介电层。然而，上述这些方法中包括的退火工艺(例如高温退火工艺)，会对已经形成的金属硅化物(Silicide)造成负面影响。
在现有的半导体器件的制造方法中，形成层间介电层的步骤通常位于形成核心区(cell)的控制栅与形成外围区的晶体管(即，外围晶体管)的步骤之后，此时，外围区(periphery)的晶体管的栅极以及有源区之上通常已经形成有金属硅化物。于是，在形成层间介电层的工艺中所包括的退火工艺，必然会对外围晶体管上已经形成的金属硅化物造成负面影响。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
发明内容
针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置。
本发明的一个实施例的半导体器件的制造方法，包括如下步骤：
步骤S101：提供在核心区与外围区形成有包括浮栅材料层、控制栅材料层以及控制栅硬掩膜层的叠层结构的半导体衬底；
步骤S102：对所述叠层结构位于所述核心区的部分进行刻蚀以形成控制栅，并在所述控制栅的两侧形成控制栅侧壁层；
步骤S103：在所述核心区形成层间介电层，其中形成所述层间介电层的过程包括退火工艺；
步骤S104：对所述叠层结构位于所述外围区的部分进行刻蚀以形成外围晶体管的栅极；
步骤S105：在所述栅极的两侧形成栅极侧壁层，并在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
在一个实例中，所述步骤S103包括：
步骤S1031：在所述半导体衬底上形成介电材料层，对所述介电材料层进行退火工艺处理；
步骤S1032：通过CMP工艺去除所述介电材料层高于所述控制栅硬掩膜层的部分，以形成层间介电层。
可选地，在所述步骤S1031中，形成所述介电材料层的方法包括高纵横比填充法、旋转涂布玻璃法、或可流动的化学气相沉积法。
在另一个实例中，所述步骤S103包括：
步骤S1031’：在所述半导体衬底上形成介电材料层，对所述介电材料层进行退火工艺处理；
步骤S1032’：通过回刻蚀工艺去除所述介电材料层高于所述控制栅硬掩膜层的部分，以形成层间介电层。
可选地，在所述步骤S1031’中，形成所述介电材料层的方法包括高纵横比填充法、旋转涂布玻璃法、或可流动的化学气相沉积法。
可选地，在所述步骤S102中，在形成所述控制栅侧壁层的步骤之后还包括在所述控制栅的两侧进行LDD处理的步骤。
可选地，在所述步骤S102中，在形成所述控制栅侧壁层的步骤之后还包括在所述控制栅的两侧形成源极和漏极的步骤。
可选地，在所述步骤S105中，在形成所述栅极侧壁层的步骤与形成所述金属硅化物的步骤之间还包括形成所述外围晶体管的源极和漏极的步骤。
可选地，所述半导体器件包括只读存储器隧道氧化物或非型闪存。
本发明的另一个实施例提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件的制造方法包括：
步骤S101：提供在核心区与外围区形成有包括浮栅材料层、控制栅材料层以及控制栅硬掩膜层的叠层结构的半导体衬底；
步骤S102：对所述叠层结构位于所述核心区的部分进行刻蚀以形成控制栅，并在所述控制栅的两侧形成控制栅侧壁层；
步骤S103：在所述核心区形成层间介电层，其中形成所述层间介电层的过程包括退火工艺；
步骤S104：对所述叠层结构位于所述外围区的部分进行刻蚀以形成外围晶体管的栅极；
步骤S105：在所述栅极的两侧形成栅极侧壁层，并在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
本发明的半导体器件的制造方法，由于形成金属硅化物的步骤位于形成层间介电层的步骤之前，因此可以避免形成层间介电层的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高制得的半导体器件的性能和良率。本发明的电子装置，由于使用了根据上述方法制造的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1G为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2为本发明的一个实施例的半导体器件的制造方法的一种示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1A至图1G和图2来描述本发明的一个实施例提出的半导体器件的制造方法。其中，图1A至图1G为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本发明的一个实施例的半导体器件的制造方法的一种示意性流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供包括核心区和外围区的半导体衬底100，其中，所述半导体衬底100上形成有包括浮栅(FG)材料层101、控制栅(CG)材料层102以及控制栅硬掩膜层103的叠层结构，如图1A所示。
其中，浮栅材料层101、控制栅材料层102以及控制栅硬掩膜层103自下而上依次层叠，如图1A所示。
其中，半导体衬底100可以为硅衬底、绝缘体上硅(SOI)衬底或其他合适的衬底。浮栅材料层101、控制栅材料层102以及控制栅硬掩膜层103可以采用现有技术中的各种可行的材料。在半导体衬底100上，还可以形成有其他膜层或结构，在此并不进行限定。
其中，半导体衬底100包括核心区(Cell)与外围区(periphery)，如图1A所示。核心区主要用于形成控制栅等结构，外围区主要用于形成外围区晶体管等结构。
步骤A2：对所述叠层结构位于核心区的部分进行刻蚀，以形成控制栅1021，如图1B所示。
在本步骤中，控制栅1021包括控制栅硬掩膜层103、控制栅材料层102以及浮栅材料层101，如图1B所示。
步骤A3：在所述控制栅1021的两侧形成控制栅侧壁层10211，如图1C所示。其中，控制栅侧壁层10211的材料，可以为氧化硅、氮化硅或其他合适的材料。形成控制栅侧壁层10211的方法，可以采用现有技术中的各种可行的方法。
在形成控制栅侧壁层10211之后，还可以包括在控制栅1021的两侧进行LDD的步骤，以及在控制栅1021的两侧形成源极和漏极的步骤。示例性地，形成源极和漏极的方法，可以为离子注入法或其他合适的方法。
步骤A4：在所述半导体衬底100的核心区形成层间介电层104，如图1E所示。
其中，层间介电层104位于半导体衬底100上且位于不同的控制栅1021之间，如图1E所示。
其中，层间介电层104的材料，可以为氧化硅或其他合适的材料。
示例性地，步骤A4可以包括如下步骤：
步骤A41：在所述半导体衬底100上形成介电材料层1040，如图1D所示。
示例性地，介电材料层1040填充不同的控制栅1021之间的间隙并覆盖控制栅硬掩膜层103，如图1D所示。
其中，形成介电材料层1040(即，在间隙内填充介电材料)的方法，可以为高纵横比填充法(HARP)、旋转涂布玻璃法(SOG)、可流动的化学气相沉积法(FCVD)等，以提高间隙填充能力。
在形成介电材料层1040之后，为提高介电材料层的质量同时愈合填充中可能产生的空隙(void)，通常还需要进行退火处理(例如，高温退火处理)。而退火工艺，会对金属硅化物(Silicide)造成负面影响，最终导致制得的半导体器件的性能和/或良率下降。
在本实施例中，由于在形成介电材料层1040的步骤之前尚未形成金属硅化物(金属硅化物在其后面的工艺中形成)，因此，后续形成的金属硅化物不会受到在形成层间介电层的步骤中的退火工艺的负面影响。
步骤A42：通过CMP(化学机械抛光)或回刻蚀(etch back)工艺去除所述介电材料层1040高于所述控制栅硬掩膜层103的部分，形成层间介电层104，如图1E所示。
步骤A5：对所述叠层结构位于外围区的部分进行刻蚀，并去除所述控制栅硬掩膜层103位于外围区的部分，以形成外围晶体管的栅极(简称外围栅极)1022，如图1F所示。
在本步骤中，外围晶体管的栅极1022包括控制栅材料层102以及浮栅材料层101，如图1F所示。
其中，形成位于外围区的晶体管的栅极1022的方法，可以采用现有的各种可行的方法。
步骤A6：在所述栅极1022的两侧形成栅极侧壁层10221，并在所述栅极1022与外围晶体管的有源区之上形成金属硅化物10222，如图1G所示。
其中，栅极侧壁层10221可以为氧化硅、氮化硅或其他合适的材料。金属硅化物10222可以为硅化镍或其他合适的材料。形成栅极侧壁层10221以及金属硅化物10222的方法，可以采用现有技术中的各种可行的方法。
在本步骤中，在形成栅极侧壁层10221之后，形成金属硅化物10222之前，还可以包括形成外围晶体管的有源区(即，源极和漏极)的步骤。
本实施例的半导体器件的制造方法，在核心区形成控制栅后，形成层间介电层，然后再形成外围晶体管。根据本实施例的半导体器件的制造方法所制备的半导体器件，可以为只读存储器隧道氧化物(ETOX)或非型(NOR)闪存(Flash)，也可以为其他类型的器件。
与现有的先形成外围晶体管(包括外围晶体管的栅极以及金属硅化物等)再形成层间介电层的技术方案相比，本实施例的半导体器件的制造方法，由于形成金属硅化物10222的步骤位于形成层间介电层104的步骤之前，因此可以避免形成层间介电层104的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高半导体器件的性能和良率。
此外，在现有的半导体器件的制造方法中，由于层间介电层在形成外围区晶体管之后形成，因此，在形成外围晶体管的侧壁层时，受高深宽比的影响，沉积的用于形成外围晶体管的侧壁层的材料很容易在核心区(cell)形成空隙(Void)。而在本发明实施例中，由于层间介电层在外围晶体管形成之前已经把核心区填好，因而不会出现现有技术中的这一问题。也就是说，本实施例的半导体器件的制造方法，还可以解决现有技术中的由于高深宽比导致的沉积的用于形成外围晶体管的侧壁层的材料容易在核心区形成空隙的技术问题。
图2示出了本发明的一个实施例提出的半导体器件的制造方法的一种示意性流程图，用于简要示出上述方法的典型流程。具体包括：
步骤S101：提供在核心区与外围区形成有包括浮栅材料层、控制栅材料层以及控制栅硬掩膜层的叠层结构的半导体衬底；
步骤S102：对所述叠层结构位于所述核心区的部分进行刻蚀以形成控制栅，并在所述控制栅的两侧形成控制栅侧壁层；
步骤S103：在所述核心区形成层间介电层，其中形成所述层间介电层的过程包括退火工艺；
步骤S104：对所述叠层结构位于所述外围区的部分进行刻蚀以形成外围晶体管的栅极；
步骤S105：在所述栅极的两侧形成栅极侧壁层，并在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
实施例二
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件为根据实施例一所述的半导体器件的制造方法制造的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。其中，该电子组件可以为任何组件，在此并不进行限定。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供在核心区与外围区形成有包括由下至上依次层叠的浮栅材料层、控制栅材料层以及控制栅硬掩膜层的叠层结构的半导体衬底；
步骤S102：对所述叠层结构位于所述核心区的部分进行刻蚀以形成控制栅，并在所述控制栅的两侧形成控制栅侧壁层；
步骤S103：在所述核心区形成层间介电层，其中形成所述层间介电层的过程包括退火工艺；
步骤S104：对所述叠层结构位于所述外围区的部分进行刻蚀以形成外围晶体管的栅极；
步骤S105：在所述栅极的两侧形成栅极侧壁层，并在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
步骤S1031：在所述半导体衬底上形成介电材料层，对所述介电材料层进行退火工艺处理；
步骤S1032：通过CMP工艺去除所述介电材料层高于所述控制栅硬掩膜层的部分，以形成层间介电层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S1031中，形成所述介电材料层的方法包括高纵横比填充法、旋转涂布玻璃法、或可流动的化学气相沉积法。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
步骤S1031’：在所述半导体衬底上形成介电材料层，对所述介电材料层进行退火工艺处理；
步骤S1032’：通过回刻蚀工艺去除所述介电材料层高于所述控制栅硬掩膜层的部分，以形成层间介电层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S1031’中，形成所述介电材料层的方法包括高纵横比填充法、旋转涂布玻璃法、或可流动的化学气相沉积法。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，在形成所述控制栅侧壁层的步骤之后还包括在所述控制栅的两侧进行LDD处理的步骤。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，在形成所述控制栅侧壁层的步骤之后还包括在所述控制栅的两侧形成源极和漏极的步骤。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，在形成所述栅极侧壁层的步骤与形成所述金属硅化物的步骤之间还包括形成所述外围晶体管的源极和漏极的步骤。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件包括只读存储器隧道氧化物或非型闪存。
10.一种电子装置，其特征在于，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件的制造方法包括：
步骤S101：提供在核心区与外围区形成有包括由下至上依次层叠的浮栅材料层、控制栅材料层以及控制栅硬掩膜层的叠层结构的半导体衬底；
步骤S102：对所述叠层结构位于所述核心区的部分进行刻蚀以形成控制栅，并在所述控制栅的两侧形成控制栅侧壁层；
步骤S103：在所述核心区形成层间介电层，其中形成所述层间介电层的过程包括退火工艺；
步骤S104：对所述叠层结构位于所述外围区的部分进行刻蚀以形成外围晶体管的栅极；
步骤S105：在所述栅极的两侧形成栅极侧壁层，并在所述外围晶体管的有源区与所述栅极之上形成金属硅化物。
CN201410220163.0A 2014-05-23 2014-05-23 一种半导体器件的制造方法和电子装置 Active CN105097954B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410220163.0A CN105097954B (zh) 2014-05-23 2014-05-23 一种半导体器件的制造方法和电子装置
US14/578,937 US9419005B2 (en) 2014-05-23 2014-12-22 Semiconductor device, related manufacturing method, and related electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410220163.0A CN105097954B (zh) 2014-05-23 2014-05-23 一种半导体器件的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105097954A CN105097954A (zh) 2015-11-25
CN105097954B true CN105097954B (zh) 2018-11-16

Family

ID=54556624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410220163.0A Active CN105097954B (zh) 2014-05-23 2014-05-23 一种半导体器件的制造方法和电子装置

Country Status (2)

Country Link
US (1) US9419005B2 (zh)
CN (1) CN105097954B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665900B (zh) * 2017-05-31 2020-11-13 上海华力微电子有限公司 Uts图像传感器的制备方法
CN107221495B (zh) * 2017-06-05 2018-07-20 睿力集成电路有限公司 一种半导体器件结构及其制备方法
CN109524407B (zh) * 2018-10-19 2020-12-04 武汉新芯集成电路制造有限公司 存储器及其制造方法
CN113539805A (zh) * 2020-04-13 2021-10-22 华邦电子股份有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969279A (zh) * 2007-02-22 2013-03-13 富士通半导体股份有限公司 用于制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137678A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterprodukts mit einem Speicher- und einem Logikbereich
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969279A (zh) * 2007-02-22 2013-03-13 富士通半导体股份有限公司 用于制造半导体器件的方法

Also Published As

Publication number Publication date
CN105097954A (zh) 2015-11-25
US20150340375A1 (en) 2015-11-26
US9419005B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
CN104969351B (zh) 三维存储器结构
US9443864B2 (en) Self-aligned floating gate in a vertical memory structure
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
CN105097542B (zh) 一种半导体器件的制造方法和电子装置
US9646888B2 (en) Technique of reducing shallow trench isolation loss during fin formation in finFETs
CN105206665A (zh) 一种半导体器件及其制造方法和电子装置
CN105448983B (zh) 一种半导体器件及其制造方法和电子装置
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
CN105990146B (zh) 一种半导体器件及其制造方法和电子装置
CN105789036B (zh) 一种半导体器件的制造方法和电子装置
CN105990236B (zh) 一种半导体器件的制造方法和电子装置
US20150037956A1 (en) Manufacturing method of a semiconductor device
CN105336704B (zh) 一种半导体器件的制造方法和电子装置
US10121669B2 (en) Flash memory fabrication method
CN105845544B (zh) 一种半导体器件的制造方法和电子装置
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
US9543212B2 (en) Preventing over-polishing of poly gate in metal-gate CMP
CN104810370B (zh) 一种半导体器件及其制造方法和电子装置
CN106601680B (zh) 一种半导体器件及其制备方法、电子装置
CN105225949B (zh) 一种半导体器件的制造方法和电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN105448692B (zh) 一种半导体器件的制造方法和电子装置
CN106898544A (zh) 一种半导体器件及其制造方法和电子装置
CN106298914B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant