[go: up one dir, main page]

CN104241296A - 一种阵列基板及其制作方法和显示装置 - Google Patents

一种阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN104241296A
CN104241296A CN201410415652.1A CN201410415652A CN104241296A CN 104241296 A CN104241296 A CN 104241296A CN 201410415652 A CN201410415652 A CN 201410415652A CN 104241296 A CN104241296 A CN 104241296A
Authority
CN
China
Prior art keywords
layer
via hole
electrode layer
common electrode
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410415652.1A
Other languages
English (en)
Other versions
CN104241296B (zh
Inventor
姜晓辉
阎长江
张家祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410415652.1A priority Critical patent/CN104241296B/zh
Priority to PCT/CN2014/089549 priority patent/WO2016026207A1/zh
Priority to EP14881396.7A priority patent/EP3185287B1/en
Priority to US14/769,658 priority patent/US9761615B2/en
Publication of CN104241296A publication Critical patent/CN104241296A/zh
Application granted granted Critical
Publication of CN104241296B publication Critical patent/CN104241296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制作方法和显示装置，涉及液晶显示面板制造技术领域，解决了现有高清显示装置会出现漏极与公共电极层连通，使得公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品品质，减少了生产材料的浪费，降低了生产成本。包括：基板、源极、漏极、有机树脂层和形成于有机树脂层上的公共电极层，有机树脂层上形成有第一过孔，设置在源极和漏极上覆盖基板的隔离层，有机树脂层完全覆盖隔离层；隔离层上形成有与第一过孔连通使漏极部分裸露的第二过孔，第二过孔的尺寸大于第一过孔的尺寸。本发明应用于显示面板制作技术领域中。

Description

一种阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着液晶显示技术的不断发展，对显示装置的分辨率要求越来越高，目前全高清显示已经成为主流。为了实现全高清的显示装置，如图1中所示需要在源极6和漏极7上形成一层有机树脂层8，用来降低阵列基板的功耗，增大开口率。同时，需要制作过孔使得漏极与像素电极层连通，最终公共电极层与像素电极层之间产生电压差，保证子像素功能的正常显示。
但是，由于有机树脂层的厚度比较大，使得在进行公共电极层12光刻工艺时，过孔处的光刻胶厚度较大，如图2中所示，过孔处有些区域显影不完全，公共电极层在过孔处有部分残留，之后形成钝化层13和像素电极层14，会出现漏极7和公共电极层12连通，进而使得公共电极层12和像素电极层14连通的情况。当加电时，由于源极6、漏极7与公共电极层12直接导通，进而使得公共电极层12与像素电极层14直接导通，像素电极层14与公共电极层12之间电压差为零，液晶分子不偏转，子像素功能无法正常显示，形成暗点，给产品品质带来了严重的影响，出现残次品，造成生产材料的浪费，增加了生产成本。
发明内容
本发明的实施例提供一种阵列基板及其制作方法和显示装置，解决了现有的高清显示装置会出现漏极与公共电极层连通进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，减少了生产材料的浪费，极大的降低了生产成本。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，所述阵列基板包括：基板、源极、漏极、有机树脂层和形成于所述有机树脂层上的公共电极层，所述阵列基板还包括：隔离层，其中：
所述隔离层设置在所述源极和漏极上覆盖所述基板的位置处，所述有机树脂层覆盖所述隔离层；
所述隔离层上形成有与所述第一过孔连通使得所述漏极部分裸露的第二过孔，所述第二过孔的尺寸大于所述第一过孔的尺寸。
可选的，所述隔离层的厚度大于所述公共电极层的厚度。
可选的，所述隔离层上与所述第二过孔处接触且位于所述有机树脂层下方的位置处分别形成有倒角。
可选的，所述阵列基板还包括钝化层和像素电极层，其中：
所述钝化层设置在所述公共电极层上覆盖所述公共电极层的位置处；
所述像素电极层设置在所述钝化层上覆盖所述钝化层的位置处。
可选的，所述公共电极层还设置于所述第二过孔所在的位置处，所述公共电极层位于漏极上的部分不与位于所述有机树脂层上的部分连接；
所述钝化层在所述第二过孔处与所述隔离层连接。
第二方面，提供一种阵列基板的制作方法，所述方法包括：在基板上形成源极和漏极，所述方法还包括：
在所述源极和漏极上方形成覆盖所述源极、漏极和所述基板的隔离层；
在所述隔离层上形成有机树脂层及所述有机树脂层上的第一过孔；
在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔，所述第二过孔的尺寸大于所述第一过孔的尺寸；
在所述有机树脂层上形成公共电极层。
可选的，所述隔离层的厚度大于所述公共电极层的厚度。
可选的，所述方法还包括：
在所述公共电极层上形成钝化层；
在所述钝化层上形成像素电极层。
可选的，所述在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔，包括：
通过刻蚀气体使用刻蚀工艺在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔；
其中，所述刻蚀气体包括：六氟化硫、四氟化碳或者三氟甲烷。
可选的，所述刻蚀气体还包括：氧气和氦气。
可选的，所述六氟化硫的含量为400～600sccm；
所述四氟化碳的含量为400～600sccm；
所述三氟甲烷的含量为400～600sccm。
可选的，所述氧气的含量为600～1000sccm；
所述氦气的含量为300～500sccm。
第三方面，提供一种显示装置，所述显示装置包括第一方面所述的任一阵列基板。
本发明的实施例提供的阵列基板及其制作方法和显示装置，通过在阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术方案中提供的一种高清显示装置的阵列基板的结构示意图；
图2为现有技术方案中提供的另一种高清显示装置的阵列基板的结构示意图；
图3为本发明的实施例提供的一种阵列基板的结构示意图；
图4为本发明的实施例提供的另一种阵列基板的结构示意图；
图5为本发明的实施例提供的又一种阵列基板的结构示意图；
图6为本发明的另一实施例提供的一种阵列基板的结构示意图；
图7为本发明的实施例提供的一种阵列基板的制作方法的流程示意图；
图8为本发明的实施例提供的另一种阵列基板的制作方法的流程示意图。
附图标记：1-基板；2-栅极；3-栅绝缘层；4-有源层；5-欧姆接触层；6-源极；7-漏极；8-有机树脂层；9-第一过孔；10-隔离层；11-第二过孔；12-公共电极层；13-钝化层；14-像素电极层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种阵列基板，参照图3所示，该阵列基板包括：基板1、栅极2、栅绝缘层3、有源层4、欧姆接触层5、源极6、漏极7、有机树脂层8和形成于有机树脂层8上的公共电极层12，有机树脂层8上形成有第一过孔9和隔离层10，其中：
隔离层10设置在源极6和漏极7上覆盖基板1的位置处，有机树脂层8完全覆盖隔离层10。
隔离层10上形成有与第一过孔连通使得漏极部分裸露的第二过孔11，第二过孔11的尺寸大于第一过孔9的尺寸。
隔离层10的材料可以为绝缘及对源漏极和有机树脂层的选择比大的材料。
具体的，隔离层的材料可以为氮化硅、氧化硅或者氮氧化硅等。可以采用化学气相沉积的方法形成隔离层，隔离层的厚度可以为栅极、源极和漏极可以采用磁控溅射的方法形成，栅极、源极和漏极的材料均可以为：钼(Mo)、铝(Al)或者铜(Cu)等金属材料，也可以是用上述几种材料薄膜的组合结构；栅极的厚度可以为源极和漏极的厚度可以为
其中，可以采用化学气相沉积的方法在源极和漏极上沉积一层覆盖整个基板的氮化硅、氧化硅或者氮氧化硅等材料的薄膜，之后通过刻蚀工艺形成如图3中所示具有第二过孔的隔离层。
栅绝缘层、有源层和欧姆接触层可以采用化学气相沉积的方法形成，栅绝缘层的材料可以为氮化硅，栅绝缘层的厚度可以为有源层的材料可以为非晶硅，有源层的厚度可以为欧姆接触层的材料可以为掺杂非晶硅，欧姆接触层的厚度可以为有机树脂层可以采用旋转涂胶的方法形成，有机树脂层的厚度可以为公共电极层的材料可以为氧化铟锡(Indium Tin Oxide，简称ITO)或者掺铟氧化锌(indium-doped zinc oxide，简称IZO)，公共电极层可以采用磁控溅射的方法形成，ITO公共电极层的厚度为
本发明的实施例提供的阵列基板，通过在阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，形成公共电极层后即使出现过孔处的电极层刻蚀不完全，由于有机树脂层上沉积的形成公共电极层的透明导电薄膜在过孔处的底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样，过孔的底部处的公共电极层不会与两侧的公共电极层连接，这样公共电极层与漏极不会连通，进而保证公共电极层与像素电极层不会连通，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
进一步，隔离层10的厚度大于公共电极层12的厚度。
其中，隔离层上与第二过孔处接触且位于有机树脂层下方的位置处分别形成有倒角。
隔离层的厚度大于公共电极层的厚度，可以进一步确保形成公共电极层的材料在过孔中会出现如图5中所示的开口，保证了最终形成的子像素的功能的正常显示。
具体的，隔离层10上形成的第二过孔11是使用刻蚀气体刻蚀形成的，刻蚀气体包括：六氟化硫(SF6)、四氟化碳(CF4)或者三氟甲烷(CHF3)。
进一步，刻蚀气体还包括：氧气(O2)和氦气(He)。
其中，六氟化硫、四氟化碳或者三氟甲烷的含量均为400～600sccm(标况毫升每分)。
氧气的含量为600～1000sccm。
氦气的含量为300～500sccm。
在刻蚀气体中增加O2可以加速隔离层的材料的表面氧化，提高对隔离层的刻蚀速率；刻蚀气体中增加He，能够改善刻蚀的均一性，并将刻蚀过程中产生的中间产物吹出反应腔，保证生产的产品的品质，进而保证形成的第二过孔的尺寸大于第一过孔。
其中，公共电极层还设置于第二过孔所在的位置处，公共电极层位于漏极上的部分不与位于有机树脂层上的部分连接。
钝化层在第二过孔处与隔离层连接。
具体的，在有机树脂层上沉积一层形成公共电极层的透明导电薄膜的结构如图4中所示，由于隔离层上的第二过孔的尺寸大于有机树脂层上的第一过孔的尺寸，沉积的形成公共电极层的透明导电薄膜在第二过孔处底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样在对透明导电薄膜进行图案化形成公共电极层后，再制作钝化层和像素电极层时，即使出现形成公共电极层的透明导电薄膜在第一过孔处的部分没有刻蚀完全，最终形成钝化层和像素电极层之后，也不会出现源漏极与公共电极层连通，进而导致公共电极层和像素电极层连通的问题，如图6中所示为一种第二过孔处形成公共电极层的透明导电薄膜没有刻蚀干净的情况。此时，与像素电极层连通的形成公共电极层的透明导电薄膜可以相当于额外增加的像素电极，增强像素电极层与漏极的连通性。而该第二过孔底部的公共电极层与第二过孔两侧的公共电极层未连通，这样公共电极层不会与漏极连通，进而公共电极层不会与像素电极层连通，形成的子像素不会出现暗点，最终形成的显示面板不会有暗点不良的问题。当然，即使整个过孔中的公共电极层的材料均没有刻蚀干净，由于本实施例中的阵列基板的透明导电薄膜沉积之后出现如图4中所示的结构，第二过孔底部的公共电极层不与两侧的公共电极层连通，因此不会出现漏极和公共电极层连通，使得像素电极层和公共电极层连通的情况。
进一步，如图5中所示，该阵列基板还包括：钝化层13和像素电极层14。
其中，钝化层的材料可以为氮化硅，钝化层的厚度在之间；像素电极层的材料可以为ITO或者IZO，像素电极层的厚度可以在之间。
具体的，图5为第二过孔处形成公共电极层的材料完全刻蚀掉时，最终形成的阵列基板的结构示意图。
本发明的实施例提供的阵列基板，通过在阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，形成公共电极层后即使出现过孔处的电极层刻蚀不完全，由于机树脂层上沉积的形成公共电极层的透明导电薄膜在过孔处的底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样，过孔的底部处的公共电极层不会与两侧的公共电极层连接，这样公共电极层与漏极不会连通，进而保证公共电极层与像素电极层不会连通，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
本发明的实施例提供一种阵列基板的制作方法，参照图7所示，该方法包括以下步骤：
101、在基板上形成包括栅极、栅线和栅线引线的栅金属层。
具体的，可以采用磁控溅射的方法在基板例如玻璃基板或石英基板上沉积一层厚度在至的金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成栅金属层。
102、在栅金属层上形成栅绝缘层。
具体的，可以利用化学汽相沉积法在玻璃基板上沉积厚度为至的栅电极绝缘层薄膜。该栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
103、在栅绝缘层上形成源极和漏极。
采用和制作栅金属层类似的方法，在基板上沉积一层类似于栅金属的厚度在到金属薄膜。通过构图工艺处理在一定区域形成源极和漏极。
104、在源极和漏极上形成一层覆盖源极、漏极和基板的隔离层。
其中，隔离层的材料为不与有机树脂层的材料发生反应、绝缘及对源漏极和有机树脂层的选择比大的材料。
采用化学气相沉积的方法在基板上沉积一层厚度在，覆盖源极和漏极的隔离层，其材料通常是氮化硅、氧化硅或者氮氧化硅等。
105、在隔离层上形成有机树脂层及有机树脂层上的第一过孔。
采用旋转涂胶的方法在基板上涂敷一层厚度在的有机树脂层，然后采用曝光、显影，形成第一过孔。
106、在隔离层上形成与第一过孔连通使得漏极部分裸露的第二过孔。
其中，第二过孔的尺寸大于第一过孔的尺寸。
具体的，第二过孔可以利用有机树脂层的材料的阻挡作用，采用一定比例的刻蚀气体在隔离层上形成。
107、在有机树脂层上形成公共电极层。
具体的，采用磁控溅射的方法沉积一层厚度在之间的ITO或者IZO，之后经过曝光、显影、刻蚀形成公共电极层。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，形成公共电极层后即使出现过孔处的电极层刻蚀不完全，由于机树脂层上沉积的形成公共电极层的透明导电薄膜在过孔处的底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样，过孔的底部处的公共电极层不会与两侧的公共电极层连接，这样公共电极层与漏极不会连通，进而保证公共电极层与像素电极层不会连通，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
本发明的实施例提供一种阵列基板的制作方法，参照8所示，该方法包括以下步骤：
201、在基板上形成包括栅极、栅线和栅线引线的栅金属层。
202、在栅金属层上形成栅绝缘层。
203、在栅绝缘层上形成有源层。
具体的，可以利用化学汽相沉积法在栅绝缘层上沉积金属氧化物半导体薄膜，然后对金属氧化物半导体薄膜进行一次构图工艺形成有源层，即在光刻胶涂覆后，用普通的掩模板对基板进行曝光、显影、刻蚀形成有源层即可。其中，有源层的厚度可以在之间。
204、在有源层上形成欧姆接触层。
采用化学气相沉积的方法沉积厚度在之间的欧姆接触层，其材料通常可以为掺杂非晶硅材料。
205、在欧姆接触层上形成源极、漏极和数据线。
206、在源极和漏极上形成覆盖源极、漏极和基板的隔离层。
隔离层的材料为绝缘及对源漏极和有机树脂层的选择比大的材料。
207、在隔离层上形成有机树脂层及有机树脂层上的第一过孔。
208、通过刻蚀气体使用刻蚀工艺在隔离层上形成与第一过孔连通使得漏极部分裸露的第二过孔。
其中，第二过孔的尺寸大于第一过孔的尺寸。
具体的，刻蚀气体包括：六氟化硫、四氟化碳或者三氟甲烷。
进一步，刻蚀气体还包括：氧气和氦气。
具体的，六氟化硫、四氟化碳或者三氟甲烷的含量均为400～600sccm(标况毫升每分)，氧气的含量为600～1000sccm，氦气的含量为300～500sccm。
刻蚀气体中增加氧气可以加速隔离层的材料的表面氧化，提高对隔离层的刻蚀速率；刻蚀气体中增加氦气，能够改善刻蚀的均一性，并将刻蚀过程中产生的中间产物吹出反应腔，保证生产的产品的品质。
209、在有机树脂层上形成公共电极层。
其中，隔离层的厚度大于公共电极层的厚度。
采用磁控溅射的方法沉积厚度在之间的公共电极层，此时的形成公共电极层的材料在第二过孔处会形成开口。
210、在公共电极层上制作覆盖有源层、源极、漏极和数据线的钝化层。
具体的，采用和栅绝缘层以及有源层相类似的方法，在整个基板上涂覆一层厚度在到的钝化层，其材料通常是氮化硅或透明的有机树脂材料。
211、在钝化层上形成像素电极层。
采用磁控溅射的方法在钝化层上沉积厚度在400到的ITO或者IZO，然后经过曝光、显影、刻蚀形成像素电极层。
需要说明的是，本实施例中的流程与上述实施例中的步骤相同的描述与上述实施例中的说明类似，此处不再赘述。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，形成公共电极层后即使出现过孔处的电极层刻蚀不完全，由于机树脂层上沉积的形成公共电极层的透明导电薄膜在过孔处的底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样，过孔的底部处的公共电极层不会与两侧的公共电极层连接，这样公共电极层与漏极不会连通，进而保证公共电极层与像素电极层不会连通，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
本发明的实施例提供一种显示装置，该显示装置包括本发明的实施例提供的阵列基板，该显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明的实施例提供的显示装置，通过在显示装置的阵列基板的源漏极上制作隔离层，且在隔离层上形成与有机树脂层上的第一过孔连通使得漏极部分裸露的尺寸大于第一过孔的第二过孔，形成公共电极层后即使出现过孔处的电极层刻蚀不完全，由于机树脂层上沉积的形成公共电极层的透明导电薄膜在过孔处的底部的透明导电薄膜与两侧的透明导电薄膜不连通，这样，过孔的底部处的公共电极层不会与两侧的公共电极层连接，这样公共电极层与漏极不会连通，进而保证公共电极层与像素电极层不会连通，解决了现有的高清显示装置会出现漏极与公共电极层连通，进而导致公共电极层和像素电极层连通，子像素功能无法正常显示，形成暗点的问题，保证了产品的品质，避免出现残次品，减少了生产材料的浪费，极大的降低了生产成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。
因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板，所述阵列基板包括：基板、源极、漏极、有机树脂层和形成于所述有机树脂层上的公共电极层，所述有机树脂层上形成有第一过孔，其特征在于，所述阵列基板还包括：隔离层，其中：
所述隔离层设置在所述源极和漏极上覆盖所述基板的位置处，所述有机树脂层覆盖所述隔离层；
所述隔离层上形成有与所述第一过孔连通使得所述漏极部分裸露的第二过孔，所述第二过孔的尺寸大于所述第一过孔的尺寸。
2.根据权利要求1所述的阵列基板，其特征在于，
所述隔离层的厚度大于所述公共电极层的厚度。
3.根据权利要求1所述的阵列基板，其特征在于，
所述隔离层上与所述第二过孔处接触且位于所述有机树脂层下方的位置处分别形成有倒角。
4.根据权利要求1或3所述的阵列基板，其特征在于，所述阵列基板还包括钝化层和像素电极层，其中：
所述钝化层设置在所述公共电极层上覆盖所述公共电极层的位置处；
所述像素电极层设置在所述钝化层上覆盖所述钝化层的位置处。
5.根据权利要求4所述的阵列基板，其特征在于，
所述公共电极层还设置于所述第二过孔所在的位置处，所述公共电极层位于漏极上的部分不与位于所述有机树脂层上的部分连接；
所述钝化层在所述第二过孔处与所述隔离层连接。
6.一种阵列基板的制作方法，所述方法包括：在基板上形成源极和漏极，其特征在于，所述方法还包括：
在所述源极和漏极上方形成覆盖所述源极、漏极和所述基板的隔离层；
在所述隔离层上形成有机树脂层及所述有机树脂层上的第一过孔；
在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔，所述第二过孔的尺寸大于所述第一过孔的尺寸；
在所述有机树脂层上形成公共电极层。
7.根据权利要求6所述的方法，其特征在于，
所述隔离层的厚度大于所述公共电极层的厚度。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述公共电极层上形成钝化层；
在所述钝化层上形成像素电极层。
9.根据权利要求6所述的方法，其特征在于，所述在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔，包括：
通过刻蚀气体使用刻蚀工艺在所述隔离层上形成与所述第一过孔连通使得所述漏极部分裸露的第二过孔；
其中，所述刻蚀气体包括：六氟化硫、四氟化碳或者三氟甲烷。
10.根据权利要求9所述的方法，其特征在于，
所述刻蚀气体还包括：氧气和氦气。
11.根据权利要求9所述的方法，其特征在于，
所述六氟化硫的含量为400～600sccm；
所述四氟化碳的含量为400～600sccm；
所述三氟甲烷的含量为400～600sccm。
12.根据权利要求10所述的方法，其特征在于，
所述氧气的含量为600～1000sccm；
所述氦气的含量为300～500sccm。
13.一种显示装置，其特征在于，所述显示装置包括权利要求1～5任一所述的阵列基板。
CN201410415652.1A 2014-08-21 2014-08-21 一种阵列基板及其制作方法和显示装置 Active CN104241296B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410415652.1A CN104241296B (zh) 2014-08-21 2014-08-21 一种阵列基板及其制作方法和显示装置
PCT/CN2014/089549 WO2016026207A1 (zh) 2014-08-21 2014-10-27 阵列基板及其制作方法和显示装置
EP14881396.7A EP3185287B1 (en) 2014-08-21 2014-10-27 Array substrate and manufacturing method thereof, and display device
US14/769,658 US9761615B2 (en) 2014-08-21 2014-10-27 Array substrate, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410415652.1A CN104241296B (zh) 2014-08-21 2014-08-21 一种阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN104241296A true CN104241296A (zh) 2014-12-24
CN104241296B CN104241296B (zh) 2017-12-08

Family

ID=52229084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410415652.1A Active CN104241296B (zh) 2014-08-21 2014-08-21 一种阵列基板及其制作方法和显示装置

Country Status (4)

Country Link
US (1) US9761615B2 (zh)
EP (1) EP3185287B1 (zh)
CN (1) CN104241296B (zh)
WO (1) WO2016026207A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067471A (zh) * 2015-04-22 2016-11-02 株式会社日本显示器 显示装置及其制造方法
WO2019214435A1 (zh) * 2018-05-07 2019-11-14 京东方科技集团股份有限公司 射线探测器阵列基板及其制作方法、射线探测器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170205909A1 (en) * 2016-01-19 2017-07-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Touch Panel and Method of Fabricating the Same
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN112071889B (zh) * 2020-09-18 2024-06-04 京东方科技集团股份有限公司 一种阵列基板、显示装置及制作方法
US11881437B2 (en) 2021-10-27 2024-01-23 Infineon Technologies Ag Embedded package with electrically isolating dielectric liner

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249330B1 (en) * 1997-09-30 2001-06-19 Sanyo Electric Co., Ltd. Display device and manufacturing method
CN1575525A (zh) * 2001-10-22 2005-02-02 三星电子株式会社 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN101261962A (zh) * 2008-04-24 2008-09-10 友达光电股份有限公司 有源元件阵列基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270555A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR101085443B1 (ko) * 2004-10-08 2011-11-21 삼성전자주식회사 박막 보호막 및 박막 보호막을 갖는 표시기판
KR101163622B1 (ko) 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판
CN101393363B (zh) 2007-09-21 2010-06-09 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
CN101604695B (zh) 2008-06-10 2011-03-23 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示装置
CN102468308B (zh) * 2010-10-28 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102487044B (zh) 2010-12-06 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
US20130162938A1 (en) * 2011-12-21 2013-06-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid Crystal Display Device, Low Temperature Poly-Silicon Display Device, and Manufacturing Method Thereof
JP6091197B2 (ja) * 2012-12-10 2017-03-08 三菱電機株式会社 アレイ基板及び表示装置
KR102098712B1 (ko) * 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249330B1 (en) * 1997-09-30 2001-06-19 Sanyo Electric Co., Ltd. Display device and manufacturing method
CN1575525A (zh) * 2001-10-22 2005-02-02 三星电子株式会社 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN101261962A (zh) * 2008-04-24 2008-09-10 友达光电股份有限公司 有源元件阵列基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067471A (zh) * 2015-04-22 2016-11-02 株式会社日本显示器 显示装置及其制造方法
CN106067471B (zh) * 2015-04-22 2019-05-14 株式会社日本显示器 显示装置及其制造方法
US10497766B2 (en) 2015-04-22 2019-12-03 Japan Display Inc. Display device and method of manufacturing the same
US11217644B2 (en) 2015-04-22 2022-01-04 Japan Display Inc. Semiconductor device, transistor array substrate and light emitting device
WO2019214435A1 (zh) * 2018-05-07 2019-11-14 京东方科技集团股份有限公司 射线探测器阵列基板及其制作方法、射线探测器
US11158657B2 (en) 2018-05-07 2021-10-26 Beijing Boe Optoelectronics Technology Co., Ltd. Ray detector array substrate, manufacturing method thereof, and ray detector

Also Published As

Publication number Publication date
US20160247835A1 (en) 2016-08-25
CN104241296B (zh) 2017-12-08
EP3185287A1 (en) 2017-06-28
EP3185287B1 (en) 2020-09-16
WO2016026207A1 (zh) 2016-02-25
US9761615B2 (en) 2017-09-12
EP3185287A4 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104576542A (zh) 阵列基板及其制作方法、显示装置
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN105097948A (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
WO2016165517A1 (zh) 阵列基板及其制作方法和显示面板
CN105070765B (zh) 薄膜晶体管、阵列基板、显示装置及制造方法
WO2017008333A1 (zh) Tft基板结构的制作方法
CN103578984B (zh) 半导体元件及其制造方法
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN107799466A (zh) Tft基板及其制作方法
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
CN204116761U (zh) 一种coa基板和显示装置
US9899433B2 (en) Array substrate and method for preparing the same, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant