CN104201199A - 增强型半导体器件和半导体集成电路装置 - Google Patents
增强型半导体器件和半导体集成电路装置 Download PDFInfo
- Publication number
- CN104201199A CN104201199A CN201410414593.6A CN201410414593A CN104201199A CN 104201199 A CN104201199 A CN 104201199A CN 201410414593 A CN201410414593 A CN 201410414593A CN 104201199 A CN104201199 A CN 104201199A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- gate
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 343
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910002704 AlGaN Inorganic materials 0.000 claims description 96
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 51
- 229910052733 gallium Inorganic materials 0.000 claims description 49
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 48
- 229910052757 nitrogen Inorganic materials 0.000 claims description 45
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 6
- 229910002601 GaN Inorganic materials 0.000 description 152
- 229910017083 AlN Inorganic materials 0.000 description 37
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 14
- 238000009825 accumulation Methods 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 specifically Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种增强型半导体器件和半导体集成电路装置，所述器件包括衬底，位于衬底上的第一半导体层，位于第一半导体层上的第二半导体层，位于第二半导体层上源极区域和漏极区域上的源极和漏极、以及位于源极区域和漏极区域之间的栅极区域上的栅极，其中，位于栅极覆盖区域的第一半导体层和第二半导体层具有第一极性，位于栅极覆盖区域两侧的第一半导体层和第二半导体层具有第二极性。本发明无需通过刻蚀来控制阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显，此外，该增强型半导体器件制备方法简单可控，能够实现增强型半导体器件的制备工艺和耗尽型半导体器件的制备工艺相兼容。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种增强型半导体器件和半导体集成电路装置。
背景技术
AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)是具有高浓度二维电子气(Two-Dimensional Electron Gas,简称2DEG)的宽禁带半导体器件，具有高的输出功率密度、耐高温、稳定性强和击穿电压高的特点，在电力电子器件领域具有极大应用潜力。
通常氮化镓HEMT器件是耗尽型场效应管，与耗尽型相对应的是增强型器件。耗尽型器件的应用有局限性，在功率射频领域，耗尽型器件必需采用负电压偏置栅极，要求系统提供一个完全独立的电源系统。在电能转换领域，耗尽型开关器件不仅需要上述独立的负偏压系统，总体系统安全性还要求这个负偏压系统的运行先于电源通电。所以有必要实现增强型的氮化镓HEMT来避免系统启动和模式转换时的导通损毁。
图1为现有技术中具有槽栅结构的增强型氮化镓HEMT器件的结构图，如图1所示，该增强型HEMT器件包括顺次堆叠的衬底1、AlN成核层101、GaN层102、位于GaN层102上具有凹槽结构的AlGaN层103，以及位于凹槽中的栅极104和位于栅极104两侧与AlGaN层103接触的源极2和漏极3，在该氮化镓HEMT器件中，当栅极104下面的AlGaN层103足够薄时，栅极104下GaN层102与AlGaN层103之间的2DEG(图1中虚线所示)会耗尽，栅极电压为零时器件关断。但是由于材料本身强的极化效应，采用该方法形成增强型HEMT器件要求栅极104下的AlGaN层103的厚度必须减小到3～5nm，由于刻蚀速率很难控制，导致栅区AlGaN层103的厚度难以准确控制，因此，所制造的增强型GaN HEMT器件的性能一致性和重复性难以保证。另外，这种方法很难实现较高的阈值电压。
图2为现有技术中用氟等离子注入处理栅极金属接触区后形成的增强型氮化镓HEMT，如图2所示，该增强型HEMT器件包括顺次堆叠的衬底1、AlN成核层201、GaN层202、位于GaN层202上的AlGaN层203、位于AlGaN层203的栅极205，以及位于栅极205两侧与AlGaN层203接触的源极2和漏极3，其中，AlGaN层203在栅极205覆盖区域具有氟等离子处理区域204，由于栅极205下面的AlGaN层203的晶体结构被破坏，导致其下沟道内的电子耗尽，形成增强型器件。该方法由于晶体结构被破坏，使器件性能退化。另外氟原子很小，当器件长期运行在高温高电压条件小，氟原子可能从AlGaN层203中释放出来，导致阈值电压发生漂移。
图3是现有技术中栅极引入P型掺杂氮化镓(P-GaN)帽层结构的增强型氮化镓HEMT的结构图，如图3所示，该增强型HEMT器件包括顺次堆叠的衬底1、AlN成核层301、GaN层302、位于GaN层302上的AlGaN层303，位于AlGaN层303上的P-GaN帽层结构304、位于P-GaN帽层结构304上的栅极305，以及位于栅极305两侧与AlGaN层303接触的源极2和漏极3，P-GaN帽层结构304能够有效降低AlGaN层303的势垒高度。由于P-GaN帽层结构304与AlGaN层303的导带差，使AlGaN/GaN界面处的导带提高到费米能级上方，耗尽沟道处的2DEG，实现增强型。但是器件制作过程中需刻蚀去除栅极305以外的P-GaN帽层，引入刻蚀损伤，同时刻蚀时残留的镁氧化使器件表面特性差，电流崩塌严重。
发明内容
有鉴于此，本发明实施例提供一种增强型半导体器件和半导体集成电路装置，以提高增强型半导体器件的阈值电压，改善增强型半导体器件的稳定性和可靠性，且能够实现增强型半导体器件与耗尽型半导体器件相兼容。
第一方面，本发明实施例提供了一种增强型半导体器件，所述器件包括：
衬底；
位于所述衬底上的第一半导体层；
位于所述第一半导体层上的第二半导体层；
位于所述第二半导体层上源极区域和漏极区域上的源极和漏极、以及位于所述源极区域和漏极区域之间的栅极区域上的栅极；其中，
位于栅极覆盖区域的所述第一半导体层和第二半导体层具有第一极性，位于栅极覆盖区域两侧的所述第一半导体层和第二半导体层具有第二极性。
进一步的，所述第一极性为氮极性，所述第二极性为镓极性。
进一步的，所述第一半导体层的材料为GaN，所述第二半导体层的材料为III族氮化物半导体材料，所述第一半导体层能与所述第二半导体层之间产生二维电子气沟道。
进一步的，所述第一极性为镓极性，所述第二极性为氮极性。
进一步的，所述第二半导体层的材料为GaN，所述第一半导体层的材料为III族氮化物半导体材料，所述第一半导体层能与所述第二半导体层之间产生二维电子气沟道。
进一步的，所述器件还包括位于第二半导体层和栅极之间的帽层，所述帽层的材料为GaN。
进一步的，所述器件还包括位于第二半导体层和栅极之间的帽层，所述帽层的材料为AlGaN。
进一步的，所述器件还包括位于所述第二半导体层和所述栅极之间的栅介质层。
进一步的，所述器件还包括位于镓极性第一半导体层和所述衬底之间的极性控制层。
进一步的，所述极性控制层的材料为AlN。
进一步的，所述器件还包括位于所述极性控制层和所述衬底之间的氮极性半导体层，所述氮极性半导体层材料的禁带宽度大于所述第一半导体层材料的禁带宽度。
进一步的，所述器件还包括位于所述衬底上的GaN层，所述GaN层在栅极覆盖区域具有镓极性，在栅极覆盖区域两侧具有氮极性。
进一步的，所述第二半导体层为掺杂半导体层。
进一步的，所述极性控制层的厚度大于第二半导体层的厚度，使得栅极加正压时，所述栅极覆盖区域下的二维电子气与栅极覆盖区域两侧的二维电子气在同一平面。
第二方面，本发明实施例提供了一种半导体集成电路装置，所述半导体集成电路装置包括上述第一方面所述的增强型半导体器件。
本发明实施例提供的增强型半导体器件和半导体集成电路装置，在栅极覆盖区域下第一半导体层和第二半导体层具有第一极性，在栅极覆盖区域两侧的第一半导体层和第二半导体层具有第二极性，使栅压为零时，栅极覆盖区域下不存在导电沟道，增强型半导体器件关断，栅极外加正压，栅极覆盖区域下能带发生弯曲，形成电子积累层或形成导电沟道，增强型半导体器件导通。由此获得的增强型半导体器件无需通过刻蚀来控制阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显，此外，能够实现增强型半导体器件和耗尽型半导体器件相兼容。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1为现有技术中具有槽栅结构的增强型氮化镓HEMT器件的结构图；
图2为现有技术中用氟等离子注入处理栅极金属接触区后形成的增强型氮化镓HEMT；
图3是现有技术中栅极引入P型掺杂氮化镓(P-GaN)帽层结构的增强型氮化镓HEMT的结构图；
图4是本发明实施例一提供的一种增强型半导体器件的结构图；
图5a是本发明实施例一提供的镓极性GaN/AlGaN/GaN异质结的2DEG示意图；
图5b是本发明实施例一提供的镓极性GaN/AlGaN/GaN异质结的能带示意图；
图5c是本发明实施例一提供的氮极性GaN/AlGaN/GaN异质结的2DEG示意图；
图5d是本发明实施例一提供的氮极性GaN/AlGaN/GaN异质结的能带示意图；
图6a-图6g是本发明实施例提供的一种增强型半导体器件制备方法中各步骤对应结构的剖面图；
图7是本发明实施例二提供的一种增强型半导体器件的结构图；
图8是本发明实施例三提供的一种增强型半导体器件的结构图；
图9是本发明实施例四提供的一种增强型半导体器件的结构图；
图10是本发明实施例五提供的一种增强型半导体器件的结构图；
图11是本发明实施例六提供的一种增强型半导体器件的结构图；
图12是本发明实施例七提供的一种增强型半导体器件的结构图；
图13是本发明实施例八提供的一种增强型半导体器件的结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图4是本发明实施例一提供的一种增强型半导体器件的结构图，如图4所示，该增强型半导体器件结构包括衬底1、位于衬底1上的第一半导体层401、位于第一半导体层401上的第二半导体层402、位于第二半导体层402上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的栅极区域上的栅极404，其中，位于栅极覆盖区域的第一半导体层401a和第二半导体层402a具有氮极性，位于栅极覆盖区域两侧的第一半导体层401b和第二半导体层402b具有镓极性。
第一半导体层401的材料优选为GaN，第二半导体层402的材料优选为III族氮化物半导体材料，具体地，所述第二半导体层402的材料优选为AlGaN。
图5a和图5b分别是镓极性GaN/AlGaN/GaN异质结的2DEG示意图和能带示意图；图5c和图5d分别是氮极性GaN/AlGaN/GaN异质结的2DEG示意图和能带示意图，从图5a和图5b中可知镓极性GaN/AlGaN/GaN结构所形成2DEG位于底部的GaN/AlGaN界面，氮极性GaN/AlGaN/GaN结构所形成2DEG位于顶部的AlGaN/GaN界面。由此可知在本发明实施例一(图4)中，当栅极404电压为零时，位于栅极覆盖区域下的氮极性GaN第一半导体层401a和氮极性AlGaN第二半导体层402a之间不存在2DEG，位于栅极覆盖区域两侧的镓极性GaN第一半导体层401b和镓极性AlGaN第二半导体层402b之间存在2DEG(图4中虚线所示)，横向极性结在界面处不存在势垒，即栅极404上不加电压时，该增强型半导体器件处于关断状态。
在本实施例中，当栅极404上施加正电压时，氮极性AlGaN第二半导体层402a表面处能带发生弯曲，在表面形成电子积累层，当源极2接地，漏极3上施加正电压时，在横向源漏电场的作用下，电子从源极2发出，沿源极2和栅极404之间的镓极性AlGaN/GaN异质结界面处的2DEG到达栅极覆盖区域，由镓极性GaN材料进入氮极性GaN；在纵向电场作用下，电子到达栅极覆盖区域的电子积累层；在横向电场作用下，电子由氮极性AlGaN第二半导体层402a进入镓极性AlGaN第二半导体层402b；进入镓极性AlGaN第二半导体层402b的电子在极化电场作用下由镓极性AlGaN第二半导体层402b表面到达镓极性AlGaN/GaN异质结界面处2DEG处；在横向电场作用下到达漏极。电子流经路径如图4中带箭头实线所示。需要说明的是，由于镓极性AlGaN/GaN异质结之间存在势垒，因此，实施例一提供的半导体器件结构中的电子由镓极性AlGaN/GaN异质结界面处的2DEG到达栅极覆盖区域的电子积累层时，要越过镓极性AlGaN/GaN异质结之间的势垒。
本发明实施例一提供的增强型半导体器件，在栅极电压为零时，栅极覆盖区域下不存在导电沟道，增强型半导体器件关断，栅极外加正压，栅极覆盖区域下能带发生弯曲，形成电子积累层，增强型半导体器件导通，由此构成的增强型半导体器件具有较高的阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显。
在本实施例的一个优选实施例中，所述增强型半导体器件还包括位于第二半导体层402和栅极404之间的栅介质层403，栅介质层403的材料可以为SiO2、AlN或Al2O3等，栅介质层403能够进一步降低栅极404的漏电流。
在本实施例的另一个优选实施例中，所述半导体器件还包括位于衬底1和镓极性GaN第一半导体层401b之间的极性控制层405，该极性控制层405的材料优选为AlN，这样处理的好处在于，能够更好的让氮极性GaN第一半导体层401a和镓极性GaN第一半导体层401b同时生长在衬底1上。
本发明实施例一提供的增强型半导体器件，具有较高的阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显。
下面，对本发明实现上述增强型半导体器件的制造方法做详细说明。
图6a-图6g是实施例一提供的增强型半导体器件的制造方法中各步骤对应结构的剖面图。请参见图6a-图6g，该增强型半导体器件的制造方法包括如下步骤：
步骤S11、在衬底上选择性形成具有第一极性和第二极性的第一半导体层。
所述衬底1的材料可以是蓝宝石、SiC、GaN或Si等本领域的技术人员公知的适合生长III族氮化物材料的衬底，在衬底1上选择性形成具有第一极性和第二极性的第一半导体层的方法包括但不限制于CVD、VPE、MOCVD、LPCVD、PECVD、脉冲激光沉积(PLD)、原子层外延、MBE、溅射、蒸发等。
所述第一极性为氮极性，第二极性为镓极性，所述第一半导体层的材料优选为GaN，具体地，在衬底上选择性形成氮极性GaN层401a和镓极性GaN层401b可以在衬底涂覆光刻胶，用H2在NH3环境下进行刻蚀和氮化处理后形成光刻胶图形，所述光刻胶图形将需要生长氮极性的GaN层401a衬底裸露出来，对裸露出来的区域进行氮化处理，没有裸露出来的区域不做处理，去除光刻胶以后，在氮化处理后的衬底上生长GaN，得到氮极性GaN层401a，在没有经过氮化处理后的衬底上生长GaN，得到镓极性GaN层401b。
优选的，为了能够更好的让氮极性GaN第一半导体层401a和镓极性GaN第一半导体层401b同时生长在衬底1上，可以在衬底1上首先形成极性控制层405，该极性控制层405的材料优选为AlN，具体地，首先，在衬底上形成AlN层405，参见图6a，可在低温下淀积AlN材料并在NH3环境下退火，从而在衬底上形成AlN层405，该AlN层405能够匹配衬底材料和镓极性GaN 401b的作用，能够让镓极性GaN 401b更好的生长在衬底1上。
其次，在AlN层405上淀积硬掩膜层406，参见图6b，该硬掩膜层406的材料优选为钛(Ti)。
再次，在硬掩膜层406上涂覆光刻胶，进行曝光显影后形成光刻胶图形407，参见图6c，该光刻胶图形406将需要生长氮极性GaN层的区域裸露出来。
第三，将裸露出来的区域用HF溶液进行腐蚀，去除裸露出来的硬掩膜层钛，形成硬掩膜层钛结构，参见图6d。
第四，去除光刻胶，以剩余的硬掩膜层钛结构为掩膜刻蚀AlN层，将需要生长氮极性GaN层的衬底裸露出来，参见图6e，具体地，可以用KOH溶液刻蚀AlN层。
第五，在高温条件下用H2对裸露出来的衬底进行刻蚀，再在NH3环境下对衬底表面进行氮化处理，最后去除剩余的硬掩膜层结构，参见图6f，所述衬底优选为蓝宝石，可用HF溶液腐蚀去除剩余的硬掩膜层钛结构。
第六，采用金属有机化合物化学气相沉淀法(Metal-organic Chemical VaporDeposition，简称MCVD)的方法在衬底1和AlN层405上生长GaN第一半导体层401，参见图6g，其中，在氮化处理后的衬底上形成氮极性GaN第一半导体层401a，在没有进行氮化处理的AlN层405上形成镓极性GaN第一半导体层401b，在本实施例中，由于AlN层405的厚度较薄，因此，氮极性GaN第一半导体层401a和镓极性GaN第一半导体层401b的表面可认为在同一平面内。
在本实施例中，在衬底上选择性形成具有第一极性和第二极性的第一半导体层也可采用其他方法，例如：镓极性GaN第一半导体层401b射频分子束外延控制Ga和N的比例获得，此外，也可对镓极性GaN第一半导体层401b生长区域采用三甲基铝或采用镁和氮进行处理等方法。
步骤S12、在第一半导体层选择性形成具有第一极性和第二极性的第二半导体层。
所述第一极性为氮极性，第二极性为镓极性，所述第二半导体层的材料为可以为III族氮化物半导体材料，所述第二半导体层能与GaN第一半导体层之间产生2DEG沟道，优选的，该第二半导体层的材料可以为AlGaN，在第一半导体层上选择性形成具有第一极性和第二极性的第二半导体层的方法与在衬底上选择性形成具有第一极性和第二极性的第一半导体层的方法类似，在此不再赘述。
步骤S13、在所述第二半导体层源极区域和漏极区域上分别形成源极和漏极，在所述源极区域和漏极区域之间的栅极区域上形成栅极。
源极2和漏极3与第一半导体层和第二半导体层的界面处形成的2DEG电连接，具体地，在所述第二半导体层源极区域和漏极区域上分别形成源极和漏极可通过高温退火法、离子注入法或重掺杂法等方法来形成。
优选的，在源极区域和漏极区域之间的栅极区域上形成栅极之前，所述方法还包括在所述源极区域和漏极区域之间的栅极区域的第二半导体层的表面和栅极之间形成栅介质层，栅介质层403的材料可以为SiO2、AlN或Al2O3等，能够进一步降低栅极404的漏电流。
在数字逻辑集成电路设计和研制时，往往既需要耗尽型半导体器件，又需要增强型半导体器件，本发明实施例提供的增强型半导体器件，其制造工艺简单，能够保证增强型半导体器件与耗尽型半导体器件的性能相当，又能够实现与耗尽性半导体器件相兼容，即可以在同一片材料上既制备增强型半导体器件又可以制备耗尽型半导体器件，且不需要控制刻蚀速率，所制备的增强型半导体器件具有较强的一致性和可重复性。
本发明实施例还提供了一种半导体集成电路装置，该半导体集成电路装置包括上述实施例所述的增强型半导体器件。
本发明实施例一提供的增强型半导体器件和半导体集成电路装置，无需通过刻蚀来控制阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显，此外，该增强型半导体器件制备方法简单可控，能够实现增强型半导体器件的制备工艺和耗尽型半导体器件的制备工艺相兼容。
实施例二
图7是本发明实施例二提供的一种增强型半导体器件的结构图，如图7所示，该增强型半导体器件包括衬底1、位于衬底1上的AlN极性控制层505、位于衬底1和AlN极性控制层505上的第一半导体层501、位于第一半导体层501上的第二半导体层502、位于第二半导体层502上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的栅极区域上的栅介质层503和位于栅介质层503上的栅极504，其中，位于栅极覆盖区域的第一半导体层501a和第二半导体层502a具有镓极性，位于栅极覆盖区域两侧的第一半导体层501b和第二半导体层502b具有氮极性，所述AlN极性控制层505位于衬底和第一半导体层501a之间。
第二半导体层501a的材料优选为GaN，第一半导体层502的材料优选为III族氮化物半导体材料，具体地，所述第一半导体层502的材料优选为AlGaN。
本发明第二实施例与第一实施例的不同之处在于，在本实施例中，栅极覆盖区域下的AlGaN第一半导体层501a和GaN第二半导体层502a具有镓极性，栅极覆盖区域两侧的AlGaN第一半导体层501b和GaN第二半导体层502b具有氮极性，从图5a-图5d可知，栅极覆盖区域两侧氮极性AlGaN第一半导体层501b和GaN第二半导体层502b在界面处能够形成2DEG，而栅极覆盖区域下镓极性AlGaN第一半导体层501a和GaN第二半导体层502a在界面处没有2DEG，当栅极504和漏极3上施加正电压，源极2接地时，本实施例中电子流经路径与本发明实施例一中的电子流经路径相同，与实施例一的不同之处在于，在实施例二中，由于2DEG和电子积累层都在第二半导体层502中。但是，2DEG靠近第一半导体层一侧，电子积累层靠近栅极504一侧。当电子由氮极性GaN第二半导体层502b到达镓极性GaN第二半导体层502a的电子积累层时不存在势垒，因此，相比实施例一来说，当在该半导体器件上施加相同的栅极电压和源漏极电压时，本发明实施例二提供的增强型半导体器件的导通电阻小，输出特性曲线线性区的漏极电流(相对漏极电压)线性度得到改善。
实施例三
图8是本发明实施例三提供的一种增强型半导体器件的结构图，如图8所示，该增强型半导体器件包括衬底1、位于衬底1上的AlN极性控制层605、位于衬底1和AlN极性控制层605上的AlGaN第一半导体层601、位于AlGaN第一半导体层601上的GaN第二半导体层602、位于GaN第二半导体层602上的帽层606、位于帽层606上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的帽层上的栅介质层603和位于栅介质层603上的栅极604，其中，位于栅极覆盖区域的AlGaN第一半导体层601a、GaN第二半导体层602a和帽层606a具有镓极性，位于栅极覆盖区域两侧的AlGaN第一半导体层601b、GaN第二半导体层602b和帽层606b具有氮极性，所述AlN极性控制层605位于衬底1和AlGaN第一半导体层601a之间。
本发明实施例三以上述实施例二为基础，与实施例二不同之处在于，实施例三在GaN第二半导体层602上增加了一层帽层606，该帽层606的材料为AlGaN，在本实施例中，通过改变AlGaN帽层606的材料厚度，Al组分和掺杂浓度可以调整AlGaN帽层606a和GaN第二半导体层602a界面处2DEG的浓度，以实现当栅极不加电压时，栅极覆盖区域下不存在2DEG，器件处于关断状态，实现增强型。从图5a-图5d中可知，调整栅极604的电压能够使镓极性AlGaN帽层606a和镓极性GaN第二半导体层602a界面处存在2DEG，本发明实施例三相比实施例二来说，当施加一定的栅极电压时，实施例二中栅极覆盖区域下存在电子积累层，实施例三中栅极覆盖区域下存在2DEG。因此实施例三中栅极覆盖区域下的导电沟道为2DEG，具有更高的电子迁移率，开关速度更快。
在本实施例中，所述栅极604可以是金属-绝缘层-半导体(Metal-Insulator-Semiconductor，简称MIS)栅，也可以采用肖特基栅，优选采用MIS栅，因为MIS栅结构具有漏电小的优点，且栅极上施加的电压可以比较大。
实施例四
图9是本发明实施例四提供的一种增强型半导体器件的结构图，如图9所示，该增强型半导体器件包括衬底1，位于衬底1上的氮极性半导体层705、位于氮极性半导体层705上的AlN极性控制层706、位于AlN极性控制层706上的GaN第一半导体层701、位于GaN第一半导体层701上的AlGaN第二半导体层702上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间AlGaN第二半导体层702上的栅介质层703和位于栅介质层703上的栅极704，其中，位于栅极覆盖区域的GaN第一半导体层701a和AlGaN第二半导体层702a具有氮极性，位于栅极覆盖区域两侧的GaN第一半导体层701b和AlGaN第二半导体层702b具有镓极性，所述AlN极性控制层706位于氮极性半导体层705和镓极性GaN第一半导体层701b之间。
所述氮极性半导体层705的禁带宽度大于GaN层701的禁带宽度，所述氮极性半导体层705的材料可选AlGaN或AlInGaN，当然也可以是禁带宽度大于GaN的其他材料。在本实施例中，当栅极704上施加正电压时，位于栅极覆盖区域下的GaN第一半导体层701a和氮极性半导体层705的界面之间形成2DEG，电子流经路径如图7中箭头所示。调整氮极性半导体层705的厚度，Al组分和杂质浓度使栅极施加的电压为0时栅极覆盖区域下方无2DEG，栅极施加的电压为正时栅极覆盖区域下方形成2DEG导电沟道。本实施例相比实施例一来说，电子无需越过氮极性GaN第一半导体层701a与氮极性AlGaN第二半导体层702a之间的势垒到达表面，且此时的导电沟道为2DEG，因此具有更高的迁移率。
在本实施例的优选实施例中，为了增强栅极电压对导电沟道2DEG的控制能力，可刻蚀去除位于栅极覆盖区域下的部分氮极性AlGaN层702a，以减小栅极704与栅极覆盖区域下的2DEG的距离。
实施例五
图10是本发明实施例五提供的一种增强型半导体器件的结构图，参见图10，该增强型半导体器件包括衬底1、位于衬底1与镓极性GaN第一半导体层801a之间的AlN极性控制层806、位于AlN极性控制层806和衬底1上的GaN第一半导体层801，位于GaN第一半导体层801上的AlGaN第二半导体层802，位于AlGaN第二半导体层802上的GaN帽层803、位于GaN帽层803上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的栅介质层804和位于栅介质层804上的栅极805，其中，位于栅极覆盖区域的GaN第一半导体层801a、AlGaN第二半导体层802a和GaN帽层803a具有氮极性，位于栅极覆盖区域两侧的GaN第一半导体层801b、AlGaN第二半导体层802b和GaN帽层803b具有镓极性，位于衬底1与镓极性GaN第一半导体层801a之间的AlN层806的厚度大于AlGaN第二半导体层802的厚度，使得栅极805加正向电压时，栅极覆盖区域下氮极性的AlGaN第二半导体层802a与氮极性的GaN帽层803a所形成的2DEG与镓极性的GaN第一半导体层801b和镓极性的AlGaN第二半导体层802b所形成的2DEG在同一个水平面上。
在本实施例中，每一层中不同极性的材料都是同时生长出来的，例如：氮极性GaN第一半导体层801a与镓极性GaN第二半导体层801b同时生长，因此二者的厚度相同，通过控制位于衬底1与镓极性GaN第一半导体层801a之间的AlN极性控制层806的厚度，可以使得栅极805加正向电压时，栅极覆盖区域下氮极性的AlGaN第二半导体层802a与氮极性的GaN帽层803a所形成的2DEG与镓极性的GaN第一半导体层801b和镓极性的AlGaN第二半导体层802b所形成的2DEG在同一个水平面上，电子流经路径如图9中带箭头实线所示。在本实施例中，需要控制GaN帽层803的厚度，避免栅极电压为零时，氮极性GaN帽层803a与氮极性AlGaN第二半导体层802a在界面处形成2DEG，以实现增强型，在本实施例中，栅极805可以是MIS栅也可以是肖特基结构，优选MIS栅。本实施例中导电沟道为2DEG，且氮极性区域和镓极性区域2DEG在同一平面上，具有高迁移率和线性特性，具有高的开关速度和低导通电阻。
实施例六
图11是本发明实施例六提供的一种增强型半导体器件的结构图，如图11所示，该增强型半导体器件包括衬底1、位于衬底1与镓极性GaN层901a之间的AlN极性控制层906、位于AlN极性控制层906和衬底1上的GaN层901、位于GaN层901上的AlGaN第一半导体层902、位于AlGaN第一半导体层902上的GaN第二半导体层903、位于GaN第二半导体层903上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的栅极区域上的栅介质层904和位于栅介质层904上的栅极905，其中，位于栅极覆盖区域的GaN层901a、AlGaN第一半导体层902a和GaN第二半导体层903a具有镓极性，位于栅极覆盖区域两侧的GaN层901b、AlGaN第一半导体层902b和GaN第二半导体层903b具有氮极性，位于衬底与镓极性GaN层901a之间的AlN极性控制层906的厚度大于AlGaN第一半导体层902的厚度，使得栅极905加正向电压时，栅极覆盖区域下镓极性的AlGaN第一半导体层902a与镓极性的GaN 901a所形成的2DEG与氮极性的GaN第二半导体层903b和氮极性的AlGaN第一半导体层902b所形成的2DEG在同一个水平面上。在本实施例中，优选的可以去除栅极覆盖区域下的GaN层903a，减小栅极距离栅极覆盖区域下镓极性的AlGaN第一半导体层902a与镓极性的GaN层901a所形成的2DEG的距离，以增强栅极对导电沟道的控制能力。电子流经路径如图10中带箭头实线所示，在本实施例中，栅极覆盖区域下的导电沟道为2DEG，因此具有更高的电子迁移率。
实施例七
图12是本发明实施例七提供的一种增强型半导体器件的结构图，如图12所示，该增强型半导体器件包括衬底1、位于衬底1与镓极性GaN层1001a之间的AlN极性控制层1006、位于AlN极性控制层1006和衬底1上的GaN层1001、位于GaN层1001上的AlGaN第一半导体层1002、位于AlGaN第一半导体层1002上的GaN第二半导体层1003、位于GaN第二半导体层1003上源极区域和漏极区域上的源极2和漏极3、以及位于源极区域和漏极区域之间的GaN第二半导体层1003上的栅介质层1004和位于栅介质层1004上的栅极1005，其中，位于栅极覆盖区域的GaN层1001a、AlGaN第一半导体层1002a和GaN第二半导体层1003a具有镓极性，位于栅极覆盖区域两侧的GaN层1001b、AlGaN第一半导体层1002b和GaN第二半导体层1003b具有氮极性。
在本实施例中，在衬底1上首先形成GaN层1001，再在GaN层1001上形成AlGaN第一半导体层1002，该结构与本发明实施例二中直接在衬底1上形成AlGaN第一半导体层相比引入的缺陷较少，因此，本实施例提供的增强型半导体器件具有更好的器件性能，例如：漏电、饱和电流和动态电阻等。
实施例八
图13是本发明实施例提供的一种增强型半导体器件的结构图，如图13所示，该增强型半导体器件结构包括衬底1、位于衬底1与镓极性GaN第一半导体层1101a之间的AlN极性控制层1105、位于AlN极性控制层1105和衬底1上的GaN第一半导体层1101、位于GaN第一半导体层1101上的AlGaN第二半导体层1102、位于AlGaN第二半导体层1102上源极区域和漏极区域上的源极2和漏极3、位于源极区域和漏极区域之间的AlGaN第二半导体层1102上的栅介质层1103、以及位于栅介质层1103上的栅极1104，其中，AlGaN第二半导体层1102为N型掺杂AlGaN层，位于栅极覆盖区域的GaN第一半导体层1101a和N型掺杂AlGaN层1102a具有氮极性，位于栅极覆盖区域两侧的GaN第二半导体层1101b和N型掺杂AlGaN第二半导体层1102b具有镓极性。
所述N型掺杂AlGaN第二半导体层中的掺杂物质可以是Si，通过Si掺杂可以改变材料的电学性能，掺杂浓度越大位于栅极覆盖区域两侧的镓极性GaN第一半导体层1101b和N型掺杂AlGaN第二半导体层1102b界面之间的2DEG浓度更高，与本发明实施例一相比，在栅极和源极分别施加相同电压的情况下，本实施例具有更高的2DEG浓度和表面电子积累浓度。
本发明实施例所提供的增强型半导体器件和半导体集成电路装置，无需通过刻蚀来控制阈值电压，具有良好的一致性、可重复性、热稳定性和高可靠性，且电流崩塌现象不明显，此外，能够实现增强型半导体器件和耗尽型半导体器件相兼容。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种增强型半导体器件，其特征在于，所述器件包括：
衬底；
位于所述衬底上的第一半导体层；
位于所述第一半导体层上的第二半导体层；
位于所述第二半导体层上源极区域和漏极区域上的源极和漏极、以及位于所述源极区域和漏极区域之间的栅极区域上的栅极；其中，
位于栅极覆盖区域的所述第一半导体层和第二半导体层具有第一极性，位于栅极覆盖区域两侧的所述第一半导体层和第二半导体层具有第二极性。
2.根据权利要求1所述的增强型半导体器件，其特征在于，所述第一极性为氮极性，所述第二极性为镓极性。
3.根据权利要求2所述的增强型半导体器件，其特征在于，所述第一半导体层的材料为GaN，所述第二半导体层的材料为III族氮化物半导体材料，所述第一半导体层能与所述第二半导体层之间产生二维电子气沟道。
4.根据权利要求1所述的增强型半导体器件，其特征在于，所述第一极性为镓极性，所述第二极性为氮极性。
5.根据权利要求4所述的增强型半导体器件，其特征在于，所述第二半导体层的材料为GaN，所述第一半导体层的材料为III族氮化物半导体材料，所述第一半导体层能与所述第二半导体层之间产生二维电子气沟道。
6.根据权利要求3所述的增强型半导体器件，其特征在于，所述器件还包括位于第二半导体层和栅极之间的帽层，所述帽层的材料为GaN。
7.根据权利要求5所述的增强型半导体器件，其特征在于，所述器件还包括位于第二半导体层和栅极之间的帽层，所述帽层的材料为AlGaN。
8.根据权利要求6或7所述的增强型半导体器件，其特征在于，所述器件还包括位于所述第二半导体层和所述栅极之间的栅介质层。
9.根据权利要求8所述的增强型半导体器件，其特征在于，所述器件还包括位于镓极性第一半导体层和所述衬底之间的极性控制层。
10.跟据权利要求9所述的增强型半导体器件，其特征在于，所述极性控制层材料为AlN。
11.根据权利要求2所述的增强型半导体器件，其特征在于，所述器件还包括位于所述第一半导体层和所述衬底之间的氮极性半导体层，所述氮极性半导体层材料的禁带宽度大于所述第一半导体层材料的禁带宽度。
12.根据权利要求4所述的增强型半导体器件，其特征在于，所述器件还包括位于所述衬底上的GaN层，所述GaN层在栅极覆盖区域具有镓极性，在栅极覆盖区域两侧具有氮极性。
13.根据权利要求3所述的增强型半导体器件，其特征在于，所述第二半导体层为N型掺杂半导体层。
14.根据权利要求9所述的增强型半导体器件，其特征在于，所述极性控制层的厚度大于第二半导体层的厚度，使得栅极加正压时，所述栅极覆盖区域下的二维电子气与栅极覆盖区域两侧的二维电子气在同一平面。
15.一种半导体集成电路装置，其特征在于，所述半导体集成电路装置包括如权利要求1-14任一项所述的增强型半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410414593.6A CN104201199B (zh) | 2014-08-21 | 2014-08-21 | 增强型半导体器件和半导体集成电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410414593.6A CN104201199B (zh) | 2014-08-21 | 2014-08-21 | 增强型半导体器件和半导体集成电路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201199A true CN104201199A (zh) | 2014-12-10 |
| CN104201199B CN104201199B (zh) | 2017-05-17 |
Family
ID=52086467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410414593.6A Active CN104201199B (zh) | 2014-08-21 | 2014-08-21 | 增强型半导体器件和半导体集成电路装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201199B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298947A (zh) * | 2016-10-12 | 2017-01-04 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| CN106531789A (zh) * | 2015-09-11 | 2017-03-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 通过极性控制实现增强型hemt的方法及增强型hemt |
| CN108807500A (zh) * | 2018-05-30 | 2018-11-13 | 东南大学 | 一种具有高阈值电压的增强型高电子迁移率晶体管 |
| CN110875379A (zh) * | 2018-08-29 | 2020-03-10 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN113809153A (zh) * | 2021-08-11 | 2021-12-17 | 浙江芯国半导体有限公司 | 碳化硅基铝镓氮/氮化镓微米线hemt功率器件及制备方法 |
| WO2025055494A1 (zh) * | 2023-09-11 | 2025-03-20 | 华为技术有限公司 | 半导体结构、集成电路以及半导体结构的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064082A (en) * | 1997-05-30 | 2000-05-16 | Sony Corporation | Heterojunction field effect transistor |
| JP2005277047A (ja) * | 2004-03-24 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造およびトランジスタ素子 |
| CN102956697A (zh) * | 2011-08-19 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 具有低正向偏置集成二极管的高电子迁移率晶体管 |
-
2014
- 2014-08-21 CN CN201410414593.6A patent/CN104201199B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064082A (en) * | 1997-05-30 | 2000-05-16 | Sony Corporation | Heterojunction field effect transistor |
| JP2005277047A (ja) * | 2004-03-24 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造およびトランジスタ素子 |
| CN102956697A (zh) * | 2011-08-19 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 具有低正向偏置集成二极管的高电子迁移率晶体管 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531789A (zh) * | 2015-09-11 | 2017-03-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 通过极性控制实现增强型hemt的方法及增强型hemt |
| CN106298947A (zh) * | 2016-10-12 | 2017-01-04 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| WO2018068406A1 (zh) * | 2016-10-12 | 2018-04-19 | 中国科学院微电子研究所 | 一种双栅InGaAs沟道的PMOS场效应晶体管 |
| CN106298947B (zh) * | 2016-10-12 | 2020-02-07 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| US10644100B2 (en) | 2016-10-12 | 2020-05-05 | Institute of Microelectronics, Chinese Academy of Sciences | Dual-gate PMOS field effect transistor with InGaAs channel |
| CN108807500A (zh) * | 2018-05-30 | 2018-11-13 | 东南大学 | 一种具有高阈值电压的增强型高电子迁移率晶体管 |
| CN110875379A (zh) * | 2018-08-29 | 2020-03-10 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN110875379B (zh) * | 2018-08-29 | 2022-07-29 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN113809153A (zh) * | 2021-08-11 | 2021-12-17 | 浙江芯国半导体有限公司 | 碳化硅基铝镓氮/氮化镓微米线hemt功率器件及制备方法 |
| CN113809153B (zh) * | 2021-08-11 | 2024-04-16 | 浙江芯科半导体有限公司 | 碳化硅基铝镓氮/氮化镓微米线hemt功率器件及制备方法 |
| WO2025055494A1 (zh) * | 2023-09-11 | 2025-03-20 | 华为技术有限公司 | 半导体结构、集成电路以及半导体结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201199B (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5071377B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US7956383B2 (en) | Field effect transistor | |
| CN101689570B (zh) | 采用耗尽模式GaN基FET的串叠电路 | |
| US10199476B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN104201199B (zh) | 增强型半导体器件和半导体集成电路装置 | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| JP2005286135A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20100148184A1 (en) | Gan-based field effect transistor | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN108198855B (zh) | 半导体元件、半导体基底及其形成方法 | |
| CN108155099A (zh) | 一种包含介质层的p型栅HEMT器件及其制作方法 | |
| JP6834546B2 (ja) | 半導体装置及びその製造方法 | |
| CN104167445B (zh) | 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管 | |
| JP2017514316A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2017157589A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN106206309A (zh) | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt | |
| JP2010206125A (ja) | 窒化ガリウム系高電子移動度トランジスタ | |
| JP2009170546A (ja) | ＧａＮ系電界効果トランジスタ | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| KR101207701B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006059956A (ja) | 半導体装置の製造方法 | |
| JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| TWI649873B (zh) | 三族氮化物半導體結構 | |
| CN116153993A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |