[go: up one dir, main page]

CN104167370B - 半导体装置制造方法及半导体装置 - Google Patents

半导体装置制造方法及半导体装置 Download PDF

Info

Publication number
CN104167370B
CN104167370B CN201410142784.1A CN201410142784A CN104167370B CN 104167370 B CN104167370 B CN 104167370B CN 201410142784 A CN201410142784 A CN 201410142784A CN 104167370 B CN104167370 B CN 104167370B
Authority
CN
China
Prior art keywords
mold
terminal
semiconductor device
resin
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410142784.1A
Other languages
English (en)
Other versions
CN104167370A (zh
Inventor
大西永
大西一永
丸山力宏
手塚昌史
菊地昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104167370A publication Critical patent/CN104167370A/zh
Application granted granted Critical
Publication of CN104167370B publication Critical patent/CN104167370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种能够降低对树脂壳体与端子进行一体设置的半导体装置的制造成本的半导体装置制造方法及半导体装置。半导体装置（10）包括设有多个具有脚部（17a）的端子（17）的树脂壳体（15）。在制造该树脂壳体（15）时，作为对树脂壳体（15）进行成型的模具（20），使用设有用于将多个端子（17）分别固定到规定位置上的突起（21a）的模具（20）。将多个端子（17）分别与该突起（21a）相匹配地保持在模具（20）内，并在该模具（20）中注入树脂，对多个端子（17）和树脂壳体（15）进行一体成型。

Description

半导体装置制造方法及半导体装置
技术领域
本发明涉及半导体装置制造方法及半导体装置。特别涉及将搭载有半导体元件的绝缘电路基板收纳在树脂壳体内且将端子与该树脂壳体形成为一体的半导体装置的制造方法。
背景技术
作为对电动机等进行控制的半导体装置，已知有将IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)、以及FWD(续流二极管：Free Wheeling Diode)等多个功率半导体元件收纳在树脂壳体内的半导体模块。
该半导体模块的一个示例中，将功率半导体元件搭载在绝缘电路基板上。在绝缘电路基板上，在绝缘基板的表面形成有由导电层构成的电路，功率半导体元件通过焊料与电路进行电连接。将搭载有功率半导体元件的绝缘电路基板收纳在树脂壳体内。树脂壳体上设有端子。该端子通过接合线与绝缘电路基板的导电层的电路或功率半导体元件进行电连接。端子作为主端子或控制端子，可以与树脂壳体外部进行电连接。搭载有功率半导体元件的绝缘电路基板通过粘接剂与树脂壳体接合。树脂壳体内注入有密封树脂，利用该密封树脂来防止水分等浸入树脂壳体内，从而保护功率半导体元件。
端子例如呈具有脚部的L字形。树脂壳体例如具有在四边设有侧壁部的箱形。L字形的端子设置在树脂壳体上，以使得端子的前端部从树脂壳体的侧壁部的上端露出，并且使端子的脚部在树脂壳体的侧壁部的内面侧露出。对于不同的半导体模块产品，树脂壳体的侧壁部上端子的数量或位置都不同。
对于与端子设置为一体的树脂壳体的制造方法，有如下方法。
通过对铜板等导电材料薄板进行冲压加工和弯曲加工，为树脂壳体的每一个侧壁准备端子构件，该端子构件通过连接杆与端子连接，且端子的数量与位置与树脂壳体的一个侧壁部相对应。在用于使树脂壳体成型的模具内，将该端子构件与树脂壳体的各个侧面相对应地进行设置，在该模具内注入原料树脂、例如PPS(聚苯硫醚：PolyphenyleneSulfide)树脂等并使其固化，从而将端子与树脂壳体一体地嵌入成型。成型后，切除连接杆。
然而，这种方法虽然适合大量生产，但端子构件通过连接杆以使该端子位于规定的位置上的方式与端子连接，因此，需要通过冲压加工来去除端子之间不需要的部分。因而，导电材料薄板中用于端子的部分所占的比例较小，端子成本较高。另外，在制造端子布局不同的树脂壳体时，需要另外准备与端子数量或位置相对应的不同模具，需要准备多个模具，因此模具成本较高。
对与端子设置为一体的树脂壳体的另一种制造方法，在树脂壳体的成型工序中，在树脂壳体侧壁部形成端子安装孔，以使其对应不同机型和规格的所有端子排列，并在所形成的端子安装孔中按照规定位置压入各个端子(专利文献1)。
该方法在制造端子数量或位置不同的树脂壳体的情况下，树脂壳体的模具只要一个即可，与上述方法相比，模具的成本较低。另外，对于端子来说，由于只要用导电材料薄板来制造相同形状的各个端子即可，因此，导电材料薄板中用于端子的部分所占的比例较大，与上述方法相比，端子成本较低。此外，树脂壳体也可以通用，所以构件成本较低。然而，由于需要按照树脂壳体上所设的端子数量，将端子一个一个地压入到端子安装孔中，因此操作成本较高。另外，为了防止端子的脚部打滑以确保引线接合性，需要在压入了端子后的树脂壳体的侧壁部的底面安装端子压紧框，并用粘接剂进行固定，而端子压紧框的制造需要成本，粘接剂需要成本。因此，导致综合成本降低得并不够。
对于与端子设为一体的树脂壳体的又一种制造方法，在树脂壳体的侧壁部的内面侧形成具有弹性的突起部，利用该突起部来夹持端子(专利文献2)。该方法在制造端子数量或位置不同的树脂壳体的情况下，树脂壳体的模具也只要一个即可，与上述嵌入成型的方法相比，模具的成本较低。另外，对于端子来说，由于只要用导电材料薄板来制造相同形状的各个端子即可，因此，导电材料薄板中用于端子的部分所占的比例较大，与上述方法相比，端子成本较低。此外，树脂壳体也可以通用，所以构件成本较低。然而，由于需要按照树脂壳体上所设的端子数量，将端子一个个地安装到突起上，因此操作成本较高。另外，需要用粘接剂将含有突起部的通用导向装置固定在壳体上，而通用导向装置的制造需要成本，粘接需要成本。因此，导致综合成本降低得并不够。另外，由于需要用具有弹性的材料来形成树脂壳体的突起部，因此，无法使用弹性较小的PPS树脂等。
专利文献3、专利文献4中记载了利用模具在树脂壳体的侧壁部一体地成型有相同形状的端子的半导体装置。然而，专利文献3、专利文献4中，并未明示将端子与树脂壳体一体成型的方法中使用了专利文献1所记载的方法、还是使用了专利文献2的方法。
现有专利文献
专利文献
专利文献1：日本专利特开2008－252055公报(背景技术、权利要求书)
专利文献2：日本专利特开2009－21286公报(权利要求书)
专利文献3：日本专利特开平9－8223号公报(第[0117]段、图3)
专利文献4：日本专利特开2004－134518号公报(第[0051]段)
发明内容
发明所要解决的问题
本发明有利于解决上述问题，其目的在于提供一种能够降低将树脂壳体与端子设置为一体的半导体装置的制造成本的半导体装置制造方法及半导体装置。
解决问题的技术方案
为了达到上述目的，本发明的一个方式为如下半导体装置的制造方法，该半导体装置将至少搭载有一个半导体元件的绝缘电路基板安装到设有多个具有脚部的端子的树脂壳体上。在用于对所述树脂壳体进行成型的模具上，设置有用于将多个所述端子分别固定到规定位置上的突起，在该模具中，将多个端子分别与所述突起相匹配地进行保持，并在该模具中注入树脂，对多个端子与树脂壳体进行一体成型。
本发明的另一个方式所涉及的半导体装置包括：至少搭载有一个半导体元件的绝缘电路基板；以及设有多个具有脚部的端子的树脂壳体。对多个所述端子与树脂壳体进行一体成型，且在所述树脂壳体上，在所述多个端子的脚部附近形成有突起痕迹，该突起痕迹是将多个端子分别固定到模具的规定位置上后突起的痕迹。
发明效果
根据上述技术方案，在用于对树脂壳体进行成型的模具上，预先设置有用于将多个端子分别固定到规定位置上的突起，在该模具中，使多个端子分别与所述突起相匹配地进行保持，由此进行嵌入成型，因此能够降低综合成本。
附图说明
图1是表示本发明的半导体装置的一个实施方式的主要部分的剖视图。
图2是表示本发明的半导体装置的另一个实施方式的主要部分的剖视图。
图3是图1的半导体装置的立体图。
图4是图3的分解立体图。
图5A、图5B、图5C是用于对树脂壳体进行成型的模具的一个示例的说明图。
图6A、图6B、图6C是模具的变形例的部分剖视图。
图7是模具的变形例的部分剖视图。
图8是模具的变形例的部分剖视图。
图9A、图9B、图9C是树脂壳体的说明图。
图10A、图10B、图10C是树脂壳体的变形例的说明图。
图11A、图11B是树脂壳体的变形例的说明图。
图12A、图12B是树脂壳体的变形例的说明图。
图13A、图13B是树脂壳体的变形例的说明图。
具体实施方式
参照附图来具体说明本发明的半导体装置制造方法及半导体装置的实施方式。
图1中示出了本发明的一个实施方式的半导体装置10的主要部分的剖视图。图1中，半导体装置10在绝缘电路基板12上搭载有半导体芯片11。半导体芯片11可以采用例如IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)或FWD(续流二极管：Free Wheeling Diode)。
绝缘电路基板12由绝缘基板12a、以及分别形成在绝缘基板12a的一个面和另一个面上的导体层12b、12c构成。半导体芯片11通过焊料13与形成有电路图案的导体层12b接合以实现电连接。绝缘电路基板12的导体层12c 通过焊料13与散热用基板14接合。将搭载有半导体芯片11的绝缘电路基板 12收纳在树脂壳体15内。树脂壳体15例如由选自聚苯硫醚树脂(PPS树脂)、聚酯对苯二甲酸丁酯树脂(PBT树脂)、聚酰胺树脂(PA树脂)、以及丙烯 -丁二烯-苯二烯树脂(ABS树脂)中的一种树脂来形成。
图1所示的半导体装置10具备散热用基板14，但本发明的半导体装置并不仅限于具备散热用基板14的半导体装置。图2中示出了本发明的另一个实施方式的半导体装置10A，是不具备散热用基板14的半导体装置的主要部分的剖视图。图2中，对与图1相同的构件标注相同的标号，并对各构件省略重复的说明。图2的半导体装置10A中，使绝缘电路基板12的一部分、即图示的例子中为导体层12c的部分，从树脂壳体15的下方露出。该绝缘电路基板12与树脂壳体15通过粘接剂16来进行固接。
图3中示出了图1的半导体装置10的立体图，图4中示出了图3的分解立体图。图3、图4中，为了便于理解本发明，省略了搭载在绝缘电路基板12 上的半导体芯片11的图示。如图3所示，树脂壳体15具有底部15a和侧壁部 15b，俯视时具有大致长方形的外形。如图4的分解立体图所示，在树脂壳体15的底部15a的中央部形成有开口15c。在树脂壳体15的底部15a上，通过粘接剂16如图1所示那样地固接有散热用基板14。设置在散热用基板14的上表面的绝缘电路基板12从树脂壳体15的开口15c露出。
树脂壳体15的侧壁部15b的内部设有用作为主端子或控制端子的端子 17。图示的端子17呈L字形，销(棒)状的一端从树脂壳体15的侧壁部15b 的上端露出，板状的另一端作为脚部17a从侧壁部15b的内面侧露出。端子 17的材料可以使用铜、铜合金(黄铜、磷青铜、C194铜合金等)、铝、铜- 铝包覆材料来作为导电材料。另外，端子17可以使用在这些导电材料上进行导电镀敷后得到的材料。由这些材料构成端子构件中，存在多个相同形状的端子相连接并卷绕成卷轴的、被称为卷轴端子的端子构件。通过对该卷轴端子进行弯曲加工来形成端子17的脚部17a，然后进行切断加工将其逐个分离，从而可以得到多个端子17。
端子17的脚部17a通过接合线18与绝缘电路基板12的导体层12b或半导体芯片11进行电连接(参照图1)。与接合线18相连接的树脂壳体15内被由硅树脂或环氧树脂等形成的密封树脂19填充。利用密封树脂19来保护树脂壳体15内的半导体芯片11、端子17和导体层12b等。
设有端子17的树脂壳体15通过如下所述的嵌入成型方法来制造，即：在用于使该树脂壳体15成型的模具内设置了端子17后，在模具内注入树脂，用树脂包围该端子17并使其固化，由此使树脂壳体15与端子17形成为一体。
图5A、图5B、图5C中示出了用于对树脂壳体15进行成型的模具的一个示例的局部剖视图。图5A是用于对图1所示的树脂壳体15的侧壁部15b附近进行成型的模具的局部剖视图，图5B是图5A中沿B-B线的局部剖视图，图5C 是图5A中沿C-C线的局部剖视图。模具20由上部模具21和下部模具22构成，两者紧密结合并形成空腔23。设置在树脂壳体15的侧壁部15b上的多个端子 17分别被上部模型21保持。
在上部模具或下部模具之中的安装端子一侧的模具、即本实施方式中的上部模具21上，设有用于将同一形状的多个端子17分别固定到规定位置上的突起21a。在图5A、图5B、图5C所示的例子中，如图5A、图5C所示，将突起21a设置在与被上部模具21所保持的端子17的脚部17a的根部附近相应的位置上。上部模具21中，用于保持端子17的销状一端的孔部30以与突起 21a相同的间距进行设置。预先准备相同形状的多个端子17。各个端子17例如可以通过对卷轴端子进行弯曲加工来形成端子17的脚部17a，然后进行切断加工将其分离来制作得到。将分离后的端子17分别夹在突起21a之间，并且插入孔部30中，使其与规定位置匹配，从而被上部模具21保持。然后，在将上部模具21和下部模具22相互紧密结合之后，在模具20的空腔23内注入树脂，对多个端子17和树脂壳体15进行一体成型。
如上所述，多个端子17分别被模具20的上部模具保持，从而无需像现有的嵌入成型那样将利用连接杆与配置在规定位置上的端子相连接的端子构件固定到模具上。对于端子17而言，由于只要用导电材料薄板来制造相同形状的各个端子即可，因此，导电材料薄板中用于端子的部分所占的比例较大，端子成本较低。从而，能够降低端子成本。
另外，通过将相同形状的多个端子17分别保持在上部模具21的规定位置来进行嵌入成型，从而在对端子17的位置、数量不同的树脂壳体进行成型的情况下，下部模具22也可以通用。即，虽然上述模具21需要根据端子 17的位置、数量而采用不同的模具，但下部模具22使用同一模具即可。因此，下部模具22可以通用这一点与现有的嵌入成型相比，可以降低模具成本。
而且，通过在上部模具21设置多个端子17来进行嵌入成型，从而与专利文献1、2所记载的制造方法相比，能够降低将端子17安装到树脂壳体15 上的操作成本。另外，与专利文献1、2记载的制造方法相比，无需安装端子压紧框，也无需用粘接剂对该压紧框进行粘接固定。而且，树脂壳体15 的材料并不仅限于具有弹性的材料，也可以使用弹性较小但电绝缘特性等优异的PPS树脂等。
综上所述，通过使用图5A、图5B、图5C中所用的模具，对多个端子17 分别进行嵌入成型，从而能够综合地降低成本。
图5A、图5B、图5C所示的上部模具21的突起21a是用于将相同形状的多个端子17分别保持在规定位置上而设置的。通过设置该突起21a，能够防止端子17的位置因向模具内注入树脂时的喷射压力而发生偏移，能够可靠地将端子17固定在规定位置上。
突起21a设置在与被上部模具21所保持的端子17的脚部17a的根部附近相应的位置上，能够可靠地将端子17固定在规定位置上，因此是优选的。另外，突起21a只要在相对于树脂流动方向支承端子17的一侧，对于一个端子17至少设置一个，就能得到上述效果，但更优选的是在端子17的根部17a 的根部附近的两侧设置共计2个。
图5A、图5B、图5C所示的模具20的上部模具21的突起21a在朝向下部模具22的方向上的长度比端子17的脚部17a的厚度要大。因此，图5A中示出了位于端子17背后的突起21a，在图5C中示出了突起21a比端子17的脚部17a要长。然而，并不仅限于使用于使本发明的半导体装置10的树脂壳体15成型的模具的上部模具上所设的突起的长度比端子17的脚部17a的厚度要大。
图6A、图6B、图6C中示出了用于对树脂壳体15进行成型的模具的变形例的局部剖视图。图6A、图6B、图6C中，对与图5A、图5B、图5C相同的构件标注同一符号，以下省略重复的说明。图6A、图6B、图6C的模具20A与图 5A、图5B、图5C的模具20的不同之处在于，在与图5A、图5B、图5C中模具 20的上部模具21上所设的突起21a相同的位置上设置的突起21b在朝向下部模具22的方向上的长度、与端子17的脚部17a的厚度相等。因此，在图6C的 A-A线剖视图所示的图6A中，示出了位于端子17前面的突起21b的长度与端子17的脚部17a的厚度相同，图6C中则示出了与端子17的脚部17a相邻的突起21b的长度与端子17的脚部17a的厚度相同。在图6A、图6B、图6C的模具 20A中，上部模具21D的突起21b的长度与端子17的脚部17a的厚度相同，即使在这种情况下，也能够获得上文用图5A、图5B、图5C所说明的模具20的全部效果。使上部模具21D的突起21b的长度与端子17的脚部17a的厚度相同程度地短，不会导致突起21b折断等破损，有时更为优选。
图7中示出了用于防止端子17的位置发生偏移的模具的变形例的局部剖视图。图7所示的模具24由上部模具25和下部模具22构成，两者紧密结合并形成空腔26。多个端子17分别被上部模型25保持。图7所示的模具24与图 5A所示的模具20对比，其不同之处在于，上部模具25上除了突起21a之外，在与端子17的脚部17a的前端部附近相应的位置上还设有突起25a。在图7所示的变形例中，上部模具25上设有突起21a和突起25a，从而不仅能够防止端子17的位置在脚部17a的根部附近发生偏移，还能防止端子17的位置在脚部17a的前端部附近发生偏移。从而，能够更可靠地将端子17固定在规定位置上。
图7的突起21a、25a在朝向下部模具22的方向上的长度比端子17的脚部 17a的厚度要大，但并不仅限于图示的例子。图7的突起21a、25a也可以与图6A、图6B、图6C的突起21b一样，在朝向下部模具22的方向上的长度与端子17的脚部17a的厚度相同。
图8中示出了用于防止端子17的位置发生偏移的模具的另一个变形例的局部剖视图。图8所示的模具27由上部模具21和下部模具28构成，两者紧密结合并形成空腔29。多个端子17分别被上部模型21保持。图8所示的模具 27与图5A所示的模具20对比，其不同之处在于，除了设有突起21a之外，还利用上部模具21和下部模具28来夹持端子17的脚部17a的前端部。在图8所示的变形例中，上部模具21上设有突起21a，且利用上部模具21和下部模具28来夹持端子17的脚部17a的前端部，从而不仅能够防止端子17的位置在脚部17a的根部附近发生偏移，还能防止端子17的位置在脚部17a的前端部附近发生偏移。从而，能够更可靠地将端子17固定在规定位置上。
图8的突起21a在朝向下部模具22的方向上的长度比端子17的脚部17a 的厚度要大，但并不仅限于图示的例子。图8的突起21a也可以与图6A、图 6B、图6C的突起21b一样，在朝向下部模具22的方向上的长度与端子17的脚部17a的厚度相同。
上述模具20、20A、24或27在对多个端子进行保持时，可以逐个地对端子17进行保持，但这种情况下，保持操作的次数与端子数量成正比地增大。因此，操作成本增高，有可能导致生产率低下。因而，对被一个模具所保持的所有端子17一次性地进行保持，能够降低操作成本，因此是优选的。为了一次性地进行保持，例如按如下来进行。
预先准备能够将多个端子17以与被模具保持时相同的规定位置、数量来进行插入、保持的夹具(受力夹具)，以及能够使被受力夹具保持的多个端子17在保持上述位置、数量不变的情况下一次性移动的夹具(移动夹具)。受力夹具按照规定位置、数量对多个端子17进行保持后，利用移动夹具将被该受力夹具所保持的多个端子17一次性地保持在模具20、20A、24 或27上。为了使受力夹具按照规定位置、数量对多个端子17进行保持，可以使用数值控制机器人，该数值控制机器人能够基于模具中端子的位置、数量的数据来对端子17进行保持。提供给该数值控制机器人的端子是例如对卷轴端子经过弯曲加工和切断加工后得到的端子。移动夹具则是例如对端子17进行空气吸附或机械把持而能暂时将其固接在该移动夹具上的夹具。
另外，使用基于一个树脂壳体上端子的位置、数量的数据来将端子插入模具内的端子插入装置，能够实现端子17的保持操作自动化，从而也能实现操作成本的降低和生产率的提高。
通过上述方法制造得到的设有端子17的树脂壳体15利用粘接剂16，与图1的半导体装置10中的半导体芯片11、绝缘电路基板12、散热用基板14的组装体相接合。另外，端子17与绝缘电路基板12的导体层12b或半导体芯片 11通过接合线18进行引线接合。而且，在树脂壳体15内填充密封树脂19。
接下来，说明设有端子17的树脂壳体15。图9A是树脂壳体15的侧壁部 15b的部分俯视图，图9B是从内面侧观察侧壁部15b时看到的局部侧视图，图9C是图9A中沿X-X线切断后的局部剖视图。图中所示的树脂壳体15中，对树脂壳体15和多个端子17进行一体成型。另外，树脂壳体15中，在端子17 的脚部17a的根部附近形成有作为凹部的突起痕迹15d。该突起痕迹15d由设置在上述模具20的上部模具21上的突起21a来形成。
用图10A、图10B、图10C来说明设有端子17的树脂壳体的变形例。图10A 是树脂壳体15G的侧壁部15b的局部俯视图，图10B是从内面侧观察侧壁部 15b时看到的局部侧视图，图10C是图10A中沿X-X线切断后的局部剖视图。图中所示的树脂壳体15G中，对树脂壳体15G和多个端子17进行一体成型。另外，树脂壳体15G中，在端子17的脚部17a的根部附近形成有作为凹部的突起痕迹15f。该突起痕迹15f由设置在上述模具20A的上部模具21D上的突起21b来形成。
用图11A、图11B来说明设有端子17的树脂壳体的变形例。图11A是树脂壳体35的侧壁部35b的局部俯视图，图11B是图11A中沿X-X线切断后的局部剖视图。图11A、图11B所示的树脂壳体35与图9A～C所示的树脂壳体15对比，其不同之处在于，除了在端子17的脚部17a的根部附近形成有突起痕迹15d 之外，还在脚部17a的前端部附近形成有突起痕迹15e。该突起痕迹15e由设置在上述模具24的上部模具25上的突起25a来形成。
用图12A、图12B来说明设有端子17的树脂壳体的另一个变形例。图12A 是树脂壳体45的侧壁部45b的剖视图，图12B是图12A中沿X-X线切断后的局部剖视图。图12A、图12B所示的树脂壳体45与图9C所示的树脂壳体15对比，其不同之处在于，除了在端子17的脚部17a的根部附近形成有突起痕迹15d 之外，脚部17a的前端部不仅有与接合线18进行接合的表面，其背面也从树脂壳体45露出。该脚部17a的前端部的表面和背面都露出是因为利用上述模具27的上部模具21和下部模具28夹持了脚部17a的前端部附近。
用图13A、图13B来说明设有端子17的树脂壳体的另一个变形例。图13A 是树脂壳体55的侧壁部55b的剖视图，图13B是图13A中沿X-X线切断后的局部剖视图。图13A、图13B所示的树脂壳体55与图9C所示的树脂壳体15对比，其不同之处在于，端子17的脚部17a的根部附近的侧壁部55b的厚度比该侧壁部55b的上侧要大。通过使脚部17a的根部附近的侧壁部55b的厚度比该侧壁部55b的上侧要大，能够增大脚部17a的根部附近的侧壁部的强度。
上述树脂壳体15、15G、35、45、55都可以由选自聚苯硫醚树脂(PPS 树脂)、聚酯对苯二甲酸丁酯树脂(PBT树脂)、聚酰胺树脂(PA树脂)、以及丙烯-丁二烯-苯二烯树脂(ABS树脂)中的一种树脂来制造，并且可以具备优异的电绝缘性。
上述实施方式是将本发明具体化的示例，本发明并不仅限于这些实施方式，在不脱离本发明宗旨的情况下可以进行各种变更。
例如，上述例子中说明了用相同形状的端子17，通过大致等间隔地设置了突起21a的模具20来进行嵌入成型的制造方法，但也可以分别准备宽度、厚度各不相同的端子，并在模具上以与这些端子向匹配的间隔设置多个用于定位的突起，利用这样的模具来进行成型。通过使用不同形状的端子作为主端子和控制端子，并在模具上设置用于将各个端子保持在规定位置上的突起，利用这样的模具来成型，能够以低成本提供具有不同形状的端子且能够对应不同端子排列的半导体装置的制造方法。
标号说明
10、10A 半导体装置
11 半导体芯片
12 绝缘电路基板
13 焊料
14 散热用基板
15、15G、35、45、55 树脂壳体
16 粘接剂
17 端子
17a 脚部
18 接合线
19 密封树脂
20、20A、24、27 模具
21、21D、25 上部模具
22、28 下部模具
23、26、29 空腔
21a、25a 突起

Claims (12)

1.一种半导体装置制造方法，将至少搭载有一个半导体元件的绝缘电路基板安装到设有多个具有一端及脚部的端子的树脂壳体上，其特征在于，
在用于对所述树脂壳体进行成型的模具上，在与所述脚部的根部附近相对应的位置上，设有用于将多个所述端子分别固定到规定位置上的突起，此外，在所述模具上还设有对所述一端进行保持的孔部，
将所述脚部夹在所述突起之间，并且将所述一端插入所述孔部中，从而使分离后的多个端子分别与规定位置相匹配地保持在该模具内，
并在该模具中注入树脂，对多个端子与树脂壳体进行一体成型，
所述模具包括上部模具和下部模具，将所述突起和所述孔部设置在上部模具或下部模具之中用于安装所述端子一侧的模具上。
2.如权利要求1所述的半导体装置制造方法，其特征在于，
还将所述突起设置在与所述端子的脚部的前端部附近相对应的位置上。
3.如权利要求1所述的半导体装置制造方法，其特征在于，
在所述模具包括上部模具和下部模具的情况下，利用该上部模具和下部模具夹持所述端子的脚部的前端部附近。
4.如权利要求1所述的半导体装置制造方法，其特征在于，
将所述突起设置在所述端子的脚部的根部附近的两侧。
5.如权利要求1至4的任一项所述的半导体装置制造方法，其特征在于，
将多个端子一次性地保持在模具上。
6.如权利要求1所述的半导体装置制造方法，其特征在于，
在所述模具上等间隔地设有多个所述突起，
所述突起设于所述上部模具和所述下部模具中成为所述树脂壳体的内面侧的模具上。
7.一种半导体装置，包括：至少搭载有一个半导体元件的绝缘电路基板，以及设有多个具有一端及脚部的端子的树脂壳体，所述一端从所述树脂壳体的侧壁部的上端露出，所述脚部从所述侧壁部的内面侧露出，所述半导体装置的特征在于，
多个分离后的所述端子和树脂壳体利用等间隔地设有多个突起的模具进行一体成型，而且，
在所述树脂壳体的内面侧，在多个所述端子的脚部附近形成有多个突起痕迹，该多个突起痕迹是将多个端子分别固定到所述模具的规定位置上后所述突起的痕迹。
8.如权利要求7所述的半导体装置，其特征在于，
将所述突起痕迹形成在所述端子的脚部的根部附近。
9.如权利要求8所述的半导体装置，其特征在于，
还将所述突起痕迹形成在端子的脚部的前端部附近。
10.如权利要求8所述的半导体装置，其特征在于，
所述端子的脚部的前端部的表面和背面都从所述树脂壳体露出。
11.如权利要求7至10任一项所述的半导体装置，其特征在于，
在所述端子的脚部的根部附近，所述树脂壳体的侧壁部的厚度比其它部分的侧壁部要厚。
12.如权利要求7至10任一项所述的半导体装置，其特征在于，
所述树脂壳体由选自聚苯硫醚树脂、聚酯对苯二甲酸丁酯树脂、聚酰胺树脂、以及丙烯-丁二烯-苯二烯树脂中的一种树脂来形成。
CN201410142784.1A 2013-04-18 2014-04-10 半导体装置制造方法及半导体装置 Active CN104167370B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013087899A JP6107362B2 (ja) 2013-04-18 2013-04-18 半導体装置の製造方法及び半導体装置
JP2013-087899 2013-04-18

Publications (2)

Publication Number Publication Date
CN104167370A CN104167370A (zh) 2014-11-26
CN104167370B true CN104167370B (zh) 2018-10-23

Family

ID=50732781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410142784.1A Active CN104167370B (zh) 2013-04-18 2014-04-10 半导体装置制造方法及半导体装置

Country Status (4)

Country Link
US (2) US9070696B2 (zh)
EP (1) EP2793256B1 (zh)
JP (1) JP6107362B2 (zh)
CN (1) CN104167370B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
KR102425694B1 (ko) * 2015-03-17 2022-07-27 주식회사 솔루엠 파워 모듈 패키지
JP6547354B2 (ja) * 2015-03-20 2019-07-24 富士電機株式会社 半導体モジュールおよび樹脂ケース
JP6645134B2 (ja) * 2015-11-16 2020-02-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6984127B2 (ja) * 2016-12-28 2021-12-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6988161B2 (ja) * 2017-05-17 2022-01-05 富士電機株式会社 パワー半導体モジュールおよびパワー半導体装置
CN111148338A (zh) * 2018-11-01 2020-05-12 邱昱维 在布局有电路的陶瓷基板上成形环绕壁的方法及该基板
JP7318238B2 (ja) * 2019-03-11 2023-08-01 富士電機株式会社 半導体装置
CN111916361A (zh) * 2019-05-10 2020-11-10 中芯长电半导体（江阴）有限公司 一种塑封模具及塑封方法
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7353255B2 (ja) * 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657203A (en) * 1991-05-31 1997-08-12 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
CN1417902A (zh) * 2001-11-08 2003-05-14 莫列斯公司 电连接器的制造方法及其制品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466329B2 (ja) 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
JP4141789B2 (ja) * 2002-10-11 2008-08-27 三菱電機株式会社 電力用半導体装置
DE102004054597B4 (de) * 2004-11-11 2019-07-25 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP4858336B2 (ja) 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657203A (en) * 1991-05-31 1997-08-12 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
CN1417902A (zh) * 2001-11-08 2003-05-14 莫列斯公司 电连接器的制造方法及其制品

Also Published As

Publication number Publication date
US9070696B2 (en) 2015-06-30
JP6107362B2 (ja) 2017-04-05
US20140312464A1 (en) 2014-10-23
EP2793256B1 (en) 2021-01-13
EP2793256A3 (en) 2016-04-06
JP2014212218A (ja) 2014-11-13
EP2793256A2 (en) 2014-10-22
CN104167370A (zh) 2014-11-26
US9466509B2 (en) 2016-10-11
US20150249023A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
CN104167370B (zh) 半导体装置制造方法及半导体装置
JP5252819B2 (ja) 半導体装置およびその製造方法
US7944042B2 (en) Semiconductor device and method of manufacturing same
JP4242401B2 (ja) 半導体装置
US9437527B2 (en) Method for manufacturing electrical connections in a semiconductor device and the semiconductor device
CN110999560B (zh) 树脂密封型车载电子控制装置
JP5098772B2 (ja) 電装品ユニット
CN107818955B (zh) 半导体模块及半导体模块的制造方法
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
US9673117B2 (en) Semiconductor module
US20160365306A1 (en) Package module and method of fabricating the same
TW201607169A (zh) 電連接器
JP2010098097A (ja) モールドパッケージの製造方法
CN101345226B (zh) Ic器件和制造该ic器件的方法
KR20120056624A (ko) 반도체 패키지
JP5245880B2 (ja) 電力用半導体モジュールとその製造方法
JP2009094189A (ja) コネクタ付き半導体パッケージ
CN108257940B (zh) 半导体装置及其制造方法
JP4795073B2 (ja) 回路基板同士の接続構造及び接続方法
JP2000349219A (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
CN204421824U (zh) 曲轴位置传感器
JP2005328009A (ja) チップパッケージ、該チップパッケージの製造方法およびチップ実装基板
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
CN104466613A (zh) 导电油墨弹性模塑连接器
JP3556833B2 (ja) 半導体パッケージケース

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant