CN104111681A - 低压差分信号驱动器 - Google Patents

Abstract

本发明公开了一种低压差分信号驱动器，包括驱动器主体和两个压降转换器；两个压降转换器分别包括运算放大器和PMOS或NMOS驱动管，各运算放大器的负向输入端分别连接不同的基准电压，各运算放大器的正向输入端和对应的驱动管的漏极连接并连接到驱动器主体的电源连接端或接地端，各运算放大器的输出端连接对应的驱动管的栅极。本发明能使得驱动器主体的电源连接端和接地端电压跟踪压降转换器的基准电压并保持稳定，能通过负反馈机制调节压降转换器的驱动管电流大小并抑制驱动器主体的电流变化；能在高速数据传输下保持驱动器整体电流基本恒定，能有效减少电源分配网络上产生的电压反弹和振荡，能提高稳定性和抗噪声能力。

Description

低压差分信号驱动器

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种低压差分信号驱动器。

背景技术

低压差分信号(Low-Voltage Differential Signaling，LVDS)具有终接方法简单、功耗和噪声低等优点，已经在通信网络中得到普及，广泛用于办公室成像、工业视觉、测试与测量、医疗和汽车等领域。

在通信网络系统中需要采用低压差分信号驱动器来实现将芯片内的工作电平转换为低压差分信号，如图1所示，是现有低压差分信号驱动器的电路图，现有低压差分信号驱动器包括由沟道的宽长比相同的NMOS管M1、M2、M3和M4组成的驱动器主体部分以及电流源I，NMOS管M3和M4的漏极连接并和电流源I相连，图1中电流源I的大小为3.5mA，NMOS管M1和M2的源极相连并接地，NMOS管M3的源极和NMOS管M1的漏极相连并作为第二低压差分信号的输出端out2，NMOS管M4的源极和NMOS管M2的漏极相连并作为第一低压差分信号的输出端out1，输出端out1和输出端out2连接到终端电阻R的两端并输出低压差分信号，图1中终端电阻R的大小为100欧姆。NMOS管M1和M4的栅极连接信号V1、NMOS管M2和M3的栅极连接信号V2，信号V1和V2为一对由同一输入信号生成的互为反相的信号。现有低压差分信号驱动器的工作原理就像一个带开关的电流产生器，正向导通时，NMOS管M1和M4打开，NMOS管M2和M3关闭，电流顺时针方向流动；反向导通时，NMOS管M1和M4关闭，NMOS管M2和M3打开，电流逆时针方向传输。即NMOS管M1、M4和M2、M3在信号V1，V2的控制下轮流导通和截止，流经终端电阻R的电流方向也相应的发生改变，从而在输出端out1和out2之间构成±3.5mA的回路电流，在终端电阻上产生±350mV的电压信号，该电压信号即为低压差分信号。即通过现有低压差分信号驱动器能够将电压值为1.8V、2.5V、3.3V等具有较高值的输入信号如CMOS信号转换到即为±350mV的LVDS信号。

但是现有低压差分信号驱动器的稳定性问题日益凸显。就是当电流传输方向发生改变时，驱动器主体部分中会出现大的电流波动，即在驱动器主体部分中电流方向发生变化期间，会产生较大的峰值电流流过驱动管主体部分和外部电源管脚和地管脚，导致芯片内部产生大的电压毛刺，影响数据的正确传输；所以较大的电流波动会破坏信号传输的稳定性，使得数据传输会产生较大的误差，且严重时会造成数据的错误传输；数据传输的误差会随着数据传输速率的提高而不断增大，数据传输问题会随着传输速率的提高而愈发严重。

发明内容

本发明所要解决的技术问题是提供一种低压差分信号驱动器，能在高速数据传输下保持驱动器整体电流基本恒定，有效减少电源分配网络上产生的噪声，从而能提高稳定性和抗噪声能力。

为解决上述技术问题，本发明提供的低压差分信号驱动器包括：驱动器主体、第一压降转换器和第二压降转换器。

所述驱动器主体用于将输入信号转换成低压差分信号输出。

所述第一压降转换器连接于所述驱动器主体的电源连接端和工作电源之间。

所述第二压降转换器连接于所述驱动器主体的接地端和地电位之间。

所述第一压降转换器包括第一运算放大器和PMOS驱动管，所述第一运算放大器的负向输入端连接第一基准电压，所述第一运算放大器的正向输入端和所述PMOS驱动管的漏极都连接所述驱动器主体的电源连接端，所述第一运算放大器的输出端连接所述PMOS驱动管的栅极，所述PMOS驱动管的源极连接所述工作电源。

所述第二压降转换器包括第二运算放大器和NMOS驱动管，所述第二运算放大器的负向输入端连接第二基准电压，所述第二运算放大器的正向输入端和所述NMOS驱动管的漏极都连接所述驱动器主体的接地端，所述第二运算放大器的输出端连接所述NMOS驱动管的栅极，所述NMOS驱动管的源极接地。

所述第一基准电压大于所述第二基准电压，所述低压差分信号驱动器工作时，所述驱动器主体的电源连接端的电位跟踪所述第一基准电压，所述驱动器主体的接地端的电位跟踪所述第二基准电压。

进一步的改进是，所述驱动器主体包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述第一NMOS管和所述第二NMOS管的漏极相连接并作为所述驱动器主体的电源连接端；所述第三NMOS管和所述第四NMOS管的源极相连接并作为所述驱动器主体的接地端；所述第一NMOS管的源极和所述第三NMOS管的漏极相连接并作为所述驱动器主体的第一低压差分信号的输出端；所述第二NMOS管的源极和所述第四NMOS管的漏极相连接并作为所述驱动器主体的第二低压差分信号的输出端；所述第一低压差分信号和所述第二低压差分信号形成所述低压差分信号；所述输入信号由一对互为反相的第一输入信号和第二输入信号组成，所述第一NMOS管和所述第四NMOS管的栅极连接所述第一输入信号、所述第二NMOS管和所述第三NMOS管的栅极连接所述第二输入信号。

进一步的改进是，通过将所述第一低压差分信号和所述第二低压差分信号分别连接到终端电阻的两端形成所述低压差分信号。

进一步的改进是，所述第一压降转换器还包括第一电容，所述第一电容连接于所述第一运算放大器的负向输入端和所述驱动器主体的电源连接端之间；所述第二压降转换器还包括第二电容，所述第二电容连接于所述第二运算放大器的负向输入端和所述驱动器主体的接地端之间。

进一步的改进是，所述第一电容由第三电容和第四电容串联而成，所述第三电容连接于所述第一运算放大器的负向输入端和地之间、所述第四电容连接于所述驱动器主体的电源连接端和地之间；所述第二电容由第五电容和第六电容串联而成，所述第五电容连接于所述第二运算放大器的负向输入端和地之间、所述第六电容连接于所述驱动器主体的接地端和地之间。

进一步的改进是，所述第一电容和所述第二电容都为MOS电容。

进一步的改进是，所述第三电容、所述第四电容、所述第五电容和所述第六电容都为MOS电容。

本发明通过在驱动器主体的电源连接端和接地端分别连接一个压降转换器，使得驱动器主体的电源连接端和接地端的电压能够跟踪连接于压降转换器的基准电压，从在驱动器主体的电流方向发生转换时，能使电源连接端和接地端的电压保持稳定，并能通过负反馈机制调节压降转换器的驱动管电流大小，从而能抑制驱动器主体的电流变化；本发明还能利用设置在压降转换器中电容的充放电的功能使得在驱动器主体的电流方向发生转换时使驱动器主体的电流更加稳定，能在高速数据传输下保持驱动器整体电流基本恒定，能有效减少电源分配网络上产生的电压反弹和振荡等噪声，从而能提高稳定性和抗噪声能力。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有低压差分信号驱动器的电路图；

图2是本发明实施例低压差分信号驱动器的电路图；

图3是本发明实施例中所用的运算放大器的电路图；

图4是本发明实施例中的基准电压源。

具体实施方式

如图2所示，是本发明实施例低压差分信号驱动器的电路图；本发明实施例低压差分信号驱动器包括：驱动器主体1、第一压降转换器2和第二压降转换器3。

所述驱动器主体1用于将输入信号INPUT转换成低压差分信号输出。所述第一压降转换器2连接于所述驱动器主体1的电源连接端和工作电源LVDSVCC之间。所述第二压降转换器3连接于所述驱动器主体1的接地端和地LVDSGND电位之间。

所述驱动器主体1包括第一NMOS管N5、第二NMOS管N6、第三NMOS管N7和第四NMOS管N8；所述第一NMOS管N5和所述第二NMOS管N6的漏极相连接并作为所述驱动器主体1的电源连接端；所述第三NMOS管N7和所述第四NMOS管N8的源极相连接并作为所述驱动器主体1的接地端；所述第一NMOS管N5的源极和所述第三NMOS管N7的漏极相连接并作为所述驱动器主体1的第一低压差分信号的输出端DN；所述第二NMOS管N6的源极和所述第四NMOS管N8的漏极相连接并作为所述驱动器主体1的第二低压差分信号的输出端DP。通过将所述第一低压差分信号和所述第二低压差分信号分别连接到终端电阻的两端形成所述低压差分信号。所述输入信号INPUT由一对互为反相的第一输入信号V1和第二输入信号V2组成，所述第一NMOS管N5和所述第四NMOS管N8的栅极连接所述第一输入信号V1、所述第二NMOS管N6和所述第三NMOS管N7的栅极连接所述第二输入信号V2。

所述第一压降转换器2包括第一运算放大器OPA1和PMOS驱动管P5，所述第一运算放大器OPA1的负向输入端INN连接第一基准电压Vref1，所述第一运算放大器OPA1的正向输入端INP和所述PMOS驱动管P5的漏极都连接所述驱动器主体1的电源连接端，所述第一运算放大器OPA1的输出端VOUT连接所述PMOS驱动管P5的栅极，所述PMOS驱动管P5的源极连接所述工作电源LVDSVCC。

所述第二压降转换器3包括第二运算放大器OPA2和NMOS驱动管N12，所述第二运算放大器OPA2的负向输入端INN连接第二基准电压Vref2，所述第二运算放大器OPA2的正向输入端INP和所述NMOS驱动管N12的漏极都连接所述驱动器主体1的接地端，所述第二运算放大器OPA2的输出端VOUT连接所述NMOS驱动管N12的栅极，所述NMOS驱动管N12的源极接地LVDSGND。

所述第一基准电压Vref1大于所述第二基准电压Vref2，所述低压差分信号驱动器工作时，所述驱动器主体1的电源连接端的电位跟踪所述第一基准电压Vref1，所述驱动器主体1的接地端的电位跟踪所述第二基准电压Vref2。

所述第一压降转换器2还包括第一电容，所述第一电容为MOS电容，所述第一电容连接于所述第一运算放大器OPA1的负向输入端INN和所述驱动器主体1的电源连接端之间。较佳为，所述第一电容由第三电容N18和第四电容N19串联而成，所述第三电容N18和所述第四电容N19都为MOS电容，所述第三电容N18连接于所述第一运算放大器OPA1的负向输入端INN和地LVDSGND之间、所述第四电容N19连接于所述驱动器主体1的电源连接端和地LVDSGND之间。

所述第二压降转换器3还包括第二电容，所述第二电容为MOS电容，所述第二电容连接于所述第二运算放大器OPA2的负向输入端INN和所述驱动器主体1的接地端之间。较佳为，所述第二电容由第五电容P12和第六电容P13串联而成，所述第五电容P12和所述第六电容P13都为MOS电容，所述第五电容P12连接于所述第二运算放大器OPA2的负向输入端INN和地LVDSGND之间、所述第六电容P13连接于所述驱动器主体1的接地端和地LVDSGND之间。

所述输入信号INPUT通过两级反相电路4形成所述第一输入信号V1，通过三级反相电路5形成所述第二输入信号V2。所述两级反相电路4通过PMOS管P0和NMOS管N0组成第一级反相器、PMOS管P1和NMOS管N1组成第二级反相器连接形成；PMOS管P2和NMOS管N2用于使两级反相电路4在正常工作和关闭状态下切换，状态切换由切换控制信号PWD控制。所述三级反相电路5通过PMOS管P10和NMOS管N16组成第一级反相器、PMOS管P4和NMOS管N4组成第二级反相器、PMOS管P11和NMOS管N17组成第三级反相器连接形成；PMOS管P3和NMOS管N3用于使三级反相电路5在正常工作和关闭状态下切换，状态切换由切换控制信号PWD控制。

如图3所述是本发明实施例中所用的运算放大器的电路图；本发明实施例中的所述第一运算放大器OPA1和所述第二运算放大器OPA2都采用如图3所示的结构，为一单级差分运放结构，电源端AVDD用于和工作电源LVDSVCC相连，接地端AVSS用于和接地LVDSGND；切换控制信号PWD连接到差分对NMOS管源极和接地端AVSS之间的NMOS管的栅极上，用于对整个运放放大器进行工作和关闭状态之间的切换。采用单级差分运放结构，不仅能抑制输入共模噪声，而且工作速度快、系统稳定，不会影响驱动器的整体性能。

如图4是本发明实施例中的基准电压源，基准电压源的工作电压为电源VDD，基准电压源中同时产生第一基准电压Vref1和第二基准电压Vref2。控制信号PWDN为1时输出第一基准电压Vref1和第二基准电压Vref2，控制信号PWDN为0时整个基准电压源关闭。其中，PMOS管MN1和NMOS管MN2连接形成一反相器，在PMOS管MN1和NMOS管MN2的漏极输出控制信号PWN，该控制信号PWN为控制信号PWDN的反相信号，控制信号PWN连接到NMOS管MN3的栅极实现对NMOS管MN3的控制。

本发明实施例中，当所述输入信号INPUT发生改变如由0变为1或由1变为0时，所述第一输入信号V1和所述第二输入信号V2也会相应的改变，这样也会使得驱动器主体1的电流方向发生改变，电流方向包括由第一NMOS管N5的源极DN到外部的终端电阻再第四NMOS管N8的漏极DP组成的第一种电流方向，和由第二NMOS管N6的源极DP到外部的终端电阻再第三NMOS管N7的漏极DN组成的第二种电流方向；驱动器主体1的电流方向改变时，驱动区主体1的电流会变化并会产生较大的峰值电流；此时所述驱动器主体1的电源连接端的电压会增加、接地端的电压会降低，所述驱动器主体1的电源连接端的电压的增加会使得所述第一压降转换器2的输出端VOUT电压增加，从而能使PMOS驱动管P5的电流下降，并使整个驱动区主体1的电流下降以及使所述驱动器主体1的电源连接端的电压变化为所述第一基准电压Vref1即能够实现所述驱动器主体1的电源连接端的电压跟踪所述第一基准电压Vref1。所以本发明实施例的所述第一压降转换器2能够实现在驱动器主体1的电流方向发生改变时产生一负反馈调节作用，抑制所述驱动器主体1的电流变化并使所述驱动器主体1的电源连接端的电压跟踪所述第一基准电压Vref1，从而也能使所述驱动器主体1的电源连接端的电压稳定。本发明实施例通过所述第二压降转换器2的设置，能够在所述驱动器主体1的接地端实现在所述驱动器主体1的电流方向发生改变时对所述驱动器主体1的电流进行负反馈调节，抑制所述驱动器主体1的电流变化并使所述驱动器主体1的接地端的电压跟踪所述第二基准电压Vref2，从而也能使所述驱动器主体1的接地端的电压稳定。

另外，本发明实施例通过所述第一电容即第三电容N18和第四电容N19，和所述第二电容即第五电容P12和第六电容P13的设置，能够进一步实现整个低压差分信号驱动器的电流稳定，原理为：

以所述第一电容为例，当所述驱动器主体1的内部电流增大使所述驱动器主体1的电源连接端的电压大于第一基准电压Vref1时，电流会向所述第三电容N18和所述第四电容N19充电，抑制大电流对工作电源LVDSVCC的影响；当所述驱动器主体1的内部电流减小导致所述驱动器主体1的电源连接端的电压下降时，所述第三电容N18和所述第四电容N19会向所述驱动器主体1的电流回路中释放电荷，保持所述驱动器主体1的电流恒定。因此，所述驱动器主体1的电流的变化被所述第一电容电容的电荷补偿，所述驱动器主体1的电流基本不变，能够减小所述驱动器主体1的切换电流噪声和电源反弹噪声。所以本发明实施例能在高速数据传输下保持驱动器整体电流基本恒定，能有效减少电源分配网络上产生的电压反弹和振荡等噪声，从而能提高稳定性和抗噪声能力。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种低压差分信号驱动器，其特征在于，包括：驱动器主体、第一压降转换器和第二压降转换器；

所述驱动器主体用于将输入信号转换成低压差分信号输出；

所述第一压降转换器连接于所述驱动器主体的电源连接端和工作电源之间；

所述第二压降转换器连接于所述驱动器主体的接地端和地电位之间；

所述第一压降转换器包括第一运算放大器和PMOS驱动管，所述第一运算放大器的负向输入端连接第一基准电压，所述第一运算放大器的正向输入端和所述PMOS驱动管的漏极都连接所述驱动器主体的电源连接端，所述第一运算放大器的输出端连接所述PMOS驱动管的栅极，所述PMOS驱动管的源极连接所述工作电源；

所述第二压降转换器包括第二运算放大器和NMOS驱动管，所述第二运算放大器的负向输入端连接第二基准电压，所述第二运算放大器的正向输入端和所述NMOS驱动管的漏极都连接所述驱动器主体的接地端，所述第二运算放大器的输出端连接所述NMOS驱动管的栅极，所述NMOS驱动管的源极接地；

所述第一基准电压大于所述第二基准电压，所述低压差分信号驱动器工作时，所述驱动器主体的电源连接端的电位跟踪所述第一基准电压，所述驱动器主体的接地端的电位跟踪所述第二基准电压。

2.如权利要求1所述的低压差分信号驱动器，其特征在于：所述驱动器主体包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一NMOS管和所述第二NMOS管的漏极相连接并作为所述驱动器主体的电源连接端；

所述第三NMOS管和所述第四NMOS管的源极相连接并作为所述驱动器主体的接地端；

所述第一NMOS管的源极和所述第三NMOS管的漏极相连接并作为所述驱动器主体的第一低压差分信号的输出端；

所述第二NMOS管的源极和所述第四NMOS管的漏极相连接并作为所述驱动器主体的第二低压差分信号的输出端；所述第一低压差分信号和所述第二低压差分信号形成所述低压差分信号；

所述输入信号由一对互为反相的第一输入信号和第二输入信号组成，所述第一NMOS管和所述第四NMOS管的栅极连接所述第一输入信号、所述第二NMOS管和所述第三NMOS管的栅极连接所述第二输入信号。

3.如权利要求2所述的低压差分信号驱动器，其特征在于：通过将所述第一低压差分信号和所述第二低压差分信号分别连接到终端电阻的两端形成所述低压差分信号。

4.如权利要求1或2所述的低压差分信号驱动器，其特征在于：所述第一压降转换器还包括第一电容，所述第一电容连接于所述第一运算放大器的负向输入端和所述驱动器主体的电源连接端之间；

所述第二压降转换器还包括第二电容，所述第二电容连接于所述第二运算放大器的负向输入端和所述驱动器主体的接地端之间。

5.如权利要求4所述的低压差分信号驱动器，其特征在于：所述第一电容由第三电容和第四电容串联而成，所述第三电容连接于所述第一运算放大器的负向输入端和地之间、所述第四电容连接于所述驱动器主体的电源连接端和地之间；

所述第二电容由第五电容和第六电容串联而成，所述第五电容连接于所述第二运算放大器的负向输入端和地之间、所述第六电容连接于所述驱动器主体的接地端和地之间。

6.如权利要求4所述的低压差分信号驱动器，其特征在于：所述第一电容和所述第二电容都为MOS电容。

7.如权利要求6所述的低压差分信号驱动器，其特征在于：所述第三电容、所述第四电容、所述第五电容和所述第六电容都为MOS电容。