CN104038226B - 多通道时间交织模数转换器 - Google Patents

Abstract

本发明提供了一种多通道时间交织模数转换器，其包括：时钟产生电路产生模数转换器的工作时钟；通道ADC组包括M个ADC通道，被配置为时间交织架构，在时钟产生电路控制下，按照时分复用的方式轮换工作，将一路高速模拟输入信号转换为M路低速数字输出信号，M为不小于2的整数；通道失配检测电路对M个ADC通道输出信号的时序失配误差进行实时检测，获取每个ADC通道相对于参考ADC通道的时序失配参数；信号补偿与重建电路根据通道失配检测电路检测到的时序失配误差，对通道ADC组输出的数字输出信号进行补偿与重建；信号组合电路将信号补偿与重建电路生成的各通道补偿后的M路低速输出信号组合，获取最终一路高速数字输出信号。

Description

多通道时间交织模数转换器

技术领域

本发明涉及电子领域，具体涉及到一种多通道时间交织模数转换器。

背景技术

多通道时间交织模数转换器(Multi-channel Time-interleaved Analog-to-Digital Converter)是一种将多个模数转换器(Analog-to-Digital Converter，ADC)并联起来，并且利用交错时钟使其按时分复用方式轮换工作的高速ADC架构，可以将维持在低频率工作的每个ADC输出的低速信号组合为高速信号。理想情况下，各通道ADC电路参数完全一致时，Time-interleaved ADC的采样率与交织并行ADC通道的数量成正比提高。实际上，不同通道之间的ADC很难做到采样时间的完全匹配，从而产生时序失配误差(timing skewerror)。如果不加以校正，将严重影响Time-interleaved ADC的动态性能。因此，需要对各通道ADC的时序失配误差进行检测，检测之后，利用前台校正技术或者后台校正技术进行校正，对时序失配误差进行补偿。

发明内容

本发明的目的是提供一种多通道时间交织模数转换器，可以将将多个低速ADC等效为一个高速ADC。

为实现上述目的，本发明提供了一种模数转换器，该种模数转换器包括：

时钟产生电路，用于产生所述模数转换器的工作时钟；

通道ADC组，其包括M个ADC通道，被配置为时间交织架构，在所述时钟产生电路控制下，按照时分复用方式，将一路高速模拟输入信号转换为M路低速数字输出信号，M为不小于2的整数；

通道失配检测电路，用于对所述M个ADC通道输出信号的时序失配误差进行实时检测，获取每个ADC通道相对于参考ADC通道的时序失配参数；

信号补偿与重建电路，用于根据所述通道失配检测电路检测到的时序失配参数，对所述通道ADC组输出的数字输出信号进行补偿与重建；

信号组合电路，用于将所述信号补偿与重建电路生成的各通道补偿后的M路低速输出信号进行组合，获取最终的一路高速数字输出信号。

依照本发明实施例所述的模数转换器，其中，所述通道失配检测电路进一步包括；

陷波滤波器，用于对M个ADC通道的输出信号进行陷波滤波；

失配误差鉴别器，根据所述陷波滤波器的输出结果进行失配误差鉴别；

阿尔法滤波器，用于对所述失配误差鉴别器生成的时序失配参数进行平滑滤波；

失配误差自适应迭代电路，对所述平滑滤波后的适配误差数值进行优化，获取时序失配误差稳态值；

依照本发明实施例所述的模数转换器，其中，所述陷波滤波器包括：

第一移位寄存器，用于将输入信号右移6位；

第一延时电路，用于将所述输入信号延时一个时钟；

第二移位寄存器，用于将所述第一延时电路的输出信号右移6位；

第一减法器，用于将所述输入信号与所述第一移位寄存器的输出相减；

第二减法器，用于将所述第一延时电路的输出与第二移位寄存器的输出相减；

第一加法器，用于将所述第一减法器和第二减法器的输出相减；

第二延时电路，用于将所述第一加法器的输出信号延时一拍；

第三移位寄存器，用于将所述第二延时电路的输出信号右移6位；

第三减法器，用于将所述第二延时电路的输出与所述第三移位寄存器的输出相减；

第三延时电路，用于将所述第三减法器的输出延时一拍，作为所述陷波滤波器的最终输出信号。

依照本发明实施例所述的模数转换器，其中，所述失配误差鉴别器包括：

第四减法器，用于将陷波滤波器输出的信号减去

第一乘法器，将所述第四减法器的输出与陷波滤波器输出的信号相乘。

依照本发明实施例所述的模数转换器，其中，所述阿尔法滤波器包括：

第五减法器，用于将所述失配误差鉴别器的输出信号减去δ′_i(n-1)；

第二乘法器，用于用α因子乘以所述第五减法器的输出结果；

第二加法器，用于将所述乘法器的输出与δ′_i(n-1)相加；

第四延时电路，用于将第二加法器的输出延时一拍。

依照本发明实施例所述的模数转换器，其中，所述自适应迭代电路包括：

第一运算电路，用于所述阿尔法滤波器输出的每个通道的失配误差数值δ′_i求最大值；

第二运算电路，用于将所述第一运算电路的输出结果取倒数；

第五延时电路，用于将所述第二运算电路的输出结果延时一拍；

第三乘法器，用于将所述第五延时电路的输出与所述阿尔法滤波器的输出信号δ′_i(n)相乘；

第六延时电路，用于将所述第三乘法器的输出结果延时一拍；

第四乘法器，用于将所述第六延时电路的输出结果乘以常数μ；

第三加法器，用于将所述第四乘法器的输出与上一个时刻所述自适应迭代电路的输出相加；

第七延时电路，用于将所述第三加法器的输出结果延时一拍，作为最终的时序失配误差稳态值δ_i(n)。

依照本发明实施例所述的模数转换器，其中，所述模数转换器还包括能量探测器，其将所述参考通道的输出数值进行绝对值运算，之后通过所述阿尔法滤波器进行滤波之后减去设定阈值，将减去设定阈值后的运算结果的符号作为最终的输出输送给所述失配误差鉴别器，当输出高电平时，所述失配误差鉴别器正常工作，当输出低电平时，阻断当前参数，采用之前的鉴别值。

依照本发明实施例所述的模数转换器，其中，所述模数转换器还包括时序控制电路，以控制所述模数转换器的工作流程。

本发明实施例提供了一种模数转换器，对于输入信号的频谱，没有特殊的要求，每个通道ADC的采样频率无需各个地满足奈奎斯特准则，而是time-interleaved ADC中的组合输出的等效采样频率满足奈奎斯特准则的情况下，能够准确计算通道的时序失配误差，并且根据测得是时序失配误差，对每个通道ADC产生的信号进行纠正和补偿，输出正确的信号。

附图说明

图1为本发明实施例提供的一种M通道时间交织模数转换器的原理框图；

图2为本发明实施例中每个通道ADC生成的时钟时序图及组合后的输出时钟时序图；

图3是本发明实施例中通道失配参数检测电路的结构图；

图4是本发明实施例中通道失配参数检测电路中陷波滤波器的原理图；

图5是本发明实施例中通道失配参数检测电路中0～(M-2)通道失配误差鉴别器的原理图；

图6是本发明实施例中通道失配参数检测电路中第(M-1)通道ADC的失配误差鉴别器的原理图；

图7是本发明实施例中通道失配参数检测电路中阿尔法滤波器的实施方式原理图；

图8是本发明实施例中通道失配参数检测电路中失配误差自适应迭代电路的原理图；

图9是本发明实施例中能量探测器的原理图；

图10是本发明实施例中的时序控制逻辑电路的原理示意图；

图11是本发明实施例提供的模数转换器的另一种实施例的结构框图；

图12是本发明实施例提供的模数转换器的性能指标对比图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

如图1所示，本发明实施例提供了一种模数转换器，该模数转换器是一种多通道时间交织的模数转换器，由图1可见，所述模数转换器包括M通道ADC组、时钟产生电路、通道失配参数检测电路、信号补充与重建电路以及信号组合电路。

其中，时钟产生电路，用于产生所述模数转换器的工作时钟。所述M通道ADC组包括M个通道的ADC，M为不小于2的自然数。这些ADC被配置成时间交织的架构，在时钟产生电路的控制下，利用交错时钟使其按照时分复用方式轮换工作，将模拟输入信号转换成数字输出信号，其中，M个ADC通道中的相邻子通道ADC的采样时钟具有2π/M的相位差。

通道失配检测电路，用于对所述M个ADC通道输出信号的时序失配误差进行实时检测，获取每个ADC通道相对于参考ADC通道的时序失配参数。

信号补偿与重建电路，用于根据所述通道失配检测电路的检测结果，对M个通道的输出信号进行补偿与重建，补偿重建后的输出信号，被送到信号组合电路；用于将所述信号补偿与重建电路生成的各通道补偿后的M路低速输出信号进行组合，获取最终的一路高速数字输出信号。

在信号组合电路中组合成最终的设计采样频率的一路高速数字输出信号，作为模数转换器的最终输出信号。信号补偿与重建电路可以通过数字方式进行实现，也可以采用模拟电路的方式进行实现。

在本发明实施例中，如图2所示，假定，时钟产生电路产生频率为f_S/M、相位差为2π/M的M个时钟 它们分别作为M通道ADC组中的ADC₀、ADC₁、…、ADC_M-1的采样时钟。这样，M个通道ADC的采样时间交错开来，按时分复用、轮换工作的方式将模拟输入信号转换成等效采样频率为f_S的数字输出信号。

图2中，为了方便描述，将子通道ADC的采样时钟描述为脉冲形式，实际上，这些子通道的ADC的采样时钟是频率为f_S/M的方波。在理想情况下，当M个通道ADC的电路参数完全一样时，time-interleaved ADC的采样率将提高M倍，即由f_S/M提高到f_S。但是，由于工艺偏差，M个通道之间的ADC很难做到采样时间的完全匹配，也就是说相邻ADC彼此相位差恒定保持为2π/M，从而产生时序失配误差(timing skew error)。另外，时序失配误差还可能会随着温度漂移、电源电压以及其他环境条件的变化而改变，如果不对时序失配误差加以校正，将严重影响了time-interleaved ADC的动态性能。

在一种实施例中，首先假设ADC0为参考通道，它的采样时钟具有精准的零相位。那么，通道ADC_i(i＝1,2,…,M-1)的采样时钟偏离理想相位2iπ/M的实际数值ΔT_i，就是时序失配误差。为了方便，采用“归一化时序失配误差”来度量，定义为

其中，为time-interleaved ADC的等效采样时钟周期。n为时间，它的引入，表示时序失配误差具有时变特征。

结合图1所示的模数转换器的结构框图，本发明实施例中的通道失配参数检测电路的作用就是检测各通道ADC之间的时序失配误差δ_i(n)(i＝1,2,…,M-1)。信号补偿与重建电路则根据通道失配参数检测电路检测出的误差参数值，对通道ADC组输出的信号进行补偿与重建处理，其输出的信号送到信号组合电路，组合成等效采样频率为f_S的高速信号，作为整个系统的输出。

可选的，为了确保在输入信号突然中断的情况下通道失配参数检测电路仍然能正常工作，还可以设置一个能量探测器(Energy Detector)；同样，可选的，为了控制整个系统的工作流程，可以设置时序控制电路(Control Logic)。所述能量探测器和时序控制电路实都可以看作通道失配参数检测电路的辅助单元。

进一步的，如图3所示，其为本发明实施例中通道失配参数检测电路的原理框图，该电路用于检测子通道ADC_i(i＝1,2,…,M-1)的时序失配误差或者称为通道失配误差(channel Mismatch)，其中，子通道ADC0为参考通道。通道失配参数检测电路包括陷波滤波器(notch filter)、失配误差鉴别器、阿尔法(alpha)滤波器和失配误差自适应迭代电路。通道失配参数检测电路的输入数据来自信号补偿与重建电路，并且输出反馈给信号补偿与重建电路，形成一个闭环回路。

对于M通道time-interleaved ADC，为了检测子通道ADC_i(i＝1,2,…,M-1)的时序失配误差，ADC_i-1、ADC_i、ADC_i+1的输出信号x_i-1(n)、x_i(n)、x_i+1(n)首先送到陷波滤波器，其中x_M(n)＝x₀(n+1)。陷波滤波器的功能，是滤掉频率为的输入信号，其中k＝1,2,…,M-1，f_S为M通道time-interleaved ADC的等效采样频率。理论上可以证明，对于M通道time-interleaved ADC，输入信号的频率成分将会对通道失配误差的检测产生误导作用，必须加以遏制。

本发明实施例中，陷波滤波器的传递函数为：

，其中，Z^-1表示延时一拍(时钟周期)，上式可进一步用差分方程表示如下

第i通道陷波滤波器的具体VLSI电路实现，则如图4所示。可以看出，本发明的陷波滤波器的实现，包括对输入信号进行右移操作的移位寄存器，对信号进行延时一个时钟的延时电路以及若干个加法器，该实施例，只需加法与移位，无需乘法器，硬件代价低。

其中，陷波滤波器的输出和直接送给失配误差鉴别器，执行通道失配误差的具体检测工作。

在M通道time-interleaved ADC中，第i(i＝1,2,…,M-2)通道的归一化时序失配误差的瞬态估计值可以采用如下的公式来度量

其具体的实现电路可以参考图5，主要由加法器、乘法器、数据选择器以及延时电路组成。

而第M-1通道的归一化时序失配误差的瞬态估计值的计算公式则表示为

其具体电路实现，如图6所示，主要由加法器、乘法器、数据选择器以及延时电路组成。

图5和图6中，energy_detected信号为能量探测器(Energy Detector)输出的控制信号。能量探测器的作用是确保在输入信号突然中断的情况下通道失配参数检测装置仍然能正常工作，它的具体实现电路将会在以后论述。

失配误差鉴别器所获得的第i(i＝1,2,…,M-1)通道的归一化时序失配误差的瞬态估计值经过能量探测器的控制后标记为再送到alpha滤波器进行平滑滤波，成为δ′_i(n)。本发明的alpha滤波器，可用数学公式描述为

其中，参数值α根据需要取合适的数值。具体的电路实现，则如图7所示，包括加法器、乘法器以及一个延时电路。。

经过alpha滤波器平滑处理后的失配误差数值δ′_i(n)，送给自适应迭代电路进行更新优化，变成稳态值δ_i(n)。本发明的自适应迭代电路，采用归一化LMS算法，可用数学公式描述如下

可用图8所示的电路进行实现。其中，参数值μ根据需要取合适的数值。max{δ′_i}表示对失配误差δ′_i(n)取最大值运算。

最后，通道失配参数检测电路所获得的时序失配误差稳态值δ_i(n),i＝1,2,…,M-1，被反馈给信号补偿与重建电路，进行通道ADC数据的实际校正，然后由信号组合电路组合成等效采样频率为f_S的高速信号x作为整个M通道time-interleaved ADC的输出。

结合前述的实施例，在一些通信系统中，传输信号有时候会发生突然中断的情况。例如IEEE802.3az节能以太网，当系统进入节能模式时，线缆上只传输间隔24us的LPI信号。在这种情况下，通道失配误差检测电路将会由于没有得到足够的信号激励而产生误判。为了避免这种情况发生，本发明引入了一个能量探测器，它的实现原理如图9所示。其中，参数值Ω根据需要取合适的数值。

能量探测器直接把通道ADC0的输出数据进行取绝对值运算，接着用一个alpha滤波器进行平滑滤波，然后减去一个特定的阈值，取运算结果的符号位作为最后的输出，并送到图6中的失配误差鉴别器。当能量探测器输出高电平时，失配误差鉴别器正常工作；反之，则阻断现参数而采用以前的鉴别值。这样，本发明的通道失配误差检测电路在输入信号突然中断的情况下仍然能正常运转。

为了让通道失配参数检测电路能更高效地工作，本发明还引入了一个时序控制电路，其原理如图10所示。对于M通道时间交织ADC，时序控制电路首先控制通道失配误差检测电路按照i＝1,2,…,M-2的通道顺序依次迭代收敛其失配参数，最后迭代收敛第M-1通道的失配参数。当所有的失配参数都收敛后，时序控制电路控制所有通道的失配参数检测电路并行工作，让全部通道的失配误差参数同时得到迭代更新优化，以便实时跟踪时序失配误差的时变特性。

利用本专利图10的流程，本领域技术人员很容易往通道失配参数检测电路中插入必要的控制逻辑。

本发明实施例提供的模数转换器，对于输入信号的频谱没有特殊的要求，只要time-interleaved ADC中的等效采样频率满足奈奎斯特准则即可，无需每个通道ADC的采样频率都分别地满足奈奎斯特准则。

另外，如图2所示，对于等效采样频率为f_S的M通道time-interleaved ADC，本发明中的所有运算电路单元，均工作在时钟频率为f_S/M的低速环境下，具有易实现和低功耗的优点。

在通过前述的实施例提供的通道失配参数检测电路检测到失配参数后，反馈给信号补偿与重建电路，对每一个通道的ADC输出信号进行补偿重建。信号补偿与重建电路既可用数字电路来实现，也可用模拟电路来实现。信号补偿与重建电路如果数字域中进行，那么这样就构成了多通道time-interleaved ADC的纯数字后台校正技术，在数字域中，信号补偿与重建电路可以利用一个数字滤波器组来实现，也可以采用一组数字插值电路来完成同样的功能。

纯数字后台校正技术，能随着半导体工艺尺寸缩减比例(scaling-down)，具有灵活性好、集成度高的优点，具备诱人的发展前景。

可选的，在多通道time-interleaved ADC中，信号补偿与重建电路也可以采用模拟电路来实现。基于模拟电路来实现“信号补偿与重建”功能的本发明实施案例，即所谓的数模混合后台校正技术，如图11所示。

在数模混合后台校正技术中，可以利用一个可编程延时电路来实现作为信号补偿与重建电路的功能，该可编程延时电路，利用DAC(数模转换器)把通道失配参数检测电路输出的失配误差参数值转换成模拟电量，进而转化为延时单元，对“时钟产生电路”产生的各个时钟的相位进行微调，最后抵消了各个通道ADC采样时钟的时序失配误差。

采用本发明提出的通道时序失配误差检测电路，将能非常有效地提高time-interleaved ADC的动态性能，图12给出了应用本发明方法的四通道time-interleavedADC(分辨率为14比特)的性能仿真效果。其中，系统等效采样频率f_S＝500MHz(采样周期T_S＝2ns)，通道ADC1、ADC2和ADC3的归一化时序失配误差分别为0.015625、0.009375和-0.0125。另外，测试用的输入信号为频率f_i＝20MHz的正弦波。理论上可以证明，当输入信号频率为f_i＝20MHz、等效采样频率为f_S＝500MHz时，时序失配误差将会在四通道time-interleavedADC的输出信号频谱上产生3个畸变谱，分别位于105MHz、145MHz和230MHz。如图12的上半部分所示。

如图12可以看到，当未应用本发明进行时序失配误差校正时，time-interleavedADC的SFDR(Spurious Free Dynamic Range，无杂散动态范围)只有55dB(图12的上半部分)。然而，采用本发明实施例提进行时序失配误差校正后，time-interleaved ADC的SFDR提高到95dB(图12的下半部分)。

本发明实施例提供了一种模数转换器，对于输入信号的频谱，没有特殊的要求，每个通道ADC的采样频率无需各个地满足奈奎斯特准则，而是time-interleaved ADC中的组合输出的等效采样频率满足奈奎斯特准则的情况下，能够准确计算通道的时序失配误差，并且根据测得是时序失配误差，对每个通道ADC产生的信号进行纠正和补偿，输出正确的信号。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种多通道时间交织模数转换器，其特征在于，包括：

时钟产生电路，用于产生所述模数转换器的工作时钟；

通道ADC组，其包括M个ADC通道，被配置为时间交织架构，在所述时钟产生电路控制下，按照时分复用方式，将一路高速模拟输入信号转换为M路低速数字输出信号，M为不小于2的整数，其中，所述M个ADC通道中的相邻子通道ADC的采样时钟具有2π/M的相位差；

通道失配检测电路，用于对所述M个ADC通道输出信号的时序失配误差进行实时检测，获取每个ADC通道相对于参考ADC通道的时序失配参数；

信号补偿与重建电路，用于根据所述通道失配检测电路检测到的时序失配参数，对所述通道ADC组输出的数字输出信号进行补偿与重建；

信号组合电路，用于将所述信号补偿与重建电路生成的各通道补偿后的M路低速输出信号进行组合，获取最终的一路高速数字输出信号；

其中，所述通道失配检测电路进一步包括；

陷波滤波器，用于对M个ADC通道的输出信号进行陷波滤波；

失配误差鉴别器，根据所述陷波滤波器的输出结果进行失配误差鉴别；

阿尔法滤波器，用于对所述失配误差鉴别器生成的时序失配参数进行平滑滤波；

失配误差自适应迭代电路，对所述平滑滤波后的失 配误差数值进行优化，获取时序失配误差稳态值；

还包括能量探测器，其将所述参考通道的输出数值进行绝对值运算，之后通过所述阿尔法滤波器进行滤波之后减去设定阈值，将减去设定阈值后的运算结果的符号作为最终的输出输送给所述失配误差鉴别器，当输出高电平时，所述失配误差鉴别器正常工作，当输出低电平时，阻断当前参数，采用之前的鉴别值。

2.如权利要求1所述的模数转换器，其特征在于，所述陷波滤波器包括：

第一移位寄存器，用于将输入信号右移6位；

第一延时电路，用于将所述输入信号延时一个时钟周期；

第二移位寄存器，用于将所述第一延时电路的输出信号右移6位；

第一减法器，用于将所述输入信号与所述第一移位寄存器的输出相减；

第二减法器，用于将所述第一延时电路的输出与第二移位寄存器的输出相减；

第一加法器，用于将所述第一减法器和第二减法器的输出相减；

第二延时电路，用于将所述第一加法器的输出信号延时一个时钟周期；

第三移位寄存器，用于将所述第二延时电路的输出信号右移6位；

第三减法器，用于将所述第二延时电路的输出与所述第三移位寄存器的输出相减；

第三延时电路，用于将所述第三减法器的输出延时一个时钟周期，作为所述陷波滤波器的最终输出信号。

3.如权利要求1所述的模数转换器，其特征在于，所述失配误差鉴别器包括：

第四减法器，用于将陷波滤波器输出的信号减去

第一乘法器，将所述第四减法器的输出与陷波滤波器输出的信号相乘。

4.如权利要求1所述的模数转换器，其特征在于，所述阿尔法滤波器包括：

第五减法器，用于将所述失配误差鉴别器的输出信号减去δ_i′(n-1)；

第二乘法器，用于用α因子乘以所述第五减法器的输出结果；

第二加法器，用于将所述乘法器的输出与δ_i′(n-1)相加；

第四延时电路，用于将第二加法器的输出延时一个时钟周期。

5.如权利要求1所述的模数转换器，其特征在于，所述失配误差自适应迭代电路包括：

第一运算电路，用于所述阿尔法滤波器输出的每个通道的失配误差数值δ_i′求最大值；

第二运算电路，用于将所述第一运算电路的输出结果取倒数；

第五延时电路，用于将所述第二运算电路的输出结果延时一个时钟周期；

第三乘法器，用于将所述第五延时电路的输出与所述阿尔法滤波器的输出信号δ_i′(n)相乘；

第六延时电路，用于将所述第三乘法器的输出结果延时一个时钟周期；

第四乘法器，用于将所述第六延时电路的输出结果乘以常数μ；

第三加法器，用于将所述第四乘法器的输出与上一个时刻所述失配误差自适应迭代电路的输出相加；

第七延时电路，用于将所述第三加法器的输出结果延时一个时钟周期，作为最终的时序失配误差稳态值δ_i(n)。

6.如权利要求1所述的模数转换器，其特征在于，还包括时序控制电路，以控制所述模数转换器的工作流程。