[go: up one dir, main page]

CN103985343B - 移位暂存电路及移位暂存器 - Google Patents

移位暂存电路及移位暂存器 Download PDF

Info

Publication number
CN103985343B
CN103985343B CN201410196386.8A CN201410196386A CN103985343B CN 103985343 B CN103985343 B CN 103985343B CN 201410196386 A CN201410196386 A CN 201410196386A CN 103985343 B CN103985343 B CN 103985343B
Authority
CN
China
Prior art keywords
switch
coupled
node
input
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410196386.8A
Other languages
English (en)
Other versions
CN103985343A (zh
Inventor
洪凯尉
詹秉燏
刘立伟
陈勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103985343A publication Critical patent/CN103985343A/zh
Application granted granted Critical
Publication of CN103985343B publication Critical patent/CN103985343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位暂存电路具有多个移位暂存器。每一移位暂存器具有至少四个输入端、信号输入端、输出端、上拉电路、驱动电路、稳压驱动电路及下拉电路。信号输入端接收输入信号，而上拉电路依据输入信号上拉移位暂存器的节点的电压电平。驱动电路依据节点的电压电平，输出栅极驱动信号。下拉电路用以下拉上述节点的电压电平。稳压驱动电路可根据上述四个输入端的电压电平，来下拉输出端的电压电平，以缩短移位暂存电路的反应时间，进而增加移位暂存电路的操作区间。

Description

移位暂存电路及移位暂存器
技术领域
本发明有关于一种移位暂存电路及移位暂存器，尤指一种具有稳压驱动电路的移位暂存电路及移位暂存器。
背景技术
一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存器，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。
请参考图1及图2。第1图为现有技术的移位暂存器100的电路图。图2为图1的移位暂存器100的时序图。移位暂存器100包含开关T1A至T1J。其中，开关T1A的第一端接收栅极驱动信号GN-1，开关T1A的第二端耦接于节点QN，而开关T1A的控制端耦接于开关T1A的第一端。开关T1B的第一端接收时脉信号HC1，开关T1B的第二端耦接于移位暂存器100的输出端Out以输出栅极驱动信号GN，而开关T1B的控制端耦接于节点QN。开关T1C的第一端的电压电平被固定在栅极高电压电平VGH，而开关T1C的控制端耦接于开关T1C的第一端。开关T1D的第一端耦接于开关T1C的第一端，开关T1D的第二端耦接于节点PN，而开关T1D的控制端耦接于开关T1C的第二端。开关T1E的第一端耦接于开关T1C的第二端，开关T1E的第二端耦接系统电压端VSS，而开关T1E的控制端耦接于节点QN。其中于系统电压端VSS用以提供栅极低电压电平VGL。开关T1F的第一端耦接于节点PN，开关T1F的第二端耦接于系统电压端VSS，而开关T1F的控制端耦接于节点QN。开关T1G的第一端耦接于节点QN，开关T1G的第二端耦接于输出端Out，而开关T1G的控制端耦接于节点PN。开关T1H的第一端耦接于输出端Out，开关T1H的第二端耦接于系统电压端VSS，而开关T1H的控制端耦接于节点PN。开关T1I的第一端耦接于节点QN，开关T1I的第二端耦接于输出端Out，而开关T1I的控制端接收栅极驱动信号GN+2。开关T1J的第一端耦接于输出端Out，开关T1J的第二端耦接于系统电压端VSS，而开关T1J的控制端接收栅极驱动信号GN+2。其中栅极驱动信号GN-1为移位暂存器100的前一级移位暂存器的输出，而栅极驱动信号GN+2为移位暂存器100的后两级移位暂存器的输出。
请参考图2，于时段T1期间，栅极驱动信号GN-1提升至栅极高电压电平VGH，栅极驱动信号GN+2维持在栅极低电压电平VGL，而时脉信号HC1处于栅极低电压电平VGL，开关T1A被导通，使得节点QN的电压电平也跟着被上拉到栅极高电压电平VGH而导通了开关T1B，因此栅极驱动信号GN的电压电平被控制在与时脉信号HC1相同的栅极低电压电平VGL。此时开关T1C、T1E和T1F皆被导通状态，然而T1E的驱动能力较开关T1C为大，因此开关T1D的控制端被维持在栅极低电压电平VGL而被截止，节点PN的电压电平则被导通的开关T1F同样维持在栅极低电压电平VGL，导致开关T1G和T1H被截止。开关T1I和T1J亦皆被截止。
于时段T2期间，栅极驱动信号GN-1回到栅极低电压电平VGL，栅极驱动信号GN+2维持在栅极低电压电平VGL，而时脉信号HC1变为栅极高电压电平VGH，开关T1A被截止，而开关T1B仍被导通并将栅极驱动信号GN的电压电平上拉至与时脉信号HC1相同的栅极高电压电平VGH，此时节点QN的电压电平因为与开关T1B的寄生电容的耦合效应(couplingeffect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T1C、T1E和T1F仍被导通，而开关T1D、T1G、T1H、T1I和T1J则仍皆被截止，而节点PN的电压电平仍维持在栅极低电压电平VGL。
于时段T3期间，栅极驱动信号GN-1和GN+2皆维持在栅极低电压电平VGL，而时脉信号HC1变为栅极低电压电平VGL，开关T1A仍被截止，而开关T1B被导通并将栅极驱动信号GN的电压电平下拉至与时脉信号HC1相同的栅极低电压电平VGL，此时节点QN处于浮接状态，因此电压电平会随着时间慢慢下降。开关T1C、T1E和T1F仍被导通，而开关T1D、T1G、T1H、T1I和T1J则仍皆被截止，而节点PN的电压电平仍维持在栅极低电压电平VGL。
于时段T4期间，栅极驱动信号GN-1维持在栅极低电压电平VGL，栅极驱动信号GN+2变为栅极高电压电平VGH，而时脉信号HC1变为栅极高电压电平VGH，开关T1A仍被截止。开关T1I和开关T1J皆被导通，因此栅极驱动信号GN的电压电平被维持在栅极低电压电平VGL，而节点QN的电压电平则被下拉到和栅极驱动信号GN相同的栅极低电压电平VGL。此时开关T1B、T1E和T1F都被截止，开关T1C、T1D则被导通，并将节点PN的电压电平上拉到栅极高电压电平VGH，因此开关T1G和T1H皆被导通，导通的开关T1G和T1H可以确保节点QN的电压电平和栅极驱动信号GN维持在栅极低电压电平VGL。
随着现今显示面板的解析度越来越高，显示面板的源极驱动器传输一个位的像素资讯所需的时间也跟着被缩短，但由于上述移位暂存器100在图2的时段T3期间节点QN处于浮接状态，所以开关T1B下拉栅极驱动信号GN的电压电平的能力较为虚弱，导致栅极驱动信号GN的电压电平转变不够快，而容易产生显示面板的错充或误判。
发明内容
本发明的一实施例提供一种移位暂存器，包含第一输入端、第二输入端、第三输入端、第四输入端、第一信号输入端、第一输出端、第一系统电压端、第二系统电压端、上拉电路、驱动电路、稳压驱动电路及下拉电路。上述上拉电路耦接于第一信号输入端及第一节点，用以依据第一信号输入端的电压电平，提升第一节点的电压电平。而驱动电路则耦接于第一节点、第一输入端及第一输出端，用以根据第一节点的电压电平，来控制第一输入端及第一输出端之间的电性连接。稳压驱动电路包含电容、第一开关、第二开关、第三开关和第四开关。电容的第一端耦接于第一节点，而电容的第二端耦接于第二节点。第一开关的第二端耦接于第二节点，而第一开关的控制端耦接于第一输入端。第二开关的第二端耦接于第二节点，而第二开关的控制端耦接于第二输入端。第三开关的第一端耦接于第二节点，第三开关的第二端耦接于第一系统电压端，而第三开关控制端耦接于第三输入端。第四开关的第一端耦接于第二节点，第四开关的第二端耦接于第一系统电压端，而第四开关的控制端耦接于第四输入端。而下拉电路，则耦接于第一节点、第一输出端、第一系统电压端及第四输入端，用以依据第四输入端的电压电平，下拉第一节点及第一输出端的电压电平。
本发明的另一实施例提供一移位暂存电路，包含多个移位暂存器，每一移位暂存器包含第一输入端、第二输入端、第三输入端、第四输入端、第一信号输入端、第一输出端、第一系统电压端、第二系统电压端、上拉电路、驱动电路、稳压驱动电路及下拉电路。上述上拉电路耦接于第一信号输入端及第一节点，用以依据第一信号输入端的电压电平，提升第一节点的电压电平。而驱动电路则耦接于第一节点、第一输入端及第一输出端，用以根据第一节点的电压电平，来控制第一输入端及第一输出端之间的电性连接。稳压驱动电路包含电容、第一开关、第二开关、第三开关和第四开关。电容的第一端耦接于第一节点，而电容的第二端耦接于第二节点。第一开关的第二端耦接于第二节点，而第一开关的控制端耦接于第一输入端。第二开关的第二端耦接于第二节点，而第二开关的控制端耦接于第二输入端。第三开关的第一端耦接于第二节点，第三开关的第二端耦接于第一系统电压端，而第三开关控制端耦接于第三输入端。第四开关的第一端耦接于第二节点，第四开关的第二端耦接于第一系统电压端，而第四开关的控制端耦接于第四输入端。而下拉电路，则耦接于第一节点、第一输出端、第一系统电压端及第四输入端，用以依据第四输入端的电压电平，下拉第一节点及第一输出端的电压电平。
附图说明
图1为现有技术的移位暂存器的电路图；
图2为图1的移位暂存器的时序图；
图3为本发明一实施例的移位暂存器的电路图；
图4为本发明一实施例的移位暂存电路的示意图；
图5为图4的移位暂存电路的时序图；
图6为本发明一实施例的移位暂存器的电路图；
图7为本发明一实施例的移位暂存电路的示意图；
图8为图7的移位暂存电路的时序图；
图9为图6的移位暂存器的第二系统电压端及第三系统电压端的电压电平的时序图。
其中，附图标记：
100、300、300_5、600_5移位暂存器
300_1、600_1移位暂存器、第一移位暂存器
300_2、600_2移位暂存器、第二移位暂存器
300_3、600_3移位暂存器、第三移位暂存器
300_4、600_4移位暂存器、第四移位暂存器
310、610驱动电路
320、620稳压驱动电路
330、630主要下拉电路
340、640第一稳压控制电路
350、650第一稳压下拉电路
660第二稳压控制电路
670第二稳压下拉电路
380、680上拉电路
400、700移位暂存电路
C1电容、第一电容
HC1时脉信号、第一时脉信号
HC2时脉信号、第二时脉信号
HC3时脉信号、第四时脉信号
HC4时脉信号、第三时脉信号
GN-1、GN、GN+2、G1至G5栅极驱动信号
O1第一输出端
O2第二输出端
IN1第一输入端
IN2第二输入端
IN3第三输入端
IN4第四输入端
S1第一信号输入端
S2第二信号输入端
QN、Q’N、PN、KN节点
Out输出端
SP、SP1、SP2起始信号
T1A、T1B、T1C、T1D开关
T1E、T1F、T1G、T1H开关
T1I、T1J开关
T3A开关、第一输入开关
T6B开关、第二输入开关
T6C开关、第三输入开关
T3B开关、第五开关
T3C开关、第八开关
T3D开关、第十开关
T3E开关、第九开关
T3F开关、第十一开关
T3G、T6F开关、第十二开关
T3H开关、第十三开关
T3I、T6P开关、第六开关
T3J开关、第七开关
T3K开关、第一开关
T3L开关、第二开关
T3M开关、第三开关
T3N开关、第四开关
T6D开关、第二十开关
T6E开关、第十四开关
T6G开关、第十五开关
T6H开关、第二十开关
T6I开关、第十六开关
T6J开关、第十八开关
T6K开关、第十七开关
T6L开关、第十九开关
T6M开关、第二十一开关
T6N开关、第二十三开关
T6O开关、第二十二开关
T6Q开关、第二十五开关
T1、T2、T3、T4时段
VGH栅极高电压电平
VGL栅极低电压电平
VDD第二系统电压端
VSS第一系统电压端
LC1第二系统电压端
LC2第三系统电压端
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
请参考图3，图3为本发明一实施例的移位暂存器300的电路图。移位暂存器300包含一种移位暂存器，其包含第一输入端IN1、第二输入端IN2、第三输入端IN3、第四输入端IN4、第一信号输入端S1、第一输出端O1、第一系统电压端VSS、第二系统电压端VDD、上拉电路380、驱动电路310、稳压驱动电路320和下拉电路390。其中第一系统电压端VSS用以提供栅极低电压电平VGL，而第二系统电压端VDD用以提供栅极高电压电平VGH。在本发明一实施例中，栅极高电压电平VGH为正20伏特，栅极低电压电平VGL为负8伏特，但本发明并不以此为限。此外，第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收不同的时脉信号HC1、HC2及HC4，第四输入端IN4用来接收栅极驱动信号GN+2，而第一信号输入端S1用来接收栅极驱动信号GN-1。其中栅极驱动信号GN-1为移位暂存器300的前一级移位暂存器的输出，而栅极驱动信号GN+2为移位暂存器300的后两级移位暂存器的输出。
上拉电路380耦接于第一信号输入端S1及节点QN，用以依据第一信号输入端S1的电压电平，提升节点QN的电压电平。驱动电路310则耦接于节点QN、第一输入端IN1及第一输出端O1，用以根据节点QN的电压电平，来控制第一输入端IN1及第一输出端O1之间的电性连接。稳压驱动电路320耦接于节点QN、第一输入端IN1、第二输入端IN2、第三输入端IN3、第四输入端IN4及第一系统电压端VSS，用以根据第一输入端IN1、第二输入端IN2、第三输入端IN3、第四输入端IN4的电压电平来下拉节点QN的电压电平。下拉电路390耦接于节点QN、第一输出端O1、第一系统电压端VSS及第四输入端IN4，用以依据第四输入端IN4的电压电平，下拉节点QN及第一输出端O1的电压电平。
在本发明一实施例中，上拉电路380包含第一输入开关T3A，其中第一输入开关T3A的第一端耦接于第一输入开关T3A的控制端，第一输入开关T3A的第二端耦接于节点QN，而第一输入开关T3A的控制端接收栅极驱动信号GN-1。驱动电路310包含开关T3B，其中开关T3B的第一端耦接于第一输入端IN1，开关T3B的第二端耦接于第一输出端O1，而开关T3B的控制端耦接于节点QN。另外，稳压驱动电路320包含电容C1、开关T3K、T3L、T3M和T3N。其中电容C1的第一端耦接于节点QN，而电容C1的第二端耦接于节点Q’N。另外，开关T3K的第一端耦接于第二系统电压端VDD，开关T3K的第二端耦接于节点Q’N，而开关T3K的控制端耦接于第一输入端IN1。开关T3L的第一端耦接于第二系统电压端VDD，开关T3L的第二端耦接于节点Q’N，而开关T3L的控制端耦接于第二输入端IN2。开关T3M的第一端耦接于节点Q’N，开关T3M的第二端耦接于第一系统电压端VSS，而开关T3M的控制端耦接于第三输入端IN3。开关T3N的第一端耦接于节点Q’N，开关T3N的第二端耦接于第一系统电压端VSS，而开关T3N的控制端耦接于第四输入端IN4。下拉电路390包含主要下拉电路330、第一稳压控制电路340及第一稳压下拉电路350。其中主要下拉电路330耦接于节点QN、第一系统电压端VSS、第四输入端IN4及第一输出端O1，用以根据第四输入端IN4的电压电平下拉第一输出端O1及节点QN的电压电平。第一稳压控制电路340耦接于节点QN、第一系统电压端VSS及节点PN，用以根据节点PN的电压电平控制节点PN的电压电平。另外，第一稳压下拉电路350则耦接于节点QN、第一系统电压端VSS、第一输出端O1及节点PN，用以根据节点PN的电压电平下拉节点QN及第一输出端O1的电压电平。
在本发明的一实施例中，上述下拉电路330包含开关T3I和T3J。其中开关T3I的第一端耦接于节点QN，开关T3I的第二端耦接于第一输出端O1，而开关T3I的控制端耦接于第四输入端IN4。开关T3J的第一端耦接于第一输出端O1，开关T3J的第二端耦接于第一系统电压端VSS，而开关T3J的控制端耦接于第四输入端IN4。第一稳压控制电路340包含开关T3C、T3D、T3E和T3F。其中开关T3C的第一端耦接于第二系统电压端VDD，而开关T3C的控制端耦接于开关T3C的第一端。开关T3D的第一端耦接于第二系统电压端VDD，开关T3D的第二端耦接于节点PN，而开关T3D的控制端耦接于开关T3C的第二端。开关T3E的第一端耦接于开关T3C的第二端，开关T3E的第二端耦接于第一系统电压端VSS，而开关T3E的控制端耦接于节点QN。开关T3F的第一端耦接于节点PN，开关T3F的第二端耦接于第一系统电压端VSS，而开关T3F的控制端耦接于节点QN。第一稳压下拉电路350包含开关T3G和T3H。其中开关T3G的第一端耦接于节点QN，开关T3G的第二端耦接于第一输出端O1，而开关T3G的控制端耦接于节点PN。另外，开关T3H的第一端耦接于第一输出端O1，开关T3H的第二端耦接于第一系统电压端VSS，而开关T3H的控制端耦接于节点PN。
移位暂存器300可用于显示面板的栅极驱动器，而栅极驱动电路可包含多级的移位暂存器300，用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。请参考图4及图5。图4为本发明一实施例的移位暂存电路400的示意图，而图5为图4的移位暂存电路400的时序图。移位暂存电路400包括有多个移位暂存器(如300_1至300_5)。其中，每个移位暂存器300_1至300_5的电路架构与图3的移位暂存器300电路架构相同。移位暂存器300_1至300_5会分别由其第一输出端O1将栅极驱动信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存器300_2至300_5的第一信号输入端S1会分别接收其前一级移位暂存器300_1至300_4的栅极驱动信号G1至G4，而移位暂存器300_1的第一信号输入端S1则接收起始信号SP。于一实施例中，移位暂存器300_1会优先发出其栅极驱动信号G1，然后移位暂存器300_2、300_3、300_4会跟着依序发出其栅极驱动信号G2、G3、G4，而300_5则是五个移位暂存器300_1至300_5当中最慢发出栅极驱动信号G5的移位暂存器。
此外，移位暂存器300_1和移位暂存器300_5的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC1、HC2及HC4。移位暂存器300_2的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC2、HC3及HC1。移位暂存器300_3的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC3、HC4及HC2。移位暂存器300_4的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC4、HC1及HC3。其中时脉信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时脉信号HC1至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时脉信号HC1至HC4不同时为栅极高电压电平VGH。以图5为例，时脉信号HC4、HC1、HC2及HC3的周期为TP，且分别在时段T1、T2、T3及T4依序地为栅极高电压电平VGH。于本发明的一实施例中，时脉信号HC2与时脉信号HC1之间的相位差为90°，时脉信号HC3与时脉信号HC1之间的相位差为180°，而时脉信号HC4与时脉信号HC1之间的相位差为270°。
再者，在本发明的一实施例中，移位暂存电路400依据四个时脉信号HC1至HC4进行操作，而可称为四相(fourphase)移位暂存电路，因此移位暂存电路400的第N个移位暂存器的三个输入端IN1至IN3所接收的时脉信号，会与第(N+4)个移位暂存器的三个输入端IN1至IN3所接收的时脉信号相同，其中N为正整数，例如，第一个移位暂存器300_1的第一输入端IN1、第二输入端IN2及第三输入端IN3分别地接收时脉信号HC1、HC2及HC4，而第五个移位暂存器300_5的第一输入端IN1、第二输入端IN2及第三输入端IN3所接收的时脉信号也会是时脉信号HC1、HC2及HC4。然而本发明并不以此为限，于相关领域熟悉者当可依其需要而将移位暂存电路400扩充至八相或其他倍数个相位，而皆应属本发明的范围。
请参考图5，图5为图4的移位暂存电路400中，移位暂存器300_1的一实施例的时序图，为能清楚地说明移位暂存器300的特色及优点，请同时参考图3。时段T1期间，时脉信号HC1和HC2皆为栅极低电压电平VGL，时脉信号HC3由栅极高电压电平VGH转变为栅极低电压电平VGL，时脉信号HC4则由栅极低电压电平VGL转变为栅极高电压电平VGH，栅极驱动信号GN-1为栅极高电压电平VGH，而栅极驱动信号GN+2为栅极低电压电平VGL。此时上拉电路380的开关T3A被导通，节点QN的电压电平因此被拉高至与栅极驱动信号GN-1相同的栅极高电压电平VGH而使得驱动电路310的开关T3B亦被导通，而栅极驱动信号GN则被维持在与时脉信号HC1相同的栅极低电压电平VGL。稳压驱动电路320的开关T3K、T3L和T3N皆被截止，而开关T3M被导通并将节点Q’N的电压电平维持在到栅极低电压电平VGL。另外，第一稳压控制电路340的开关T3C、T3E和T3F皆被导通，且因为开关T3E比开关T3C有更强的下拉能力，所以开关T3D被截止而导致节点PN的电压电平仍维持在栅极低电压电平VGL，而第一稳压下拉电路350的开关T3G和T3H皆因此被截止，而主要下拉电路330的开关T3I和T3J亦皆被截止。
时段T2期间，时脉信号HC1变为栅极高电压电平VGH，时脉信号HC2和HC3皆维持在栅极低电压电平VGL，时脉信号HC4则由栅极高电压电平VGH转变为栅极低电压电平VGL，栅极驱动信号GN-1变回栅极低电压电平VGL，而栅极驱动信号GN+2亦为栅极低电压电平VGL。此时上拉电路380的开关T3A被截止，而驱动电路310的开关T3B仍被导通，使得栅极驱动信号GN被上拉到与时脉信号HC1相同的栅极高电压电平VGH上。稳压驱动电路320的开关T3L、T3M和T3N皆被截止，而开关T3K被导通并将节点Q’N的电压电平上拉到栅极高电压电平VGH，此时节点QN的电压电平则因为电容C1的耦合效应而被提升至约两倍的VGH(即2VGH)。另外，第一稳压控制电路340的开关T3E、T3F和T3C皆被导通，开关T3D仍被截止，导致节点PN的电压电平仍维持在栅极低电压电平VGL，而第一稳压下拉电路350的开关T3G和T3H皆仍被截止，且主要下拉电路330的开关T3I和T3J亦皆被截止。
时段T3期间，时脉信号HC1变为栅极低电压电平VGL，时脉信号HC2则由栅极低电压电平VGL转变为栅极高电压电平VGH，时脉信号HC3和时脉信号HC4则维持在栅极低电压电平VGL，栅极驱动信号GN-1维持在栅极低电压电平VGL，而栅极驱动信号GN+2亦为栅极低电压电平VGL。此时上拉电路380的开关T3A被截止。稳压驱动电路320的开关T3K、T3M和T3N皆被截止，而开关T3L被导通并将节点Q’N的电压电平维持在栅极高电压电平VGH，使得节点QN的电压电平仍可被维持在高于栅极高电压电平VGH的电压电平，而驱动电路310的开关T3B则因此被稳定地导通，使得栅极驱动信号GN被迅速地下拉到与时脉信号HC1相同的栅极低电压电平VGL上。另外，第一稳压控制电路340的开关T3E、T3F和T3C皆仍被导通，开关T3D亦仍被截止，导致节点PN的电压电平维持在栅极低电压电平VGL，而第一稳压下拉电路350的开关T3G和T3H皆仍被截止，且主要下拉电路330的开关T3I和T3J亦皆被截止。
时段T4期间，时脉信号HC1和HC4维持在栅极低电压电平VGL，时脉信号HC2则由栅极高电压电平VGH转变为栅极低电压电平VGL，时脉信号HC3则由栅极低电压电平VGL转变为栅极高电压电平VGH，栅极驱动信号GN-1维持在栅极低电压电平VGL，而栅极驱动信号GN+2则由栅极低电压电平VGL转变为栅极高电压电平VGH。此时上拉电路380的开关T3A被截止。稳压驱动电路320的开关T3K和T3L皆被截止，而开关T3M和T3N皆被导通并将节点Q’N的电压电平下拉至栅极低电压电平VGL，同时，因为主要下拉电路330的开关T3I和T3J皆被导通，所以节点QN的电压电平将迅速被下拉至栅极低电压电平VGL，而驱动电路310的开关T3B则因此被截止。另外，第一稳压控制电路340的开关T3E、T3F皆被截止，而开关T3C和T3D皆被导通，节点PN的电压电平因此被上拉至栅极高电压电平VGH，而第一稳压下拉电路350的开关T3G和T3H皆被导通，以将节点QN的电压电平和栅极驱动信号GN稳定在栅极低电压电平。
在本发明一实施例中，开关T3A至T3F、T3H及T3I可分别为N型晶体管(例如：N型薄膜晶体管或N型金属氧化物半导体场效晶体管)，而每一开关的控制端为N型晶体管的栅极。藉此，可使用较少的光罩，以制造本发明实施例的移位暂存器，而简化移位暂存器的制程。
从上述实施例中可以得知，移位暂存器300_1的稳压驱动电路320可根据时脉信号HC1、HC2和HC4，以及输出自后两级的移位暂存器的栅极驱动信号GN+2来将节点Q’N的电压电平固定在栅极高电压电平VGH或栅极低电压电平VGL，因此得以避免节点Q’N处于浮接的情形，同时，于移位暂存器300_1的栅极驱动信号GN被下拉的期间(上述图5的时段T3期间)，节点QN的稳定高电压电平将使得驱动电路310具有稳定的下拉能力，而能将栅极驱动信号GN能被迅速下拉至栅极低电压电平VGL，以确保移位暂存器所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
在本发明一实施例中，移位暂存器300为能有效驱动面积较大的显示面板，还可包含第二输出端O2，其中第二输出端O2输出的栅极驱动信号STN与第一输出端O1输出的栅极驱动信号GN具有相同的时序及相同功能。另外，为避免如同移位暂存器300中第一稳压控制电路340和第一稳压下拉电路350的开关T3C因长时间的操作后其临界电压产生偏移，而导致驱动能力下降，移位暂存器300的下拉电路390还可包含第二稳压控制电路和第二稳压下拉电路。请见图6，图6为本发明另一实施例的移位暂存器600的电路图。移位暂存器600包含第一输入端IN1、第二输入端IN2、第三输入端IN3、第四输入端IN4、第一信号输入端S1、第二信号输入端S2、第一输出端O1、第二输出端O2、第一系统电压端VSS、第二系统电压端LC1、第三系统电压端LC2、上拉电路680、驱动电路610、稳压驱动电路320和下拉电路690。其中第一输入端IN1、第二输入端IN2、第三输入端IN3分别接收不同的时脉信号，第四输入端IN4用来接收栅极驱动信号STN+2，第一信号输入端S1用来接收栅极驱动信号GN-1，第二信号输入端S2用来接收栅极驱动信号STN-1，而栅极驱动信号GN-1和STN-1为移位暂存器600的前一级移位暂存器的两个输出，栅极驱动信号STN+2则为移位暂存器600的后两级移位暂存器的输出。由于栅极驱动信号STN与驱动信号GN具有相同的时序，因此于一实施例中，第四输入端IN4亦可用来接收栅极驱动信号GN+2。
在本发明一实施例中，上拉电路680包含输入开关T6A、T6B和T6C，其中输入开关T6A的第一端耦接于第一信号输入端S1，输入开关T6A的控制端耦接于第二信号输入端S2。输入开关T6B的第一端耦接于输入开关T6A的第二端，输入开关T6B的第二端耦接于节点QN，而输入开关T6B的控制端耦接于第二信号输入端S2。另外，输入开关T6C的第一端耦接于输入开关T6A的第二端，输入开关T6C的第二端耦接于第一输出端O1，而输入开关T6C的控制端耦接于开关T6C的第二端。驱动电路610包含开关T3B和开关T6D，其中开关T3B的第一端耦接于第一输入端IN1，开关T3B的第二端耦接于第一输出端O1，而开关T3B的控制端耦接于节点QN。开关T6D的第一端耦接于第一输入端IN1，开关T6D的第二端耦接于第二输出端O2，而开关T6D的控制端耦接于第二输出端O2。另外，稳压驱动电路320与图3中的稳压驱动电路320的架构相似，除了开关T3K和T3L的第一端的电压电平固定在栅极高电压电平VGH之外，无其他不同，在此不另赘述。下拉电路690包含主要下拉电路630、第一稳压控制电路640、第一稳压下拉电路650、第二稳压控制电路660及第二稳压下拉电路670。其中第一稳压控制电路640与图3中的第一稳压控制电路340除具有相同的开关T3C、T3D、T3E和T3F之外，还包含了开关T6E，其中开关T6E的第一端耦接于第二系统电压端LC1，开关T6E的第二端耦接于开关T3C的第二端，而开关T6E的控制端耦接于开关T6E的第二端。第一稳压下拉电路650与图3中的第一稳压下拉电路350除具有相同的开关T3H之外，还包含开关T6F及T6G。其中开关T6F的第一端耦接于节点QN，开关T6F的第二端耦接于第二输出端O2，而开关T6F的控制端耦接于节点PN。开关T6G的第一端耦接于第二输出端O2，开关T6G的第二端耦接于第一系统电压端VSS，而开关T6G的控制端耦接于节点PN。第二稳压控制电路660包含开关T6H、T6I、T6J、T6K及T6L。其中开关T6I的第一端耦接于第三系统电压端LC2，而开关T6I的控制端耦接于开关T6I的第一端。开关T6J的第一端耦接于第三系统电压端LC2，开关T6J的第二端耦接于节点KN，而开关T6J的控制端耦接于开关T6I的第二端。开关T6K的第一端耦接于开关T6I的第二端，开关T6K的第二端耦接于第一系统电压端VSS，而开关T6K的控制端耦接于节点QN。开关T6L的第一端耦接于节点KN，开关T6L的第二端耦接于第一系统电压端VSS，而开关T6L的控制端耦接于节点QN。开关T6H的第一端耦接于第三系统电压端LC2，开关T6H的第二端耦接于开关T6I的第二端，而开关T6H的该控制端耦接于开关T6H的第二端。另外第二稳压下拉电路670包含开关T6M、T6N及T6O。其中开关T6M的第一端耦接于节点QN，开关T6M的第二端耦接于第二输出端O2，而开关T6M的控制端耦接于节点KN。开关T6O的第一端耦接于第一输出端O1，开关T6O的第二端耦接于第一系统电压端VSS，而开关T6O的控制端耦接于节点KN。另外，开关T6N的第一端耦接于第二输出端O2，开关T6N的第二端耦接于第一系统电压端VSS，而开关T6N的控制端耦接于节点KN。主要下拉电路630除了包含与图3中主要下拉电路330相同的开关T3J之外，还包含了开关T6P及T6Q。其中开关T6P的第一端耦接于节点QN，开关T6P的第二端耦接于第二输出端O2，而开关T6P的控制端耦接于第四输入端IN4。开关T6Q的第一端耦接于第二输出端O2，开关T6Q的第二端耦接于第一系统电压端VSS，而开关T6Q的控制端耦接于第四输入端IN4。
移位暂存器600亦可用于显示面板的栅极驱动器，而栅极驱动电路可包含多级的移位暂存器600，用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。请参考图7及图8。图7为本发明一实施例的移位暂存电路700的示意图，而图8为图7的移位暂存电路700的时序图。移位暂存电路700包括有多个移位暂存器(如600_1至600_5)。其中，每个移位暂存器600_1至600_5的电路架构与图6的移位暂存器600电路架构相同。移位暂存器600_1至600_5会分别由其第一输出端O1及第二输出端O2将栅极驱动信号G1至G5及ST1至ST5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存器600_2至600_5的第一信号输入端S1会分别接收其前一级移位暂存器600_1至600_4的栅极驱动信号G1至G4，移位暂存器600_2至600_5的第二信号输入端S2会分别接收其前一级移位暂存器600_1至600_4的栅极驱动信号ST1至ST4，而移位暂存器600_1的第一信号输入端S1和第二信号输入端S2则分别接收起始信号SP1和SP2。于一实施例中，移位暂存器600_1会优先发出其栅极驱动信号G1及ST1，然后移位暂存器300_2、300_3、300_4会跟着依序发出其栅极驱动信号G2至G4及ST2至ST4而300_5则是五个移位暂存器300_1至300_5当中最慢发出栅极驱动信号G5及ST5的移位暂存器。
此外，移位暂存器600_1和移位暂存器600_5的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC1、HC2及HC4。移位暂存器600_2的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC2、HC3及HC1。移位暂存器600_3的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC3、HC4及HC2。移位暂存器600_4的第一输入端IN1、第二输入端IN2和第三输入端IN3分别接收时脉信号HC4、HC1及HC3。其中时脉信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时脉信号HC1至HC4会每隔一个周期TP由第一栅极低电压电平VGL1被提升至栅极高电压电平VGH，且时脉信号HC1至HC4不同时为栅极高电压电平VGH。以图8为例，时脉信号HC4、HC1、HC2及HC3分别在时段T1、T2、T3及T4依序地为栅极高电压电平VGH。于本发明的一实施例中，时脉信号HC2与时脉信号HC1之间的相位差为90°，时脉信号HC3与时脉信号HC1之间的相位差为180°，而时脉信号HC4与时脉信号HC1之间的相位差为270°。
再者，在本发明的一实施例中，移位暂存电路600依据四个时脉信号HC1至HC4进行操作，而可称为四相(fourphase)移位暂存电路，因此移位暂存电路600的第N个移位暂存器的三个输入端IN1至IN3所接收的时脉信号，会与第(N+4)个移位暂存器的三个输入端IN1至IN3所接收的时脉信号相同，其中N为正整数，例如，第一个移位暂存器600_1的第一输入端IN1、第二输入端IN2及第三输入端IN3分别地接收时脉信号HC1、HC4及HC2，而第五个移位暂存器600_5的第一输入端IN1、第二输入端IN2及第三输入端IN3所接收的时脉信号也会是时脉信号HC1、HC4及HC2。然而本发明并不以此为限，于相关领域熟悉者当可依其需要而将移位暂存电路600扩充至八相或其他倍数个相位，而皆应属本发明的范围。
请参考图8，图8为图7的移位暂存电路600中，移位暂存器600_1的一实施例的时序图，为能清楚地说明移位暂存器600的特色及优点，请同时参考图6。此处须注意，于图8中，第二系统电压端LC1处于栅极高电压电平VGH而第三系统电压端LC2则处于栅极低电压电平VGL，因此移位暂存器600_1的节点KN的电压电平将被固定在栅极低电压电平VGL，导至第二稳压下拉电路670的开关皆被截止而不会作用，此时由第一稳压控制电路640及第一稳压下拉电路650来完成将节点QN的电压电平及栅极驱动信号GN、STN下拉至栅极低电压电平VGL的任务。于一实施例中，第二系统电压端LC1和第三系统电压端LC2的电压电平会每隔一个周期Tf于栅极低电压电平VGL及栅极高电压电平VGH之间切换，如图9所示。当第二系统电压端LC1处于栅极低电压电平VGL时，第三系统电压端LC2则处于栅极高电压电平VGH；而当第二系统电压端LC1处于栅极高电压电平VGH时，第三系统电压端LC2则处于栅极低电压电平VGL。如此一来，第一稳压控制电路640、第一稳压下拉电路650、第二稳压控制电路660及第二稳压下拉电路670中的晶体管开关不会因为长时间的固定偏压导致特性偏移而使驱动能力下降。另外，由于第二稳压控制电路660及第二稳压下拉电路670分别与第一稳压控制电路640及第一稳压下拉电路650具有相同的结构，因此在第三系统电压端LC2为栅极高电压电平VGH时，可将图8中节点PN的电压电平视为节点KN的电压电平，此时第二稳压控制电路660及第二稳压下拉电路670将可用来完成将节点QN的电压电平及栅极驱动信号GN、STN下拉至栅极低电压电平VGL的任务，在此不另赘述。于一实施例中，周期Tf为显示器输出一百个画面(Frame)的时间，但本发明并不以此为限。
请再参考图6及图8。时段T1期间，时脉信号HC1和HC2皆为栅极低电压电平VGL，时脉信号HC3由栅极高电压电平VGH转变为栅极低电压电平VGL，时脉信号HC4则由栅极低电压电平VGL转变为栅极高电压电平VGH，栅极驱动信号GN-1和STN-1为栅极高电压电平VGH，而栅极驱动信号STN+2为栅极低电压电平VGL。此时上拉电路680的开关T6A、T6B被导通，节点QN的电压电平因此被拉高至与栅极驱动信号GN-1相同的栅极高电压电平VGH而使得驱动电路610的开关T3B及T6D皆被导通，而栅极驱动信号GN和STN则被维持在与时脉信号HC1相同的栅极低电压电平VGL，而开关T6C则被截止。稳压驱动电路320的开关T3K、T3L和T3N皆被截止，而开关T3M被导通并将节点Q’N的电压电平维持在到栅极低电压电平VGL。另外，第一稳压控制电路640的开关T3C、T3E和T3F皆被导通，且因为开关T3E比开关T3C有更强的下拉能力，所以开关T3D及T6E皆被截止而导致节点PN的电压电平仍维持在栅极低电压电平VGL，而第一稳压下拉电路650的开关T6F、T6G和T3H皆因此被截止，主要下拉电路630的开关T6P、T6Q和T3J亦皆被截止。
时段T2期间，时脉信号HC1变为栅极高电压电平VGH，时脉信号HC2和HC3皆维持在栅极低电压电平VGL，时脉信号HC4则由栅极高电压电平VGH转变为栅极低电压电平VGL，栅极驱动信号GN-1和STN-1变回栅极低电压电平VGL，而栅极驱动信号STN+2亦为栅极低电压电平VGL。此时上拉电路680的开关T6A及T6B皆被截止，而驱动电路610的开关T3B和T6D仍被导通，使得栅极驱动信号GN和STN被上拉到与时脉信号HC1相同的栅极高电压电平VGH上。稳压驱动电路320的开关T3L、T3M和T3N皆被截止，而开关T3K被导通并将节点Q’N的电压电平上拉到栅极高电压电平VGH，此时节点QN的电压电平则因为电容C1的耦合效应而被提升至约两倍的VGH(即2VGH)。另外，第一稳压控制电路640的开关T3C、T3E和T3F皆被导通，开关T3D和T6E仍被截止，导致节点PN的电压电平仍维持在栅极低电压电平VGL，而第一稳压下拉电路650的开关T6F、T6G和T3H皆仍被截止，且主要下拉电路630的开关T6P、T6Q和T3J亦皆被截止。
时段T3期间，时脉信号HC1变为栅极低电压电平VGL，时脉信号HC2则由栅极低电压电平VGL转变为栅极高电压电平VGH，时脉信号HC3和时脉信号HC4则维持在栅极低电压电平VGL，栅极驱动信号GN-1和STN-1维持在栅极低电压电平VGL，而栅极驱动信号STN+2亦为栅极低电压电平VGL。此时上拉电路680的开关T6A、T6B和T6C皆被截止。稳压驱动电路320的开关T3K、T3M和T3N皆被截止，而开关T3L被导通并将节点Q’N的电压电平维持在栅极高电压电平VGH，使得节点QN的电压电平仍可被维持在高于栅极高电压电平VGH的电压电平，而驱动电路610的开关T3B和T6D则因此被稳定地导通，使得栅极驱动信号GN和STN被迅速地下拉到与时脉信号HC1相同的栅极低电压电平VGL。另外，第一稳压控制电路640的开关T3C、T3E和T3F皆仍被导通，开关T3D和T6E亦仍被截止，导致节点PN的电压电平维持在栅极低电压电平VGL，而第一稳压下拉电路650的开关T6F、T6G和T3H皆仍被截止，且主要下拉电路630的开关T6P、T6Q和T3J亦皆被截止。
时段T4期间，时脉信号HC1和HC4维持在栅极低电压电平VGL，时脉信号HC2则由栅极高电压电平VGH转变为栅极低电压电平VGL，时脉信号HC3则由栅极低电压电平VGL转变为栅极高电压电平VGH，栅极驱动信号GN-1和STN-1维持在栅极低电压电平VGL，而栅极驱动信号STN+2则由栅极低电压电平VGL转变为栅极高电压电平VGH。此时上拉电路680的开关T6A、T6B和T6C皆被截止。稳压驱动电路320的开关T3K和T3L皆被截止，而开关T3M和T3N皆被导通并将节点Q’N的电压电平下拉至栅极低电压电平VGL，同时，因为主要下拉电路630的开关T6P、T6Q和T3J皆被导通，所以节点QN的电压电平将迅速下拉至栅极低电压电平VGH，而驱动电路610的开关T3B和T6D则因此被截止。另外，第一稳压控制电路640的开关T3E、T3F皆被截止，而开关T3C、T3D和T6E皆被导通，节点PN的电压电平因此被上拉至栅极高电压电平VGH，而第一稳压下拉电路650的开关T6F、T6G和T3H皆被导通，以将节点QN的电压电平和栅极驱动信号GN及STN稳定在栅极低电压电平VGL。
从上述实施例中可以得知，移位暂存器600_1的稳压驱动电路320可根据时脉信号HC1、HC2和HC4，以及输出自后两级的移位暂存器的栅极驱动信号STN+2来将节点Q’N的电压电平固定在栅极高电压电平VGH或栅极低电压电平VGL，因此得以避免节点Q’N处于浮接的情形，同时，于移位暂存器600_1的栅极驱动信号GN被下拉的期间(上述图8的时段T3期间)，节点QN的稳定高电压电平将使得驱动电路610具有稳定的下拉能力，而能将栅极驱动信号GN和STN能被迅速下拉至栅极低电压电平VGL，以确保移位暂存器所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
此外，在上述说明中，时脉信号HC1、HC2、HC3和HC4亦可分别称为第一时脉信号、第二时脉信号、第四时脉信号和第三时脉信号。移位暂存器300_1亦可称为第一移位暂存器。移位暂存器300_2亦可称为第二移位暂存器。移位暂存器300_3亦可称为第三移位暂存器。移位暂存器300_4亦可称为第四移位暂存器。电容C1亦可称为第一电容。开关T3A及T6A亦可称为第一输入开关，开关T3K、T3L、T3M和T3N可分别称为第一至第四开关，开关T3B可称为第五开关，开关T6B可称为第二输入开关，而开关T6C可称为第三输入开关。另外，开关T3I和T6P可称为第六开关，开关T3J可称为第七开关，开关T3C、T3E、T3D和T3F可分别称为第八至第十一开关，开关T3G和T6F可称为第十二开关，开关T3H可称为第十三开关，开关T6E可称为第十四开关，开关T6G可称为第十五开关，开关T6I、T6K、T6J和T6L可分别称为第十六至第十九开关，开关T6H可称为第二十开关，开关T6M、T6O和T6N可分别称为第二十一至第二十三开关，开关T6D可称为第二十四开关，而开关T6Q可称为第二十五开关。再者，节点QN可称为第一节点，节点Q’N可称为第二节点，节点PN可称为第三节点，而节点KN可称为第四节点。
综上所述，通过本发明实施例的移位暂存器，可正确地输出显示面板所需的栅极驱动信号。移位暂存器的稳压驱动电路可根据三个不同的时脉信号以及来自后两级的移位暂存器的栅极驱动信号，将影响驱动电路操作的节点的电压电平固定在栅极高电压电平或栅极低电压电平，以避免节点处于浮接的情形。同时，节点上稳定的高电压电平将有助于驱动电路准确且迅速地下拉栅极驱动信号，故可确保输出的栅极驱动信号的波形的正确性，并可避免显示面板的错充或误判。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (24)

1.一种移位暂存器，其特征在于，包含：
一第一输入端；
一第二输入端；
一第三输入端；
一第四输入端；
一第一信号输入端；
一第一输出端；
一第一系统电压端；
一第二系统电压端；
一上拉电路，耦接于该第一信号输入端及一第一节点，用以依据该第一信号输入端的电压电平，提升该第一节点的电压电平；
一驱动电路，耦接于该第一节点、该第一输入端及该第一输出端，用以根据该第一节点的电压电平，来控制该第一输入端及该第一输出端之间的电性连接；
一稳压驱动电路，包含
一电容，具有一第一端及一第二端，该电容的该第一端耦接于该第一节点，而该电容的该第二端耦接于一第二节点；
一第一开关，具有一第一端、一第二端及一控制端，该第一开关的该第一端耦接于该第二系统电压端，该第一开关的该第二端耦接于该第二节点，而该第一开关的该控制端耦接于该第一输入端；
一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第一端都耦接于该第二系统电压端，该第二开关的该第二端耦接于该第二节点，而该第二开关的该控制端耦接于该第二输入端；
一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端耦接于该第二节点，该第三开关的该第二端耦接于该第一系统电压端，而该第三开关的该控制端耦接于该第三输入端；及
一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端耦接于该第二节点，该第四开关的该第二端耦接于该第一系统电压端，而该第四开关的该控制端耦接于该第四输入端；及
一下拉电路，耦接于该第一节点、该第一输出端、该第一系统电压端及该第四输入端，用以依据该该第四输入端的电压电平，下拉该第一节点及该第一输出端的电压电平。
2.根据权利要求1所述的移位暂存器，其特征在于，该驱动电路包含：
一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端耦接于该第一输入端，该第五开关的该第二端耦接于该第一输出端，而该第五开关的该控制端耦接于该第一节点。
3.根据权利要求1所述的移位暂存器，其特征在于，该上拉电路包含：
一第一输入开关，具有一第一端、一第二端及一控制端，该第一输入开关的该第一端耦接于该第一输入开关的该控制端，该第一输入开关的该第二端耦接于该第一节点，而该第一输入开关的该控制端接收一第一输入信号。
4.根据权利要求1所述的移位暂存器，其特征在于：
该第一输入端接收一第一时脉信号；
该第二输入端接收一第二时脉信号；
该第三输入端接收一第三时脉信号；
该第一时脉信号、该第二时脉信号及该第三时脉信号具有相同周期及相同脉冲长度的时脉信号；
该第二时脉信号与该第一时脉信号之间的相位差为90°；
该第三时脉信号与该第一时脉信号之间的相位差为180°；及
该第一时脉信号、该第二时脉信号及该第三时脉信号不同时为高电压电平。
5.根据权利要求1所述的移位暂存器，其特征在于，该下拉电路包含：
一主要下拉电路，耦接于该第一节点、该第一系统电压端、该第四输入端及该第一输出端，用以根据该第四输入端的电压电平下拉该第一输出端及该第一节点的电压电平；
一第一稳压控制电路，耦接于该第一节点、该第一系统电压端及一第三节点，用以根据该第三节点的电压电平控制该第三节点的电压电平；及
一第一稳压下拉电路，耦接于该第一节点、该第一系统电压端、该第一输出端及该第三节点，用以根据第三节点的电压电平下拉该第一节点及该第一输出端的电压电平。
6.根据权利要求5所述的移位暂存器，其特征在于，该主要下拉电路包含：
一第六开关，具有一第一端、一第二端及一控制端，该第六开关的该第一端耦接于该第一节点，该第六开关的该第二端耦接于该第一输出端，而该第六开关的该控制端耦接于该第四输入端；及
一第七开关，具有一第一端、一第二端及一控制端，该第七开关的该第一端耦接于该第一输出端，该第七开关的该第二端耦接于该第一系统电压端，而该第七开关的该控制端耦接于该第四输入端。
7.根据权利要求5所述的移位暂存器，其特征在于，该第一稳压控制电路包含：
一第八开关，具有一第一端、一第二端及一控制端，该第八开关的该第一端耦接于该第二系统电压端，而该第八开关的该控制端耦接于该第八开关的该第一端；
一第九开关，具有一第一端、一第二端及一控制端，该第九开关的第一端耦接于该第八开关的该第二端，该第九开关的该第二端耦接于该第一系统电压端，而该第九开关的该控制端耦接于该第一节点；
一第十开关，具有一第一端、一第二端及一控制端，该第十开关的该第一端耦接于该第二系统电压端，该第十开关的该第二端耦接于该第三节点，而该第十开关的该控制端耦接于该第八开关的第二端；及
一第十一开关，具有一第一端、一第二端及一控制端，该第十一开关的该第一端耦接于该第三节点，该第十一开关的该第二端耦接于该第一系统电压端，而该第十一开关的该控制端耦接于该第一节点。
8.根据权利要求5所述的移位暂存器，其特征在于，该第一稳压下拉电路包含：
一第十二开关，具有一第一端、一第二端及一控制端，该第十二开关的该第一端耦接于该第一节点，该第十二开关的该第二端耦接于该第一输出端，而该第十二开关的该控制端耦接于该第三节点；及
一第十三开关，具有一第一端、一第二端及一控制端，该第十三开关的该第一端耦接于该第一输出端，该第十三开关的该第二端耦接于该第一系统电压端，而该第十三开关的该控制端耦接于该第三节点。
9.根据权利要求5所述的移位暂存器，其特征在于，另包含：
一第二输出端；
一第二信号输入端；
一第三系统电压端；及
一第四节点；
其中该下拉电路另包含：
一第二稳压控制电路，耦接于该第一节点、该第一系统电压端、第三系统电压端及该第四节点，用以根据该第一节点及第三系统电压端的电压电平，控制该第四节点的电压电平；及
一第二稳压下拉电路，耦接于该第一节点、该第一输出端、该第二输出端、该第一系统电压端及该第四节点，用以根据该第四节点的电压电平，下拉该第一节点、该第一输出端及该第二输出端的电压电平。
10.根据权利要求9所述的移位暂存器，其特征在于，该第一稳压控制电路包含：
一第八开关，具有一第一端、一第二端及一控制端，该第八开关的该第一端耦接于该第二系统电压端，而该第八开关的该控制端耦接于该第八开关的该第一端；
一第九开关，具有一第一端、一第二端及一控制端，该第九开关的第一端耦接于该第八开关的第二端，该第九开关的该第二端耦接于该第一系统电压端，而该第九开关的该控制端耦接于该第一节点；
一第十开关，具有一第一端、一第二端及一控制端，该第十开关的该第一端耦接于该第二系统电压端，该第十开关的该第二端耦接于该第三节点，而该第十开关的该控制端耦接于该第八开关的第二端；
一第十一开关，具有一第一端、一第二端及一控制端，该第十一开关的该第一端耦接于该第三节点，该第十一开关的该第二端耦接于该第一系统电压端，该第十一开关的该控制端耦接于该第一节点；及
一第十四开关，具有一第一端、一第二端及一控制端，该第十四开关的该第一端耦接于该第二系统电压端，该第十四开关的该第二端耦接于该第八开关的该第二端，而该第十四开关的该控制端耦接于第十四开关的该第一端。
11.根据权利要求9所述的移位暂存器，其特征在于，该第一稳压下拉电路包含：
一第十二开关，具有一第一端、一第二端及一控制端，该第十二开关的该第一端耦接于该第一节点，该第十二开关的该第二端耦接于该第二输出端，而该第十二开关的该控制端耦接于该第三节点；
一第十三开关，具有一第一端、一第二端及一控制端，该第十三开关的该第一端耦接于该第一输出端，该第十三开关的该第二端耦接于该第一系统电压端，而该第十三开关的该控制端耦接于该第三节点；及
一第十五开关，具有一第一端、一第二端及一控制端，该第十五开关的该第一端耦接于该第二输出端，该第十五开关的该第二端耦接于该第一系统电压端，而该第十五开关的该控制端耦接于该第三节点。
12.根据权利要求9所述的移位暂存器，其特征在于，该第二稳压控制电路包含：
一第十六开关，具有一第一端、一第二端及一控制端，该第十六开关的该第一端耦接于该第三系统电压端，而该第十六开关的该控制端耦接于该第十六开关该第一端；
一第十七开关，具有一第一端、一第二端及一控制端，该第十七开关的该第一端耦接于该第十六开关的该第二端，该第十七开关的该第二端耦接于该第一系统电压端，而该第十七开关的该控制端耦接于该第一节点；
一第十八开关，具有一第一端、一第二端及一控制端，该第十八开关的该第一端耦接于该第三系统电压端，该第十八开关的该第二端耦接于该第四节点，而该第十八开关的该控制端耦接于该第十六开关的第二端；
一第十九开关，具有一第一端、一第二端及一控制端，该第十九开关的该第一端耦接于该第四节点，该第十九开关的该第二端耦接于该第一系统电压端，而该第十九开关的该控制端耦接于该第一节点；及
一第二十开关，具有一第一端、一第二端及一控制端，该第二十开关的该第一端耦接于该第三系统电压，该第二十开关的该第二端耦接于该第十六开关的该第二端，而该第二十开关的该控制端耦接于第二十开关的该第二端。
13.根据权利要求9所述的移位暂存器，其特征在于，该第二稳压下拉电路(包含：
一第二十一开关，具有一第一端、一第二端及一控制端，该第二十一开关的该第一端耦接于该第一节点，该第二十一开关的该第二端耦接于该第二输出端，而该第二十一开关的该控制端耦接于该第四节点；
一第二十二开关，具有一第一端、一第二端及一控制端，该第二十二开关的该第一端耦接于该第一输出端，该第二十二开关的该第二端耦接于该第一系统电压端，而该第二十二开关的该控制端耦接于该第四节点Kn；及
一第二十三开关，具有一第一端、一第二端及一控制端，该第二十三开关的该第一端耦接于该第二输出端，该第二十三开关的该第二端耦接于该第一系统电压端，而该第二十三开关的该控制端耦接于该第四节点。
14.根据权利要求9所述的移位暂存器，其特征在于，第二系统电压端与第三系统电压有相同的高低电压电平、相同的周期及相反的相位。
15.根据权利要求9所述的移位暂存器，其特征在于，该驱动电路包含：
一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端耦接于该第一输入端，该第五开关的该第二端耦接于该第一输出端，该第五开关的该控制端耦接于该第一节点；及
一第二十四开关，具有一第一端、一第二端及一控制端，该第二十四开关的该第一端耦接于该第一输入端，该第二十四开关的该第二端耦接于该第二输出端，而该第二十四开关的该控制端耦接于该第一节点。
16.根据权利要求9所述的移位暂存器，其特征在于，该主要下拉电路包含：
一第六开关，具有一第一端、一第二端及一控制端，该第六开关的该第一端耦接于该第一节点，该第六开关的该第二端耦接于该第二输出端，而该第六开关的该控制端耦接于该第四输入端；
一第七开关，具有一第一端、一第二端及一控制端，该第七开关的该第一端耦接于该第一输出端，该第七开关的该第二端耦接于该第一系统电压端，而该第七开关的该控制端耦接于该第四输入端；及
一第二十五开关，具有一第一端、一第二端及一控制端，该第二十五开关的该第一端耦接于该第二输出端，该第二十五开关的该第二端耦接于该第一系统电压端，而该第二十五开关的该控制端耦接于该第四输入端。
17.根据权利要求9所述的移位暂存器，其特征在于，该上拉电路包含：
一第一输入开关，具有一第一端、一第二端及一控制端，该第一输入开关的该第一端耦接于该第一信号输入端，而该第一输入开关的该控制端耦接于该第二信号输入端；
一第二输入开关，具有一第一端、一第二端及一控制端，该第二输入开关的该第一端耦接于该第一输入开关的该第二端，该第二输入开关的该第二端耦接该第一节点，而该第二输入开关的该控制端耦接于该第二信号输入端；及
一第三输入开关，具有一第一端、一第二端及一控制端，该第三输入开关的该第一端耦接于该第一输入开关的该第二端，该第三输入开关的该第二端耦接于该第一输出端，而该第三输入开关的该控制端耦接于该第三输入开关的该第二端。
18.一种移位暂存电路，其特征在于，包含多个移位暂存器，每一移位暂存器包含：
一第一输入端；
一第二输入端；
一第三输入端；
一第四输入端；
一第一信号输入端；
一第一输出端；
一第一系统电压端；
一第二系统电压端；
一上拉电路，耦接于该第一信号输入端及一第一节点，用以依据该第一信号输入端的电压电平，提升该第一节点的电压电平；
一驱动电路，耦接于该第一节点、该第一输入端及该第一输出端，用以根据该第一节点的电压电平，来控制该第一输入端及该第一输出端之间的电性连接；
一稳压驱动电路，包含
一电容，具有一第一端及一第二端，该电容的该第一端耦接于该第一节点，而该电容的该第二端耦接于一第二节点；
一第一开关，具有一第一端、一第二端及一控制端，该第一开关的该第一端接受一系统高电压电平，该第一开关的该第二端耦接于该第二节点，而该第一开关的该控制端耦接于该第一输入端；
一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第一端接收在该系统高电压电平，该第二开关的该第二端耦接于该第二节点，而该第二开关的该控制端耦接于该第二输入端；
一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端耦接于该第二节点，该第三开关的该第二端耦接于该第一系统电压端，而该第三开关的该控制端耦接于该第三输入端；及
一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端耦接于该第二节点，该第四开关的该第二端耦接于该第一系统电压端，而该第四开关的该控制端耦接于该第四输入端；及
一下拉电路，耦接于该第一节点、该第一输出端、该第一系统电压端及该第四输入端，用以依据该该第四输入端的电压电平，下拉该第一节点及该第一输出端的电压电平。
19.根据权利要求18所述的移位暂存电路，其特征在于，所述移位暂存器包含一第一移位暂存器、一第二移位暂存器、一第三移位暂存器及一第四移位暂存器；
其中该第一移位暂存器的该第一输入端接收一第一时脉信号，该第一移位暂存器的该第二输入端接收一第二时脉信号，该第一移位暂存器的该第三输入端接收一第三时脉信号，该第一移位暂存器的该第四输入端耦接至该第三移位暂存器的该第一输出端；
其中该第二移位暂存器的该第一信号输入端耦接至该第一移位暂存器的该第一输出端，该第二移位暂存器的该一第一输入端接收该第二时脉信号，该第二移位暂存器的该第二输入端接收一第四时脉信号，该第二移位暂存器的该第三输入端接收该第一时脉信号，而该第二移位暂存器的该第四输入端耦接至该第四移位暂存器的该第一输出端；
其中该第三移位暂存器的该第一信号输入端耦接至该第二移位暂存器的该第一输出端，该第三移位暂存器的该一第一输入端接收该第四时脉信号，该第三移位暂存器的该第二输入端接收该第三时脉信号，而该第三移位暂存器的该第三输入端接收该第二时脉信号；及
其中该第四移位暂存器的该第一信号输入端耦接至该第三移位暂存器的该第一输出端，该第四移位暂存器的该一第一输入端接收该第三时脉信号，该第四移位暂存器的该第二输入端接收该第一时脉信号，而该第四移位暂存器的该第三输入端接收该第四时脉信号。
20.根据权利要求18所述的移位暂存电路，其特征在于，该下拉电路包含：
一主要下拉电路，耦接于该第一节点、该第一系统电压端、该第四输入端及该第一输出端，用以根据该第四输入端的电压电平下拉该第一输出端及该第一节点的电压电平；
一第一稳压控制电路，耦接于该第一节点、该第一系统电压端及一第三节点，用以根据该第三节点的电压电平控制该第三节点的电压电平；及
一第一稳压下拉电路，耦接于该第一节点、该第一系统电压端、该第一输出端及该第三节点，用以根据第三节点的电压电平下拉该第一节点及该第一输出端的电压电平。
21.根据权利要求20所述的移位暂存电路，其特征在于，每一个移位暂存器另包含：
一第二输出端；
一第二信号输入端；
一第三系统电压端；及
一第四节点；
其中该下拉电路另包含：
一第二稳压控制电路，耦接于该第一节点、该第一系统电压端、第三系统电压端及该第四节点，并根据该第一节点及第三系统电压端的电压电平，控制该第四节点的电压电平；及
一第二稳压下拉电路，耦接于该第一节点、该第一输出端、该第二输出端、该第一系统电压端及该第三节点，用以根据第三节点及该第四节点的电压电平，下拉该第一节点、该第一输出端及该第二输出端的电压电平。
22.根据权利要求21所述的移位暂存电路，其特征在于，所述移位暂存器包含一第一移位暂存器、一第二移位暂存器、一第三移位暂存器及一第四移位暂存器；
其中该第一移位暂存器的该第一输入端接收一第一时脉信号，该第一移位暂存器的该第二输入端接收一第二时脉信号，该第一移位暂存器的该第三输入端接收一第三时脉信号，该第一移位暂存器的该第四输入端耦接至该第三移位暂存器的该第一输出端；
其中该第二移位暂存器的该第一信号输入端耦接至该第一移位暂存器的该第一输出端，而该第二移位暂存器的该第二信号输入端耦接至该第一移位暂存器的该第二输出端，该第二移位暂存器的该一第一输入端接收该第二时脉信号，该第二移位暂存器的该第二输入端接收一第四时脉信号，该第二移位暂存器的该第三输入端接收该第一时脉信号，而该第二移位暂存器的该第四输入端耦接至该第四移位暂存器的该第一输出端；
其中该第三移位暂存器的该第一信号输入端耦接至该第二移位暂存器的该第一输出端，而该第三移位暂存器的该第二信号输入端耦接至该第二移位暂存器的该第二输出端，该第三移位暂存器的该一第一输入端接收该第四时脉信号，该第三移位暂存器的该第二输入端接收该第三时脉信号，而该第三移位暂存器的该第三输入端接收该第二时脉信号；及
其中该第四移位暂存器的该第一信号输入端耦接至该第三移位暂存器的该第一输出端，而该第四移位暂存器的该第二信号输入端耦接至该第三移位暂存器的该第二输出端，该第四移位暂存器的该一第一输入端接收该第三时脉信号，该第四移位暂存器的该第二输入端接收该第一时脉信号，而该第四移位暂存器的该第三输入端接收该第四时脉信号。
23.根据权利要求21所述的移位暂存电路，其特征在于，第二系统电压端与第三系统电压有相同的高低电压电平、相同的周期及相反的相位。
24.根据权利要求19或22所述的移位暂存电路，其特征在于：
该第一时脉信号、该第二时脉信号及该第三时脉信号具有相同周期及相同脉冲长度的时脉信号；
该第二时脉信号与该第一时脉信号之间的相位差为90°；
该第三时脉信号与该第一时脉信号之间的相位差为180°；及
该第一时脉信号、该第二时脉信号及该第三时脉信号不同时为高电压电平。
CN201410196386.8A 2014-03-06 2014-05-12 移位暂存电路及移位暂存器 Active CN103985343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103107741A TWI512703B (zh) 2014-03-06 2014-03-06 移位暫存電路及移位暫存器
TW103107741 2014-03-06

Publications (2)

Publication Number Publication Date
CN103985343A CN103985343A (zh) 2014-08-13
CN103985343B true CN103985343B (zh) 2016-04-20

Family

ID=51277291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410196386.8A Active CN103985343B (zh) 2014-03-06 2014-05-12 移位暂存电路及移位暂存器

Country Status (3)

Country Link
US (1) US9208737B2 (zh)
CN (1) CN103985343B (zh)
TW (1) TWI512703B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
TWI486959B (zh) * 2014-05-05 2015-06-01 Au Optronics Corp 移位暫存器電路
TWI539435B (zh) * 2014-08-29 2016-06-21 友達光電股份有限公司 驅動電路
TWI544491B (zh) * 2014-09-10 2016-08-01 友達光電股份有限公司 移位暫存器電路
CN104269152B (zh) * 2014-10-22 2017-01-18 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的行驱动电路
TWI544474B (zh) * 2014-11-19 2016-08-01 友達光電股份有限公司 移位暫存器
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法
CN105047130B (zh) * 2015-06-23 2017-05-31 上海天马有机发光显示技术有限公司 一种移位寄存单元及其驱动方法、栅极驱动电路
TWI556220B (zh) * 2015-06-25 2016-11-01 友達光電股份有限公司 移位暫存器及其輸出訊號下拉方法
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
CN105551421B (zh) 2016-03-02 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105741808B (zh) * 2016-05-04 2018-02-16 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN106251816B (zh) * 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106782406B (zh) * 2017-02-08 2019-04-09 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN107016973A (zh) * 2017-05-05 2017-08-04 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN106940977B (zh) * 2017-05-16 2019-07-19 京东方科技集团股份有限公司 移位寄存器、阵列基板栅极驱动电路和显示装置
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
TWI623926B (zh) * 2017-08-15 2018-05-11 友達光電股份有限公司 閘極驅動電路
TWI625711B (zh) * 2017-08-29 2018-06-01 友達光電股份有限公司 閘極驅動電路
CN107424582B (zh) 2017-09-27 2019-08-30 武汉华星光电技术有限公司 扫描驱动电路及显示装置
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置
CN109903729B (zh) * 2017-12-08 2024-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
TWI690931B (zh) * 2019-03-08 2020-04-11 友達光電股份有限公司 閘極驅動電路以及移位暫存器的控制方法
TWI714293B (zh) * 2019-10-03 2020-12-21 友達光電股份有限公司 移位暫存電路
TWI744096B (zh) * 2020-11-18 2021-10-21 友達光電股份有限公司 閘極驅動電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921016A (zh) * 2005-08-22 2007-02-28 三星Sdi株式会社 移位寄存器电路
CN101533623A (zh) * 2009-02-26 2009-09-16 深圳华映显示科技有限公司 可抑制临界电压漂移的闸极驱动电路
TW201214968A (en) * 2010-09-21 2012-04-01 Au Optronics Corp Nth shift register capable of increasing driving capability and method for increasing driving capability of a shift register

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5008032B2 (ja) 2007-08-30 2012-08-22 ソニーモバイルディスプレイ株式会社 遅延回路、半導体制御回路、表示装置、および電子機器
US7847603B2 (en) 2008-02-13 2010-12-07 Himax Technologies Limited Driving circuits in electronic device
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
TWI413050B (zh) * 2009-03-17 2013-10-21 Au Optronics Corp 高可靠度閘極驅動電路
TWI421872B (zh) * 2009-03-24 2014-01-01 Au Optronics Corp 能降低耦合效應之移位暫存器
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
TWI446717B (zh) * 2010-06-23 2014-07-21 Au Optronics Corp 移位暫存器電路及移位暫存器
TWI413972B (zh) * 2010-09-01 2013-11-01 Au Optronics Corp 移位暫存電路
TWI437822B (zh) * 2010-12-06 2014-05-11 Au Optronics Corp 移位暫存器電路
TWI438763B (zh) * 2011-10-21 2014-05-21 Au Optronics Corp 顯示面板及其閘極驅動電路
TWI493871B (zh) * 2012-06-05 2015-07-21 Au Optronics Corp 移位暫存器電路、顯示器及移位暫存器
KR20140020484A (ko) * 2012-08-08 2014-02-19 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
TWI514362B (zh) * 2014-03-10 2015-12-21 Au Optronics Corp 移位暫存器模組及驅動其之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921016A (zh) * 2005-08-22 2007-02-28 三星Sdi株式会社 移位寄存器电路
CN101533623A (zh) * 2009-02-26 2009-09-16 深圳华映显示科技有限公司 可抑制临界电压漂移的闸极驱动电路
TW201214968A (en) * 2010-09-21 2012-04-01 Au Optronics Corp Nth shift register capable of increasing driving capability and method for increasing driving capability of a shift register

Also Published As

Publication number Publication date
US20150255034A1 (en) 2015-09-10
US9208737B2 (en) 2015-12-08
TWI512703B (zh) 2015-12-11
CN103985343A (zh) 2014-08-13
TW201535338A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN103985343B (zh) 移位暂存电路及移位暂存器
TWI514365B (zh) 閘極驅動電路及移位暫存器
CN104167166B (zh) 移位暂存器及移位暂存器的驱动方法
WO2020038362A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US9564090B2 (en) Liquid crystal display panel and gate drive circuit thereof
KR101301500B1 (ko) 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
CN107316599B (zh) 移位寄存单元、其驱动方法及显示面板
KR101301556B1 (ko) 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
CN103956133B (zh) 移位暂存电路及移位暂存器
EP3933820A1 (en) Shift register unit, gate driving circuit and control method thereof, and display device
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
KR20100083370A (ko) 게이트 구동회로 및 이를 갖는 표시장치
CN102592559A (zh) 显示面板及其中的栅极驱动器
CN107533866B (zh) 移位寄存器
WO2016161725A1 (zh) 移位寄存器单元、栅极驱动装置以及显示装置
KR20130008270A (ko) 쉬프트 레지스터
CN107093399A (zh) 移位暂存电路
WO2013002229A1 (ja) シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置
CN104064136B (zh) 栅极驱动电路及其移位寄存器
CN112447141B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US10116225B1 (en) Gate line drive circuit and display device having the same
KR20090014455A (ko) 노이즈 제거 방법, 이를 위한 스위칭 회로 및 이를포함하는 표시장치
JP2009069187A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant