[go: up one dir, main page]

CN103956381A - 一种mos栅控晶闸管 - Google Patents

一种mos栅控晶闸管 Download PDF

Info

Publication number
CN103956381A
CN103956381A CN201410190970.2A CN201410190970A CN103956381A CN 103956381 A CN103956381 A CN 103956381A CN 201410190970 A CN201410190970 A CN 201410190970A CN 103956381 A CN103956381 A CN 103956381A
Authority
CN
China
Prior art keywords
region
well
cathode
anode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410190970.2A
Other languages
English (en)
Other versions
CN103956381B (zh
Inventor
陈万军
肖琨
程武
杨骋
王珣阳
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410190970.2A priority Critical patent/CN103956381B/zh
Publication of CN103956381A publication Critical patent/CN103956381A/zh
Application granted granted Critical
Publication of CN103956381B publication Critical patent/CN103956381B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/40—Thyristors with turn-on by field effect 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/291—Gate electrodes for thyristors

Landscapes

  • Thyristors (AREA)

Abstract

本发明涉及半导体技术，具体的说是设计一种MOS栅控晶闸管。本发明对P+阴极接触区10进行改进，增大了P+阴极接触区10的宽度，改变了冶金结形貌，减小了自阴极金属11流入的电子的运输通道。器件正向工作特性受到P+阴极接触区10、N阱9组成的JFET的控制，在相对较小的阳极电压下可发生沟道夹断效应，能控制器件饱和电流的大小。P+阴极区接触区10的结深和宽度可根据器件设计要求进行优化取值。本发明尤其适用于MOS栅控晶闸管。

Description

一种MOS栅控晶闸管
技术领域
本发明涉及半导体技术，具体的说是设计一种MOS栅控晶闸管。
背景技术
晶闸管是晶体闸流管的简称，以前也被简称为可控硅。在电力二极管开始应用后不久，美国贝尔实验室发明了晶闸管，1957年美国通用电气公司开发出世界上第一只晶闸管产品，并于1958年达到商业化。自20世纪80年代以来，研究者们试图用绝缘栅双极型晶体管(IGBT)取代其地位，然而，在大电压、大电流等大容量应用场合，晶闸管仍发挥着重要的作用。这正是由于晶闸管内在工作原理决定：在正向工作时，PNP与NPN晶体管形成正反馈，阳极有空穴注入，阴极侧也有电子注入，电导调制效应更显著，在高压应用时，能有效降低原本很大的漂移区电阻，降低导通压降。研究者们在晶闸管基础上进行改良，提出了一系列派生器件，而MOS栅控晶闸管(MCT)是将MOSFET与晶闸管组合而成的一种复合型器件，将MOSFET的高输入阻抗、低输入功率、快速开关过程和晶闸管的高电压大电流、低导通压降特点有效结合起来。MCT一度被认为是最有发展前途的电力电子器件，然而，它的两个主要缺点—没有电流饱和能力和低的关断能力一直未能得到很好的解决，限制了其在功率开关领域的应用。近些年来，研究者们提出了更多的场控晶闸管器件结构，致力于改善其缺点、拓宽应用领域。
公开号为CN101478002A的中国专利提出了一种积累层控制的晶闸管，如图1所示，包括金属化阳极1，阳极P区2，N-基区3，P+旁路区4，金属化阴极5，栅氧化层6，多晶硅栅7，P型基区8，N+基区9，N-耗尽区33，N+层200，改结构克服了传统栅控晶闸管缺乏电流饱和特性、关断能力较弱的缺点。然而其制造工序繁杂，对N-耗尽区33厚度、掺杂浓度要求较高，这增加了外延生长的难度，且在高掺杂N+层200上外延较薄的N-耗尽层33时，容易发生自掺杂现象，高掺杂的N+层200作为掺杂杂质源扩散到外延层，使外延层杂质分布偏离预期设计。另一方面，以积累层代替了原有的MOS沟道，也会使得饱和电流变大，导致其短路工作能力变弱。文献O.Spulber,M.Sweet,K.Vershinin,N.Luther-King,M.M.De Souzaand E.M.Sankara Narayanan,“A NOVEL,1.2kV TRENCH CLUSTERED IGBT WITH ULTRAHIGH PERFORMANCE”,Proceedings of2001International Symposium on Power SemiconductorDevices&ICs,Osaka提出一种新结构，即TCIGBT，如图2所示，包括金属化阳极1，阳极P区2，N-漂移区3，P阱4，N阱5，栅氧化层6，多晶硅栅7，P基区8，P+基区9，N+有源区10，金属化阴极11，金属化栅极12。该结构在电压较低情况下，器件工作在闩锁模式下，电导调制效应明显；当电压继续升高时，自钳位功能的N阱被耗尽，此后电流发生饱和现象。虽然此结构能有效改善传统MCT的缺点、能与现有工艺兼容，但是对N阱的厚度、掺杂质浓度要求较高，且四次扩散工序对注入杂质剂量、能量控制繁杂。
发明内容
本发明所要解决的，就是针对上述传统MCT存在缺乏电流饱和特性、关断能力较弱的缺点，而已有的新结构存在制造工序繁杂的问题，提出了一种JFET控制的MOS栅控晶闸管(JFET-MCT)。
本发明解决上述技术问题所采用的技术方案是：一种MOS栅控晶闸管，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接；P+阴极接触区10的上端面设置有金属化阴极区11；其特征在于，金属化阴极区11与N阱9的冶金结为矩形。
具体的，P+阴极接触区10的间距为0.26μm。
本发明的有益效果为，正向时工作在闩锁模式，电导调制效应同时发生在器件阳极和阴极两端，电流导通能力得到很好的提高，同时通过内部寄生的JFET区来控制饱和电流，提升器件短路安全工作能力，此外还缩小了器件的关断时间，降低了关断损耗，同常规绝缘栅双极晶体管相比，具有更好的导通压降与关断损耗折衷关系。
附图说明
图1是常规的积累层控制的晶闸管的结构示意图；
图2是沟槽绝缘栅双极晶体管(TCIBGT)的结构示意图；
图3是本发明的一种MOS栅控晶闸管(JFET-MCT)的结构示意图；
图4是常规MOS栅控晶闸管(MCT)结构示意图；
图5是常规绝缘栅双极晶体管(IGBT)结构示意图；
图6是本发明的JFET-MCT、MCT和IGBT在栅压都为10伏时，I-V特性曲线比较图；
图7是本发明的JFET-MCT空穴浓度随距离阴极表面距离的变化示意图；
图8是本发明的JFET-MCT在正向导通状态下，阴极侧空穴浓度随阳极电压变化的示意图；
图9是本发明的JFET-MCT正向导通时的0至8μm部分的电流分布图；
图10是本发明的JFET-MCT与IGBT在电流密度为100A/cm2时的导通压降与关断损耗的折衷图；
图11是本发明的JFET-MCT与IGBT在初始电流密度为100A/cm2，压降为2.7伏时的关断波形图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图3所示，本发明的一种MOS栅控晶闸管，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接，在纵向剖面中，金属化阴极区11与N阱9的冶金结为矩形；P+阴极接触区10的上端面设置有金属化阴极区11。
如图4所示，为传统的MOS栅控晶闸管(MCT)，其元胞结构包括阳极P区2，设置在阳极P区2下端面的金属化阳极1，设置在阳极P区2上端面的N型缓冲层3和设置在N型缓冲层3上端面的N-漂移区4；所述N-漂移区4的上层设置有P阱8、N阱9和绝缘栅，其中P阱8和N阱9位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料6和位于多晶硅导电材料6侧面和底面的栅氧化层5组成，多晶硅栅的上表面设置有金属化栅极7；N阱9位于P阱8的上端面；N阱9中包括相互独立的两个P+阴极接触区10，两个P+阴极接触区10分别与两边的绝缘栅连接，冶金结为圆柱形；P+阴极接触区10的上端面设置有金属化阴极区11。
本发明与传统结构不同的地方在于，本发明对P+阴极接触区10进行改进，增大了P+阴极区接触区10的宽度，改变了冶金结形貌，减小了自阴极金属11流入的电子的运输通道。器件正向工作特性受到P+阴极接触区10、N阱9组成的JFET的控制，在相对较小的阳极电压下可发生沟道夹断效应，能控制器件饱和电流的大小。P+阴极区接触区10的结深和宽度可根据器件设计要求进行优化取值。
本发明的工作原理为：
当所述JFET-MCT的阳极金属1相对阴极金属11上加正压，同时使栅极金属7上施加正电压大于该器件的开启阈值电压时，栅氧化层5与P阱8界面处形成一层反型层，形成开启电子沟道。电子自阴极金属11，经过N阱9，再流过开启电子沟道注入到N-漂移层4，为阳极P区2、N型缓冲层3和N-漂移区4、P阱8组成的PNP晶体管提供了基极电流，而该PNP晶体管的集电极电流又成为N阱9；P阱8；N型缓冲层3、N-漂移区4组成NPN晶体管的基极电流，放大成集电极电流，又进一步增大了上述PNP晶体管的基极电流，如此形成强烈的正反馈，最后PNP、NPN两个晶体管进入完全饱和状态，即晶闸管正向导通。在阳极金属1所加正向电压较小的情况下，器件总电流随着所加正向电压的增加而增大，随着阳极金属1所加正向电压进一步的增加，电流将趋近一个饱和值。这主要是因为随着晶闸管的开启，器件导通电阻很低，阳极电位集中在JFET区，N阱9和P+阴极接触区10的PN结将反偏，空间电荷区变宽，沟道变窄，当JFET沟道区被夹断时，器件呈现电流饱和特性。
借助MEDICI仿真软件，对比了本发明的JFET-MCT、MCT和IGBT的参数特征，如图3、4、5所示，进一步验证了本发明的优越性。仿真中各器件耐压都为4500伏，其中JFET-MCT、MCT需在栅极加负压。仿真中参数定义如下：少子寿命都为10μs，N型硅衬底厚度都为395μm；阳极P区2浓度都为3×1017cm-3；N型缓冲层3浓度都为2×1016cm-3、厚度都为6μm；N-漂移区4掺杂浓度都为1×1013cm-3；P阱8杂质剂量都为4×1013cm-2；N阱9杂质剂量都为1×1015cm-2、结深都为1.7μm；P+阴极接触区10杂质浓度为1×1019cm-3。特别的，本发明的MCT中，每个元胞中左右对称的P+阴极接触区10间距W为0.26μm、结深为1.2μm、在纵向剖面土中其与N阱9的冶金结呈矩形；MCT中，每个元胞中左右对称的P+阴极接触区10间距为6μm、结深为1.2μm、其与N阱9冶金结为类圆弧的平滑线；IGBT中，N阱9左右对称分布在元胞中并且没有P+阴极接触区10。仿真所得的JFET-MCT、MCT和IGBT晶体管的输出特性曲线如图6所示，仿真中栅压都为10伏，由图6可以看出，电流密度为100A/cm2时，本发明JFET-MCT相比于IGBT，导通电压降低了1.05伏，这是由于本发明提出的JFET-MCT器件工作在闩锁模式，在阳极和阴极两端同时发生电导调制效应。图7是对应此时的空穴分布图，可以看出JFET-MCT在阴极侧的少子空穴比IGBT高出了近一个量级，空穴分布更接近PIN的悬链状分布，器件的导通能力得到很好的提高。而与MCT相比，本发明提出的JFET-MCT表现出饱和特性，且本发明提出的JFET-MCT的饱和电流密度比IGBT低33.8％。图8是图3中本发明JFET-MCT中，阴极侧空穴浓度随阳极电压变化的示意图，当阳极电压较低时，器件工作在线性区，此时靠近P阱8的空穴浓度相对较高。当电压继续增加时，由于器件内部建立闩锁状态，导通电阻较小，阳极电位主要集中在JFET区，N阱9和P+阴极接触区10的PN结将反偏，空间电荷区变宽，沟道变窄，沟道的电阻增大，输出特性曲线斜率变小，此时靠近P阱8的空穴浓度开始降低。继续增大电压JFET沟道开始夹断，靠近P阱8的空穴浓度继续降低但变化已不大，A点附近的空穴浓度与梯度不再发生改变。沟道夹断后产生电流饱和现象，这提高了器件的短路工作能力。图9是阳极电压增加到10伏时的器件纵向0至8μm的电流分布图。从图中可以看出阴极电流主要集中在N阱9的狭窄通道内。图10是本发明的JFET-MCT和IGBT在电流密度为100A/cm2时电压降和关断损耗的折衷图。在相同导通压降2.7伏时，本发明提出的JFET-MCT关断损耗为92毫焦，而IGBT的关断损耗为170毫焦，本发明提出的结构的关断损耗减小了45.9％。图11是本发明提出的JFET-MCT和IGBT在导通压降为2.7伏时的关断波形图，对应于图10中的Q和P点。从图中可以看看，本发明提出的JFET-MCT的关断时间为0.712μs，而IGBT为关断时间为2.095μs，本发明提出的结构的关断时间减小了66％。
若使用单晶衬底制造工艺制作本发明所述的JFET-MCT，具体的制作过程包括：N型单晶制备，P阱8制备，N阱9制备，P+阴极接触区10制备，栅沟槽制备，栅氧化层5、多晶硅导电材料6制备，栅极金属7制备，阴极金属11制备，N型缓冲层3制备，阳极P区2制备，阳极金属1制备。所述P+阴极接触区10可由挖槽外延工艺或高能离子注入制备，在纵向剖面图中可见，金属化阴极区11与N阱9的冶金结呈矩形状，且一个元胞中P+阴极接触区10间距较小，能保证正向工作时JFET夹断，电流产生饱和现象。P+阴极接触区10的浓度与宽度还可根据实际应用需求进行优化取值。

Claims (2)

1.一种MOS栅控晶闸管，其元胞结构包括阳极P区(2)，设置在阳极P区(2)下端面的金属化阳极(1)，设置在阳极P区(2)上端面的N型缓冲层(3)和设置在N型缓冲层(3)上端面的N-漂移区(4)；所述N-漂移区(4)的上层设置有P阱(8)、N阱(9)和绝缘栅，其中P阱(8)和N阱(9)位于中间，两边是绝缘栅；绝缘栅由多晶硅导电材料(6)和位于多晶硅导电材料(6)侧面和底面的栅氧化层(5)组成，多晶硅导电材料(6)的上表面设置有金属化栅极(7)；N阱(9)位于P阱(8)的上端面；N阱(9)中包括相互独立的两个P+阴极接触区(10)，两个P+阴极接触区(10)分别与两边的绝缘栅连接；P+阴极接触区(10)的上端面设置有金属化阴极区(11)；其特征在于，金属化阴极区(11)与N阱(9)的冶金结为矩形。
2.根据权利要求1所述的一种MOS删控晶闸管，其特征在于，P+阴极接触区(10)的间距为0.26μm。
CN201410190970.2A 2014-05-07 2014-05-07 一种mos栅控晶闸管 Expired - Fee Related CN103956381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410190970.2A CN103956381B (zh) 2014-05-07 2014-05-07 一种mos栅控晶闸管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410190970.2A CN103956381B (zh) 2014-05-07 2014-05-07 一种mos栅控晶闸管

Publications (2)

Publication Number Publication Date
CN103956381A true CN103956381A (zh) 2014-07-30
CN103956381B CN103956381B (zh) 2017-01-18

Family

ID=51333632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410190970.2A Expired - Fee Related CN103956381B (zh) 2014-05-07 2014-05-07 一种mos栅控晶闸管

Country Status (1)

Country Link
CN (1) CN103956381B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464839A (zh) * 2017-08-17 2017-12-12 电子科技大学 一种防止关断失效的栅控晶闸管器件
CN109087946A (zh) * 2018-08-27 2018-12-25 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109449204A (zh) * 2018-10-30 2019-03-08 深圳市金鑫城纸品有限公司 晶闸管及其制备方法
CN110364569A (zh) * 2019-06-10 2019-10-22 西安理工大学 一种沟槽栅mos-gct结构及其制备方法
CN113497113A (zh) * 2020-04-01 2021-10-12 成都蓉矽半导体有限公司 具有超低导通电压的新型绝缘栅双极晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299645A (ja) * 1992-04-23 1993-11-12 Toyo Electric Mfg Co Ltd Ｍｏｓ補助サイリスタ
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
CN1128903A (zh) * 1994-08-08 1996-08-14 Abb管理有限公司 高压mos控制功率半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JPH05299645A (ja) * 1992-04-23 1993-11-12 Toyo Electric Mfg Co Ltd Ｍｏｓ補助サイリスタ
CN1128903A (zh) * 1994-08-08 1996-08-14 Abb管理有限公司 高压mos控制功率半导体器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464839A (zh) * 2017-08-17 2017-12-12 电子科技大学 一种防止关断失效的栅控晶闸管器件
CN107464839B (zh) * 2017-08-17 2020-02-04 电子科技大学 一种防止关断失效的栅控晶闸管器件
CN109087946A (zh) * 2018-08-27 2018-12-25 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109087946B (zh) * 2018-08-27 2021-03-16 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109449204A (zh) * 2018-10-30 2019-03-08 深圳市金鑫城纸品有限公司 晶闸管及其制备方法
CN109449204B (zh) * 2018-10-30 2021-12-07 上海领矽半导体有限公司 晶闸管及其制备方法
CN110364569A (zh) * 2019-06-10 2019-10-22 西安理工大学 一种沟槽栅mos-gct结构及其制备方法
CN110364569B (zh) * 2019-06-10 2022-11-22 西安理工大学 一种沟槽栅mos-gct结构及其制备方法
CN113497113A (zh) * 2020-04-01 2021-10-12 成都蓉矽半导体有限公司 具有超低导通电压的新型绝缘栅双极晶体管

Also Published As

Publication number Publication date
CN103956381B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN102779840B (zh) 一种具有终端深能级杂质层的igbt
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
CN103383957B (zh) 一种逆导型igbt器件
CN111048594B (zh) 一种集成快恢复二极管的SiC功率器件
US20150187877A1 (en) Power semiconductor device
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN108493242B (zh) 一种优化体内电场的载流子增强型igbt器件
CN104350602A (zh) 绝缘栅型双极晶体管
CN103956381B (zh) 一种mos栅控晶闸管
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN111834449A (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN111799334A (zh) 一种含有反向导电槽栅结构的超结mosfet
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN113611738B (zh) 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN110610986A (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN105047704B (zh) 一种具有连通型存储层的高压igbt及其制造方法
US9252212B2 (en) Power semiconductor device
CN109860171A (zh) 集成高速反向续流二极管的双极型碳化硅半导体功率器件
US20150187922A1 (en) Power semiconductor device
CN103915489A (zh) 绝缘栅双极型晶体管
CN104299990A (zh) 绝缘栅双极晶体管及其制造方法
CN108598152B (zh) 一种超结器件终端结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

Termination date: 20210507